CN106774632A - 一种微控制器芯片中的时钟多路控制单元 - Google Patents

一种微控制器芯片中的时钟多路控制单元 Download PDF

Info

Publication number
CN106774632A
CN106774632A CN201611157036.6A CN201611157036A CN106774632A CN 106774632 A CN106774632 A CN 106774632A CN 201611157036 A CN201611157036 A CN 201611157036A CN 106774632 A CN106774632 A CN 106774632A
Authority
CN
China
Prior art keywords
clock
microcontroller
control unit
channel control
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611157036.6A
Other languages
English (en)
Inventor
万上宏
叶媲舟
黎冰
涂柏生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd
Original Assignee
SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd filed Critical SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd
Priority to CN201611157036.6A priority Critical patent/CN106774632A/zh
Publication of CN106774632A publication Critical patent/CN106774632A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)

Abstract

本发明公开了一种微控制器芯片中的时钟多路控制单元，芯片内部包括时钟产生单元CLOCK、时钟多路控制单元CKMUX以及微控制器内核MCU_CORE。本发明微控制器内核可以在应用场景中随时从某一工作时钟切换到另一工作时钟，并且能够保证时钟信号在切换的过程中不出现毛刺，同时不存在竞争条件，以确保芯片内所有的寄存器不会因为时钟信号上出现毛刺或者竞争而出现时序上的违背，导致微控制器芯片出现错误响应。本发明的优点还在于微控制器芯片能够根据应用时的需要，在高频工作时钟与低频工作时钟之间随时切换，从而使整个应用系统可能获得更低的功耗。

Description

一种微控制器芯片中的时钟多路控制单元
技术领域
本发明涉及一种控制单元，具体是一种微控制器芯片中的时钟多路控制单元。
背景技术
在某些微控制器芯片中，微控制器内核的工作时钟的选择要在芯片的初始化配置时完成，在初始化配置后，不再允许时钟切换，以避免芯片可能会因为时钟切换时产生的毛刺而错误地工作。在另一些微控制器芯片中，为了避免时钟切换时芯片错误地工作，在时钟切换时，芯片内部相关的寄存器需要保持复位状态。
发明内容
本发明的目的在于提供一种微控制器芯片中的时钟多路控制单元，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：
一种微控制器芯片中的时钟多路控制单元，芯片内部包括时钟产生单元CLOCK、时钟多路控制单元CKMUX以及微控制器内核MCU_CORE，所述时钟产生单元CLOCK负责产生微控制器的三种不同频率的工作时钟，时钟多路控制单元CKMUX负责完成从微控制器某一工作时钟切换为另一工作时钟的切换过程，微控制器内核MCU_CORE输出的时钟选择信号ck0_sel、ck1_sel、ck2_sel用于控制时钟的选择，在某一时刻，这3个信号中只许有1个信号为高有效电平状态，时钟多路控制单元CKMUX时时刻刻监测着微控制器内核MCU_CORE输出的3个时钟选择信号ck0_sel、ck1_sel、ck2_sel，当时钟多路控制单元CKMUX监测到时钟选择信号的组合有变化时，将启动内部时钟切换过程，完成从之前工作时钟切换至当前的工作时钟的过程，时钟多路控制单元CKMUX输出的内核工作时钟clk_mcu输送至微控制器内核，作为微控制器内核的工作时钟。
作为本发明进一步的方案：时钟多路控制单元CKMUX内部包括对3路输入时钟的门控。
作为本发明再进一步的方案：对输入时钟clk0、clk1、clk2的门控分别通过3个2输入与门来完成。
与现有技术相比，本发明的有益效果是：本发明微控制器内核可以在应用场景中随时从某一工作时钟切换到另一工作时钟，并且能够保证时钟信号在切换的过程中不出现毛刺，同时不存在竞争条件，以确保芯片内所有的寄存器不会因为时钟信号上出现毛刺或者竞争而出现时序上的违背，导致微控制器芯片出现错误响应。本发明的优点还在于微控制器芯片能够根据应用时的需要，在高频工作时钟与低频工作时钟之间随时切换，从而使整个应用系统可能获得更低的功耗。
附图说明
图1为本发明内部微控制器芯片方案框图。
图2为本发明内部微控制器芯片中的时钟多路控制单元的工作原理示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
请参阅图1～2，本发明实施例中，一种微控制器芯片中的时钟多路控制单元，芯片内部包括时钟产生单元CLOCK、时钟多路控制单元CKMUX以及微控制器内核MCU_CORE。
在微控制器芯片中有3种可选的时钟频率，分别是clk0、clk1、clk2。芯片的用户可以根据需要选择其中之一作为微控制器芯片的工作时钟，或者在应用场景中，根据需要实时地在三者之中切换。时钟产生单元CLOCK负责产生微控制器的三种不同频率的工作时钟。时钟多路控制单元CKMUX负责完成从微控制器某一工作时钟切换为另一工作时钟的切换过程。微控制器内核MCU_CORE输出的时钟选择信号ck0_sel、ck1_sel、ck2_sel用于控制时钟的选择，在某一时刻，这3个信号中只许有1个信号为高有效电平状态。时钟多路控制单元CKMUX时时刻刻监测着微控制器内核MCU_CORE输出的3个时钟选择信号ck0_sel、ck1_sel、ck2_sel。当时钟多路控制单元CKMUX监测到时钟选择信号的组合有变化时，将启动内部时钟切换过程，完成从之前工作时钟切换至当前的工作时钟的过程。时钟多路控制单元CKMUX输出的内核工作时钟clk_mcu输送至微控制器内核，作为微控制器内核的工作时钟。
时钟多路控制单元CKMUX的工作原理如图 2所示。时钟多路控制单元CKMUX内部包括对3路输入时钟的门控。对输入时钟clk0、clk1、clk2的门控分别通过3个2输入与门来完成。如图所示，输入时钟clk0的门控由2输入与门AND02来完成，它的2个输入端分别是时钟0同步选择控制信号ck0_sel_sync以及输入时钟clk0，它的输出端即为门控后的时钟clk0_gc。输入时钟clk1的门控由2输入与门AND12来完成，它的2个输入端分别是时钟1同步选择控制信号ck1_sel_sync以及输入时钟clk1，它的输出端即为门控后的时钟clk1_gc。输入时钟clk2的门控由2输入与门AND22来完成，它的2个输入端分别是时钟2同步选择控制信号ck2_sel_sync以及输入时钟clk2，它的输出端即为门控后的时钟clk2_gc。在时钟多路控制单元CKMUX内部，3路经过门控后的时钟clk0_gc、clk1_gc、clk2_gc输入至3输入或门(OR)的3个输入端，经过或运算后，输出的时钟即为内核工作时钟clk_mcu。时钟多路控制单元CKMUX在完成时钟从某一工作时钟切换至另一工作时钟时，必须要保证时钟信号在不出现毛刺，同时不存在竞争条件，以确保芯片内所有的寄存器没有因此而出现时序上的违背，从而出现短暂的错误响应或者不可恢复的错误响应。为了保证时钟信号在时钟切换的过程中不出现毛刺和竞争，在本发明中采用同步控制信号反馈机制。如图 2所示，时钟0选择控制信号ck0_sel与反馈的时钟1同步选择控制信号ck1_sel_sync取反后得到的信号、时钟2同步选择控制信号ck2_sel_sync取反后得到的信号一起作为输入信号连接到3输入与门AND01的3个输入端，与门AND01的输出信号通过2个工作于时钟clk0的寄存器R01、R02同步至clk0的时钟域，同步寄存器R02的输入信号即为时钟0同步选择控制信号ck0_sel_sync。通过类似的逻辑原理得到时钟1同步选择控制信号ck1_sel_sync以及时钟2同步选择控制信号ck2_sel_sync。由于采用上述的同步控制信号反馈原理，可以保证时钟信号在时钟切换的过程中不出现毛刺和竞争，确保微控制器芯片不会在时钟切换过程中出现错误响应。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (3)

1.一种微控制器芯片中的时钟多路控制单元，芯片内部包括时钟产生单元CLOCK、时钟多路控制单元CKMUX以及微控制器内核MCU_CORE，其特征在于，所述时钟产生单元CLOCK负责产生微控制器的三种不同频率的工作时钟，时钟多路控制单元CKMUX负责完成从微控制器某一工作时钟切换为另一工作时钟的切换过程，微控制器内核MCU_CORE输出的时钟选择信号ck0_sel、ck1_sel、ck2_sel用于控制时钟的选择，在某一时刻，这3个信号中只许有1个信号为高有效电平状态，时钟多路控制单元CKMUX时时刻刻监测着微控制器内核MCU_CORE输出的3个时钟选择信号ck0_sel、ck1_sel、ck2_sel，当时钟多路控制单元CKMUX监测到时钟选择信号的组合有变化时，将启动内部时钟切换过程，完成从之前工作时钟切换至当前的工作时钟的过程，时钟多路控制单元CKMUX输出的内核工作时钟clk_mcu输送至微控制器内核，作为微控制器内核的工作时钟。
2.根据权利要求1所述的微控制器芯片中的时钟多路控制单元，其特征在于，时钟多路控制单元CKMUX内部包括对3路输入时钟的门控。
3.根据权利要求1所述的微控制器芯片中的时钟多路控制单元，其特征在于，对输入时钟clk0、clk1、clk2的门控分别通过3个2输入与门来完成。
CN201611157036.6A 2016-12-15 2016-12-15 一种微控制器芯片中的时钟多路控制单元 Pending CN106774632A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611157036.6A CN106774632A (zh) 2016-12-15 2016-12-15 一种微控制器芯片中的时钟多路控制单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611157036.6A CN106774632A (zh) 2016-12-15 2016-12-15 一种微控制器芯片中的时钟多路控制单元

Publications (1)

Publication Number Publication Date
CN106774632A true CN106774632A (zh) 2017-05-31

Family

ID=58889038

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611157036.6A Pending CN106774632A (zh) 2016-12-15 2016-12-15 一种微控制器芯片中的时钟多路控制单元

Country Status (1)

Country Link
CN (1) CN106774632A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108491286A (zh) * 2018-01-16 2018-09-04 深圳市博巨兴实业发展有限公司 一种mcu芯片保护方法
CN109150680A (zh) * 2018-08-30 2019-01-04 青岛科技大学 一种适用于rs485总线的自适应确定地址组网电路及方法
CN115242224A (zh) * 2022-05-16 2022-10-25 无锡华大国奇科技有限公司 一种多时钟无毛刺切换电路及切换方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529217A (zh) * 2003-10-17 2004-09-15 威盛电子股份有限公司 时钟信号切换电路
CN101135921A (zh) * 2007-10-10 2008-03-05 威盛电子股份有限公司 多时钟切换装置及其切换方法
CN103684375A (zh) * 2013-11-26 2014-03-26 深圳市芯海科技有限公司 一种时钟分频切换电路及时钟芯片
CN104579295A (zh) * 2014-12-10 2015-04-29 中国电子科技集团公司第四十七研究所 时钟动态切换电路及方法
CN105490675A (zh) * 2014-09-16 2016-04-13 深圳市中兴微电子技术有限公司 时钟动态切换方法及装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529217A (zh) * 2003-10-17 2004-09-15 威盛电子股份有限公司 时钟信号切换电路
CN101135921A (zh) * 2007-10-10 2008-03-05 威盛电子股份有限公司 多时钟切换装置及其切换方法
CN103684375A (zh) * 2013-11-26 2014-03-26 深圳市芯海科技有限公司 一种时钟分频切换电路及时钟芯片
CN105490675A (zh) * 2014-09-16 2016-04-13 深圳市中兴微电子技术有限公司 时钟动态切换方法及装置
CN104579295A (zh) * 2014-12-10 2015-04-29 中国电子科技集团公司第四十七研究所 时钟动态切换电路及方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108491286A (zh) * 2018-01-16 2018-09-04 深圳市博巨兴实业发展有限公司 一种mcu芯片保护方法
CN108491286B (zh) * 2018-01-16 2023-04-11 深圳市博巨兴微电子科技有限公司 一种mcu芯片保护方法
CN109150680A (zh) * 2018-08-30 2019-01-04 青岛科技大学 一种适用于rs485总线的自适应确定地址组网电路及方法
CN109150680B (zh) * 2018-08-30 2020-10-16 青岛科技大学 一种适用于rs485总线的自适应确定地址组网电路及方法
CN115242224A (zh) * 2022-05-16 2022-10-25 无锡华大国奇科技有限公司 一种多时钟无毛刺切换电路及切换方法

Similar Documents

Publication Publication Date Title
WO2020248318A1 (zh) 一种支持宽频率范围的双向自适应时钟电路
CN106774632A (zh) 一种微控制器芯片中的时钟多路控制单元
US9413344B2 (en) Automatic calibration circuits for operational calibration of critical-path time delays in adaptive clock distribution systems, and related methods and systems
CN104076863B (zh) 一种时钟切换装置
CN103684375B (zh) 一种时钟分频切换电路及时钟芯片
JP2010523022A5 (zh)
WO2016041278A1 (zh) 时钟动态切换方法、装置及计算机可读介质
CN105119677B (zh) 提高授时输出可靠性的时源选择及切换系统
CN203261315U (zh) 用于改变时钟频率的装置、裸片、裸片组合和集成电路
CN103327587B (zh) 一种终端睡眠周期控制方法和装置
CN104779935A (zh) 一种时钟无毛刺动态切换电路
JP2011175619A (ja) 内部クロックとコマンドとの間のタイミング調整方法、半導体メモリ装置及びメモリシステム
CN201035447Y (zh) 时钟切换电路
CN104579295A (zh) 时钟动态切换电路及方法
CN105515866A (zh) 一种基于fc-ae-asm协议通信的事件及时间监控方法
CN101916136A (zh) 在硬盘阵列系统中降低电源功率要求的系统及方法
US20180076804A1 (en) Multi-Channel Clock Distribution Circuit and Electronic Device
CN104821807B (zh) 改进的相位插值器
CN107196758A (zh) 一种基于量子密钥分发的单光子探测方法
CN103973996A (zh) 一种空间相机多成像通道系统的时钟电路备份系统
US10416703B2 (en) Counter/timer array for generation of complex patterns independent of software control
CN204578498U (zh) 改进的相位插值器
CN105406984B (zh) 一种实现主备倒换背板时钟的系统及方法
CN105811967A (zh) Hdmi标准中用于产生小数分频时钟的电路
CN102982002B (zh) 一种系统级芯片soc中晶振的应用方法及soc芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531