CN106773411A - 阵列基板及其制作方法 - Google Patents

阵列基板及其制作方法 Download PDF

Info

Publication number
CN106773411A
CN106773411A CN201611262681.4A CN201611262681A CN106773411A CN 106773411 A CN106773411 A CN 106773411A CN 201611262681 A CN201611262681 A CN 201611262681A CN 106773411 A CN106773411 A CN 106773411A
Authority
CN
China
Prior art keywords
layer
pixel electrode
electrode
insulating protective
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611262681.4A
Other languages
English (en)
Inventor
浠荤淮
任维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201611262681.4A priority Critical patent/CN106773411A/zh
Publication of CN106773411A publication Critical patent/CN106773411A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement

Abstract

本发明公开一种阵列基板，其包括TFT基板、绝缘保护层、像素电极和公共电极，所述绝缘保护层设置在所述TFT基板上，所述像素电极和所述公共电极彼此独立地设置在所述绝缘保护层上，所述像素电极和/或所述公共电极采用透明金属氧化物材料和金属材料制成。本发明还公开一种该阵列基板的制作方法。本发明的像素电极和公共电极采用透明金属氧化物材料和金属材料制作而成，可以满足低阻抗需求，并且光线可以穿透超薄金属材料层，从而会大幅度提升开口率和光线穿透率。

Description

阵列基板及其制作方法
技术领域
本发明属于显示技术领域，具体地讲，涉及一种用于液晶面板的阵列基板及其制作方法。
背景技术
随着光电与半导体技术的演进，也带动了平板显示器(Flat Panel Display)的蓬勃发展，而在诸多平板显示器中，液晶显示器(Liquid Crystal Display，简称LCD)因具有高空间利用效率、低消耗功率、无辐射以及低电磁干扰等诸多优越特性，已被应用于生产生活的各个方面。
液晶显示器通常为背光型液晶显示器，其包括相对设置的液晶面板和背光模块。液晶面板的工作原理是在两片平行的玻璃基板(即对盒的彩膜基板(CF基板)和阵列基板(Array基板))当中放置液晶分子，两片玻璃基板通过向液晶分子通电与否来控制液晶分子改变方向，从而将背光模组的光线折射出来产生影像。
目前主流的液晶面板的类型分为扭曲向列(Twisted Nematic，TN)或超扭曲向列(Super Twisted Nematic，STN)型、面内转换(In-Plane Switching，IPS)型以及垂直配向(Vertical Alignment，VA)型。其中IPS模式是利用与基板面大致平行的电场驱动液晶分子沿基板面内转动以响应的模式，由于具有较大的可视角度以及响应速度快等优点，所以被用于各种TV显示用途当中。
在IPS型液晶面板中，像素电极和公共电极同时形成，二者的制作材料采用Mo/Ti电极替换原始ITO电极，从而在阻抗上有明显的优势。但是Mo/Ti金属材料透光率极低，会大幅度降低液晶面板的开口率和光线穿透率。
发明内容
为了解决上述现有技术存在的问题，本发明提供了一种能够提高开口率和光线穿透率的阵列基板及其制作方法。
根据本发明的一方面，提供了一种阵列基板，其包括TFT基板、绝缘保护层、像素电极和公共电极，所述绝缘保护层设置在所述TFT基板上，所述像素电极和所述公共电极彼此独立地设置在所述绝缘保护层上，所述像素电极和/或所述公共电极采用透明金属氧化物材料和金属材料制成。
进一步地，所述像素电极包括依次设置在所述绝缘保护层上的第一像素电极层、第二像素电极层和第三像素电极层，其中所述第一像素电极层和所述第三像素电极层采用透明金属氧化物材料制成，所述第二像素电极层采用金属材料制成。
进一步地，所述第一像素电极层和/或所述第三像素电极层的厚度在30nm至50nm之间，所述第二像素电极层的厚度在9nm至20nm之间。
进一步地，所述公共电极包括依次设置在所述绝缘保护层上的第一公共电极层、第二公共电极层和第三公共电极层，其中所述第一公共电极层和所述第三公共电极层采用透明金属氧化物材料制成，所述第二公共电极层采用金属材料制成。
进一步地，所述第一公共电极层和/或所述第三公共电极层的厚度在30nm至50nm之间，所述第二公共电极层的厚度在9nm至20nm之间。
进一步地，所述透明金属氧化物材料为铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物中的一种或多种，所述金属为银或金。
根据本发明的另一方面，还提供了一种阵列基板的制作方法，其包括步骤：制作TFT基板；在所述TFT基板上制作绝缘保护层；采用透明金属氧化物材料和金属材料在所述绝缘保护层上同时制作彼此独立的像素电极和公共电极。
进一步地，制作TFT基板的方法包括步骤：提供基板，在所述基板上沉积栅极金属层，并对所述栅极金属层进行图案化处理，得到栅极及扫描线；在所述栅极金属层上沉积栅极绝缘层，在所述栅极绝缘层上沉积一层非晶硅层，并对非晶硅层进行N型掺杂后，对所述非晶硅层进行图案化处理，得到对应于所述栅极上方的半导体层；在所述半导体层和所述栅极绝缘层上沉积源漏极金属层，并对所述源漏极金属层进行图案化处理，得到源极、漏极及数据线，所述源极和所述漏极分别与所述半导体层的两端相接触。
进一步地，制作绝缘保护层的方法包括：在所述源漏极金属层上形成绝缘保护层，并对所述绝缘保护层进行图案化处理，以在所述绝缘保护层上形成对应于所述漏极上方的过孔。
进一步地，制作像素电极和公共电极的方法包括步骤：在绝缘保护层上依次沉积透明金属氧化物材料层、金属材料层以及金属氧化物材料层；对所述透明金属氧化物材料层、金属材料层以及金属氧化物材料层进行图案化处理，以得到像素电极和公共电极，所述像素电极包括：依次在所述绝缘保护层上的第一像素电极层、第二像素电极层和第三像素电极层，所述公共电极包括：依次在所述绝缘保护层上的第一公共电极层、第二公共电极层和第三公共电极层。
本发明的有益效果：本发明中，像素电极和公共电极采用两层透明金属氧化物材料夹一层金属材料的“三明治”结构，可以满足低阻抗需求，并且光线可以穿透超薄金属材料层，其穿透率远大于Mo/Ti电极，从而会大幅度提升开口率和光线穿透率。
附图说明
通过结合附图进行的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：
图1是根据本发明的实施例的阵列基板的俯视示意图；
图2是图1中的一个像素单元的侧视示意图；
图3是根据本发明的实施例的阵列基板的制作方法的流程图。
具体实施方式
以下，将参照附图来详细描述本发明的实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。
在附图中，为了清楚器件，夸大了层和区域的厚度。相同的标号在附图中始终表示相同的元件。
图1是根据本发明的实施例的阵列基板的俯视示意图。图2是图1中的一个像素单元的侧视示意图。
参照图1和图2，根据本发明的实施例的阵列基板包括：TFT基板100、绝缘保护层200、像素电极300以及公共电极400。
作为本发明的一实施方式，TFT基板100包括：基板110、设于基板110上的两条扫描线120、三条数据线130及由两条扫描线120与三条数据线130相互绝缘交错划分出的四个阵列排布的像素单元。应当说明的是，在本发明中，并不对扫描线120和数据线130的数量作具体限定，它们可以根据实际需求设定，从而限定出的像素单元也跟随扫描线120和数据线130的数量的变化而改变。
每一像素单元包括：形成于基板110上的栅极111、形成于栅极111及基板110上栅极绝缘层112、对应于栅极111上方且形成于栅极绝缘层112上的半导体层(或称有源层)113、形成于半导体层113及栅极绝缘层112上的源极114和漏极115，其中源极114和漏极115分别与半导体层113的两端相接触。
绝缘保护层200形成于所述源极114、漏极115、半导体层113以及栅极绝缘层112上。所述绝缘保护层200上对应所述漏极115的上方设有过孔210。
像素电极300和公共电极400形成于绝缘保护层200上，其中像素电极300通过过孔210与所述漏极115相接触。
利用透明金属氧化物材料和金属材料同时图案化得到像素电极300和公共电极400，像素电极300和公共电极400彼此独立绝缘。在每一像素单元范围内的像素电极300为一体，而在不同像素单元范围内的像素电极300彼此独立绝缘。在整个阵列基板上，公共电极400为一体。
在本实施例中，像素电极300和/或公共电极400采用两层透明金属氧化物材料夹一层金属材料的“三明治”结构，但本发明并不限制于此。
具体地，参照图2，像素电极300包括：依次设置在绝缘保护层200上的第一像素电极层310、第二像素电极层320和第三像素电极层330，其中所述第一像素电极层310和所述第三像素电极层330采用透明金属氧化物材料制成，所述第二像素电极层320采用金属材料制成。
进一步地，所述第一像素电极层310和所述第三像素电极层330的厚度在30nm至50nm之间，所述第二像素电极层320的厚度在9nm至20nm之间。
公共电极400包括：依次设置在绝缘保护层200上的第一公共电极层410、第二公共电极层420和第三公共电极层430，其中所述第一公共电极层410和所述第三公共电极层430采用透明金属氧化物材料制成，所述第二公共电极层420采用金属材料制成。
进一步地，所述第一公共电极层410和所述第三公共电极层430的厚度在30nm至50nm之间，所述第二公共电极层420的厚度在9nm至20nm之间。
综上，采用两层透明金属氧化物材料夹一层金属材料的“三明治”结构，可以满足低阻抗需求，并且光线可以穿透超薄金属材料层，其穿透率远大于Mo/Ti电极，从而会大幅度提升液晶面板的开口率和光线穿透率。
此外，所述透明金属氧化物材料为铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物中的一种或多种，所述金属为银或金，但本发明并不限制于此。
图3是根据本发明的实施例的阵列基板的制作方法的流程图。
参照图1至图3，根据本发明的实施例的阵列基板的制作方法包括如下步骤：
S310：制作TFT基板。
这里，制作TFT基板的方法具体包括步骤：
一、提供基板110，在所述基板110上沉积栅极金属层，并对所述栅极金属层进行图案化处理，得到栅极111及扫描线120。
具体地，所述步骤一中通过物理气相沉积法(Physical Vapor Deposition，PVD)沉积栅极金属层，所述栅极金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合；对所述栅极金属层进行图案化处理的步骤包括依次进行的光阻涂布、曝光、显影、湿法蚀刻及光阻剥离。
二、在栅极金属层上沉积栅极绝缘层112，在所述栅极绝缘层112上沉积一层非晶硅层，并对非晶硅层进行N型掺杂后，对所述非晶硅层进行图案化处理，得到对应于栅极111上方的半导体层113。
具体地，所述步骤二中通过化学气相沉积法(Chemical Vapor Deposition,CVD)沉积栅极绝缘层112和非晶硅层。对所述非晶硅层进行图案化处理的步骤包括依次进行的光阻涂布、曝光、显影、干法蚀刻及光阻剥离。优选的，所述栅极绝缘层112为氮化硅层。
三，在所述半导体层113和栅极绝缘层112上沉积源漏极金属层，并对所述源漏极金属层进行图案化处理，得到源极114、漏极115及数据线130，所述源极114和漏极115分别与所述半导体层113的两端相接触；其中数据线130与扫描线120围出数个像素区域。
具体地，所述步骤三中通过物理气相沉积法沉积源漏极金属层，所述源漏极金属层的材料为钼、钛、铝、铜中的一种或多种的堆栈组合，对所述源漏极金属层进行图案化处理的步骤包括依次进行的光阻涂布、曝光、显影、湿法蚀刻及光阻剥离。
S320：在所述源漏极金属层上形成绝缘保护层200，并对绝缘保护层200进行图案化处理，在所述绝缘保护层200上形成对应于所述漏极150上方的过孔210。
具体地，对所述绝缘保护层200进行图案化处理的步骤包括依次进行的光阻涂布、曝光、显影、干法蚀刻及光阻剥离。
S330：在所述绝缘保护层200上制作像素电极300和公共电极400，所述像素电极300通过过孔210与漏极150相接触，所述像素电极300与公共电极400彼此独立设置。
这里，制作像素电极300和公共电极400的具体方法包括步骤：
一、通过物理气相沉积法在绝缘保护层200上依次沉积透明金属氧化物材料层、金属材料层以及金属氧化物材料层。所述透明金属氧化物材料层的厚度在30nm至50nm之间，所述金属材料层的厚度在9nm至20nm之间。所述透明金属氧化物材料为铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物中的一种或多种，所述金属为银或金，但本发明并不限制于此。
二、对所述透明金属氧化物材料层、金属材料层以及金属氧化物材料层进行图案化处理，以得到像素电极300和公共电极400。这里，像素电极300包括：依次在绝缘保护层200上的第一像素电极层310、第二像素电极层320和第三像素电极层330。公共电极400包括：依次在绝缘保护层200上的第一公共电极层410、第二公共电极层420和第三公共电极层430。
具体地，对所述透明金属氧化物材料层、金属材料层以及金属氧化物材料层进行图案化处理的步骤包括依次进行的光阻涂布、曝光、显影、湿法蚀刻及光阻剥离。这里，湿法蚀刻中采用草酸在温度为45～60℃下处理110～130s，但本发明并不限制于此。
虽然已经参照特定实施例示出并描述了本发明，但是本领域的技术人员将理解：在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可在此进行形式和细节上的各种变化。

Claims (10)

1.一种阵列基板，其特征在于，包括TFT基板、绝缘保护层、像素电极和公共电极，所述绝缘保护层设置在所述TFT基板上，所述像素电极和所述公共电极彼此独立地设置在所述绝缘保护层上，所述像素电极和/或所述公共电极采用透明金属氧化物材料和金属材料制成。
2.根据权利要求1所述的阵列基板，其特征在于，所述像素电极包括依次设置在所述绝缘保护层上的第一像素电极层、第二像素电极层和第三像素电极层，其中所述第一像素电极层和所述第三像素电极层采用透明金属氧化物材料制成，所述第二像素电极层采用金属材料制成。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一像素电极层和/或所述第三像素电极层的厚度在30nm至50nm之间，所述第二像素电极层的厚度在9nm至20nm之间。
4.根据权利要求1至3任一项所述的阵列基板，其特征在于，所述公共电极包括依次设置在所述绝缘保护层上的第一公共电极层、第二公共电极层和第三公共电极层，其中所述第一公共电极层和所述第三公共电极层采用透明金属氧化物材料制成，所述第二公共电极层采用金属材料制成。
5.根据权利要求4所述的阵列基板，其特征在于，所述第一公共电极层和/或所述第三公共电极层的厚度在30nm至50nm之间，所述第二公共电极层的厚度在9nm至20nm之间。
6.根据权利要求1所述的阵列基板，其特征在于，所述透明金属氧化物材料为铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物中的一种或多种，所述金属为银或金。
7.一种阵列基板的制作方法，其特征在于，包括步骤：
制作TFT基板；
在所述TFT基板上制作绝缘保护层；
采用透明金属氧化物材料和金属材料在所述绝缘保护层上同时制作彼此独立的像素电极和公共电极。
8.根据权利要求7所述的制作方法，其特征在于，制作TFT基板的方法包括步骤：
提供基板，在所述基板上沉积栅极金属层，并对所述栅极金属层进行图案化处理，得到栅极及扫描线；
在所述栅极金属层上沉积栅极绝缘层，在所述栅极绝缘层上沉积一层非晶硅层，并对非晶硅层进行N型掺杂后，对所述非晶硅层进行图案化处理，得到对应于所述栅极上方的半导体层；
在所述半导体层和所述栅极绝缘层上沉积源漏极金属层，并对所述源漏极金属层进行图案化处理，得到源极、漏极及数据线，所述源极和所述漏极分别与所述半导体层的两端相接触。
9.根据权利要求8所述的制作方法，其特征在于，制作绝缘保护层的方法包括：在所述源漏极金属层上形成绝缘保护层，并对所述绝缘保护层进行图案化处理，以在所述绝缘保护层上形成对应于所述漏极上方的过孔。
10.根据权利要求9所述的制作方法，其特征在于，制作像素电极和公共电极的方法包括步骤：
在绝缘保护层上依次沉积透明金属氧化物材料层、金属材料层以及金属氧化物材料层；
对所述透明金属氧化物材料层、金属材料层以及金属氧化物材料层进行图案化处理，以得到像素电极和公共电极，所述像素电极包括：依次在所述绝缘保护层上的第一像素电极层、第二像素电极层和第三像素电极层，所述公共电极包括：依次在所述绝缘保护层上的第一公共电极层、第二公共电极层和第三公共电极层。
CN201611262681.4A 2016-12-30 2016-12-30 阵列基板及其制作方法 Pending CN106773411A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611262681.4A CN106773411A (zh) 2016-12-30 2016-12-30 阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611262681.4A CN106773411A (zh) 2016-12-30 2016-12-30 阵列基板及其制作方法

Publications (1)

Publication Number Publication Date
CN106773411A true CN106773411A (zh) 2017-05-31

Family

ID=58954960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611262681.4A Pending CN106773411A (zh) 2016-12-30 2016-12-30 阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN106773411A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08262466A (ja) * 1995-03-22 1996-10-11 Toppan Printing Co Ltd 透明電極板
CN1704830A (zh) * 2004-05-31 2005-12-07 Lg.菲利浦Lcd株式会社 具有tft上滤色器结构并使用面内切换模式的液晶显示装置
CN101101391A (zh) * 2006-07-04 2008-01-09 株式会社半导体能源研究所 显示装置以及电子器械
CN103744224A (zh) * 2013-12-27 2014-04-23 深圳市华星光电技术有限公司 阵列基板及用该阵列基板的液晶显示面板
CN203894515U (zh) * 2014-06-13 2014-10-22 京东方科技集团股份有限公司 一种阵列基板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08262466A (ja) * 1995-03-22 1996-10-11 Toppan Printing Co Ltd 透明電極板
CN1704830A (zh) * 2004-05-31 2005-12-07 Lg.菲利浦Lcd株式会社 具有tft上滤色器结构并使用面内切换模式的液晶显示装置
CN101101391A (zh) * 2006-07-04 2008-01-09 株式会社半导体能源研究所 显示装置以及电子器械
CN103744224A (zh) * 2013-12-27 2014-04-23 深圳市华星光电技术有限公司 阵列基板及用该阵列基板的液晶显示面板
CN203894515U (zh) * 2014-06-13 2014-10-22 京东方科技集团股份有限公司 一种阵列基板及显示装置

Similar Documents

Publication Publication Date Title
CN103268878B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN105093750B (zh) Tft阵列基板结构及其制作方法
CN105094486B (zh) 内嵌式自电容触控显示面板及其制作方法
CN102955312B (zh) 一种阵列基板及其制作方法、显示装置
CN105629612B (zh) 薄膜晶体管阵列基板及其制作方法
CN105470269B (zh) Tft阵列基板及其制作方法
CN101359139B (zh) 液晶显示面板及其制造方法
CN103268045B (zh) Tft阵列基板及其制作方法、液晶显示设备
WO2013044836A1 (zh) 阵列基板及其制造方法和显示装置
CN104216183B (zh) 一种阵列基板及其制备方法、显示装置
CN204422935U (zh) 一种阵列基板和显示装置
CN105549278B (zh) Ips型tft‑lcd阵列基板的制作方法及ips型tft‑lcd阵列基板
CN104914640A (zh) 一种阵列基板及其制作方法、显示面板、显示装置
CN103901684B (zh) 一种ips模式的液晶显示器
CN104181724A (zh) 液晶显示器
CN102543754A (zh) 氧化物薄膜晶体管及其制造方法
CN102593050B (zh) 一种液晶显示面板阵列基板的制作方法
CN107316875A (zh) 阵列基板的制作方法、阵列基板及液晶面板
CN104637958B (zh) 阵列基板及显示装置
CN204028524U (zh) 显示基板及显示装置
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN206348571U (zh) 一种阵列基板、显示面板及显示装置
CN105514032A (zh) Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板
CN104779203B (zh) 一种阵列基板及其制造方法、显示装置
CN106932956A (zh) 阵列基板、显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170531