CN106711114A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN106711114A
CN106711114A CN201510794518.1A CN201510794518A CN106711114A CN 106711114 A CN106711114 A CN 106711114A CN 201510794518 A CN201510794518 A CN 201510794518A CN 106711114 A CN106711114 A CN 106711114A
Authority
CN
China
Prior art keywords
chip
those
semiconductor device
master chip
connecting interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510794518.1A
Other languages
English (en)
Inventor
施炳煌
廖栋才
李桓瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sunplus Technology Co Ltd
Original Assignee
Sunplus Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sunplus Technology Co Ltd filed Critical Sunplus Technology Co Ltd
Priority to CN201510794518.1A priority Critical patent/CN106711114A/zh
Publication of CN106711114A publication Critical patent/CN106711114A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供一种半导体装置。半导体装置包括至少一主芯片以及周边接口芯片。主芯片具有多数个焊垫。周边接口芯片包括焊垫连接接口以及输入输出连接接口。主芯片通过焊垫连接接口与周边接口芯片进行信号传输动作，且通过输入输出连接接口与外部电子装置进行信号传输动作。主芯片为多晶胞芯片。各晶胞与相邻的晶胞间具有至少一相隔空间。各信号传输线组用以进行至少部分相邻晶胞间的信号传输。其中多晶胞芯片是可使用的，通过部分相隔空间进行切割以切断部分信号传输线组，使多晶胞芯片被分割为多个子芯片，其中至少部分子芯片仍可使用。本发明提供的半导体装置，使主芯片的效能得以提升。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，尤其涉及一种整合周边接口芯片与主机片的半导体装置。
背景技术
基于半导体制程快速的进步，在现今的半导体芯片的设计中，常需要利用高阶的制程来达到降低芯片尺寸的目标并藉以降低产品的成本。然而，在相同大小芯片面积上，利用高阶制程所至制造出的半导体芯片，其耐压、电流驱动能力以及静电放电防护能力低于低阶制程的芯片，因此，单纯利用高阶制程所制造出的芯片，其芯片面积会为了满足耐压、电流驱动能力以及静电放电防护能力的要求而大幅的增加，造成产品成本的上升
发明内容
本发明提供一种半导体装置，使主芯片的效能得以提升。
本发明的半导体装置包括至少一主芯片以及周边接口芯片。主芯片具有多数个焊垫。周边接口芯片包括焊垫连接接口以及输入输出连接接口。焊垫连接接口与焊垫电性连接。输入输出连接接口耦接半导体装置外的外部电子装置。其中，主芯片通过焊垫连接接口与周边接口芯片进行信号传输动作，且通过输入输出连接接口与外部电子装置进行信号传输动作。上述的主芯片为多晶胞芯片。其中，多晶胞芯片包括半导体基底、多数个晶胞以及多数个信号传输线组。晶胞排列在半导体基底上，各晶胞与相邻的晶胞间具有至少一相隔空间。各信号传输线组配置在相邻晶胞间的相隔空间上，并用以进行至少部分相邻晶胞间的信号传输。其中多晶胞芯片是可使用的，且多晶胞芯片通过部分相隔空间进行切割以切断部分信号传输线组，致使多晶胞芯片被分割为多个子芯片，其中切割后的至少部分子芯片仍可使用。且主芯片的焊垫提供的静变放电防护能力小于输入输出连接接口提供的静变放电防护能力。
在本发明的一实施例中，上述的主芯片还包括周边接口处理单元。周边接口处理单元耦接焊垫连接接口以及输入输出连接接口，并用以针对焊垫连接接口以及输入输出连接接口至少其中之一所要接收或要传送的信号进行处理。
在本发明的一实施例中，上述的焊垫连接接口包括多数个连接焊垫，连接焊垫分别与主芯片上的焊垫相耦接。
在本发明的一实施例中，上述的半导体装置还包括封装载体、多数条内部导线以及多数条外部引脚。封装载体用以承载主芯片以及周边接口芯片。内部导线使焊垫连接接口与焊垫电性连接。外部引脚耦接至输入输出连接接口。其中，外部引脚连接至外部电子装置。
在本发明的一实施例中，上述的各外部引脚还耦接至焊球。
在本发明的一实施例中，上述的半导体装置还包括封装盖体。封装盖体覆盖封装载体、主芯片、周边接口芯片、内部导线以及外部引脚的至少部分区域。
在本发明的一实施例中，上述的各导电凸块的高度正相关于对应焊垫所提供的静电放电防护能力。
基于上述，本发明提供的半导体装置，其主芯片通过周边接口芯片与外部电子装置进行信号传输动作，藉此，主芯片的制程选择以及设计考量可以不用受限于与外部电子装置连接的输出输入接口的设计要求。如此一来，主芯片的成本可以有效的被降低。并且，周边接口芯片的设计也可以独立被进行而得到物理特性上的强化，例如耐压、驱动能力以及静电放电防护能力等特性，都可以有效的被提升。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为本发明一实施例的半导体装置的示意图；
图2为本发明另一实施例的半导体装置200的示意图；
图3A以及图3B分别为本发明实施例的半导体装置的封装结构剖面图；
图4为本发明实施例的半导体装置的另一种封装结构剖面图；
图5为本发明实施例的主晶片封装方式的示意图。
附图标记说明：
100、200、310、320：半导体装置；
110、210、311、321、410、510：主芯片；
120、220、312、420：周边接口芯片；
PAD、OPAD1、OPAD2：焊垫；
121、221：焊垫连接接口；
122、222：输入输出连接接口；
223：周边接口处理单元；
201：外部电子装置；
SUB：半导体基底；
CE1～CE3：晶胞；
OCI：信号传输线组；
CAR：封装载体；
ILB1～ILB3：内部导线；
OLB1、OLB2：外部引脚；
COV：封装盖体；
ESD1、ESD2：静电放电防护电路；
BP1～BP4：导电凸块；
CN1～CN4：导电体。
具体实施方式
请参照图1，图1为本发明一实施例的半导体装置的示意图。半导体装置100包括主芯片110以及周边接口芯片120。主芯片110具有多数个焊垫PAD。周边接口芯片120包括焊垫连接接口121以及输入输出连接接口122。周边接口芯片120通过焊垫连接接口121与主芯片110上的焊垫PAD相耦接。主芯片110与周边接口芯片120间可通过上述的耦接路径来进行数据的传输动作。另外，周边接口芯片120并可通过输入输出连接接口122来与半导体装置100外的外部电子装置(未示出)耦接，并藉此与外部电子装置来进行信号传输的动作。
具体来说明，本发明实施例中，主芯片110并不直接与外部电子装置进行连接以及信号传输的动作。实际上，主芯片110通过输入输出连接接口122来与外部电子装置来进行信号传输的动作。举例来说明，当主芯片110需要由外部电子装置接收一数据信号时，周边接口芯片120的输入输出连接接口122可先接收外部电子装置所提供的数据信号，接着，通过周边接口芯片120提供的桥接功能，使外部电子装置所提供的数据信号由焊垫连接接口121来传送至主芯片110的焊垫PAD上。如此，主芯片可顺利取得所需的数据信号。相对的，当主芯片110要将数据信号传送至外部电子装置时，主芯片110可通过其焊垫PAD将数据信号传送至焊垫连接接口121，再通过周边接口芯片120提供的桥接功能，使这个数据信号可以被提供至输入输出连接接口122，并通过输入输出连接接口122传送至外部电子装置。
附带一提的，上述的主芯片110以及周边接口芯片120间的信号传输动作中，所进行传输的信号除可以是数据信号外，也可以是电压信号、电流信号或时钟信号等任意形式的电气信号。
此外，主芯片110的焊垫PAD与周边接口芯片120上的焊垫连接接口121的连接方式没有一定的限制。其中，周边接口芯片120上可以具有多数个连接焊垫。而在进行焊垫PAD与周边接口芯片120的连接动作时，可以通过封装打线的方式来使焊垫PAD与焊垫连接接口121上的连接焊垫相连接，或者，主芯片110上的焊垫PAD也可以通过覆晶封装的方式，通过在焊垫PAD上形成金属凸块的方式来与多条内部连接导线相连接。而焊垫连接接口121上的连接焊垫也同样通过覆晶封装(通过金属凸块进行贴合)的方式来连接至上述的内部连接导线。进以使主芯片110与周边接口芯片120可相互连接。
当然，上述的连接焊垫与焊垫PAD间的连接方式仅只是范例。基本上。本领域技术人员所熟知的焊垫间的连接技术都可以应用于本发明实施例中。
以下请参照图2，图2为本发明另一实施例的半导体装置200的示意图。半导体装置200包括主芯片210以及周边接口芯片220。在本实施例中，主芯片210为多晶胞芯片。其中，多晶胞芯片包括半导体基底SUB、多数个晶胞CE1～CE3以及多个信号传输线组OCI。晶胞CE1～CE3排列在半导体基底SUB上，各晶胞CE1～CE3与相邻的晶胞间具有至少一相隔空间。并且，各信号传输线组OCI配置在至少部分的相邻晶胞间的相隔空间上，并用以进行相邻晶胞间的信号传输动作。
其中，多晶胞芯片(主芯片210)是可使用的，且多晶胞芯片可提供以通过部分的相隔空间进行切割，并藉以切断部分信号传输线组OCI，致使多晶胞芯片被分割为多个子芯片，其中切割后的部分子芯片在接收电源电压后仍可使用。附带一提的，各信号传输线组OCI可用以进行至少部分相邻晶胞间的数据传输及/或电源传输。
周边接口芯片220包括焊垫连接接口221、输入输出连接接口222以及周边接口处理单元223。周边接口处理单元223耦接至焊垫连接接口221以及输入输出连接接口222。焊垫连接接口221用以连接至主芯片210，输入输出连接接口222用以连接至外部电子装置201。
值得注意的，主芯片210中的各晶胞CE1～CE3上各具有多个焊垫，焊垫连接接口221可耦接晶胞CE1～CE3的至少其中之一上的焊垫，并藉此进行信号的传输动作。在本实施例中，焊垫连接接口221耦接至晶胞CE2、CE3上的焊垫(但不以此为限)。
在另一方面，本实施例中，周边接口芯片220还包括周边接口处理单元223，周边接口处理单元223用以针对焊垫连接接口221以及输入输出连接接口221的其中之一所要接收或要传送的信号进行处理，将将信号转传至焊垫连接接口221以及输入输出连接接口221中的另一。
依据上述的说明，本发明的主芯片210中可以建构多个具运算能力的处理器晶胞及/或多个存储器晶胞。基于主芯片210上的晶胞CE1～CE3不需直接与外部电子装置201进行信号传输动作，因此，在晶胞CE1～CE3上不需要配置具有可提供大驱动电流的接口电路，可以有效降低芯片所需的面积。同理，主芯片210上的晶胞CE1～CE3也不需要提供甚高的静电放电防护等级，同样可以减小芯片所需的面积。也因此，在主芯片210使用高阶制程的条件下，主芯片210的芯片面积可以有效的减小，提高所属产品的价格争力。
此外，为维持半导体装置200与外部电子装置201间的信号沟通能力，周边接口芯片220可以利用较低阶的制程来制造，并得以提供较大的驱动能力、较高的耐电压能力以及提供较大的静电放电防护能力，并在不影响生产成本的情况下，维持半导体装置200的正常表现度。
在此请特别注意，在本发明其他实施例中，周边接口芯片220也可以连接至多个主芯片，并作为多个主芯片共用的周边接口芯片220。如此一来，周边接口芯片220的焊垫连接接口220可配置更多的连接点来与多个主芯片的焊垫相连接。
本实施例中，每一晶胞CE1～CE3可包括一识别码(identification，ID)。每一晶胞CE1～CE3中的识别码可以是只读的且是唯一的，可用来对每一个晶胞CE1～CE3进行识别。当晶胞CE1～CE3制造完成后，可采用一次烧录的方式将识别码烧录至晶胞CE1～CE3中，但本发明并不以此为限。晶胞CE1～CE3中的识别码可以通过晶胞CE1～CE3中所执行的软件来读取，也可以提供由外部电子装置201来读取。另外，烧录至晶胞CE1～CE3中的识别码可以是已通过注册程序且可以是唯一的，故可通过读取晶胞CE1～CE3的识别码，即可判断晶胞CE1～CE3是否为正版。
以下请参照图3A以及图3B，图3A以及图3B分别为本发明实施例的半导体装置的封装结构剖面图。在图3A中，半导体装置310具有封装载体CAR，封装载体CAR承载多数条内部导线ILB1～ILB3。主芯片311通过覆晶的方式使其焊垫与内部导线ILB1～ILB3相耦接，而其中的内部导线ILB1还耦接至周边接口芯片312的焊垫连接接口的连接焊垫上。另外，周边接口芯片312的输入输出连接接口中包括多个焊垫，这些焊垫并耦接至外部引脚OLB1以及OLB2。外部引脚OLB1以及OLB2可形成半导体装置310对外的接脚并用以连接至外部电子装置。此外，半导体装置310另具有封装盖体COV。其中，封装盖体COV覆盖封装载体CAR、主芯片311、周边接口芯片312、内部导线ILB1～ILB3以及外部引脚OLB1、OLB2的至少部分区域。未被覆盖的外部引脚OLB1、OLB2的区域则可以与外部导线进行焊接，并藉此与外部电子装置相连接。
在图3B中，半导体装置320同样具有封装载体CAR，封装载体CAR承载多数条内部导线ILB1～ILB3。主芯片321通过覆晶的方式使其焊垫与内部导线ILB1～ILB3相耦接，而其中的内部导线ILB1还耦接至周边接口芯片322的焊垫连接接口的连接焊垫上。另外，周边接口芯片322的输入输出连接接口中包括多个焊垫，这些焊垫并耦接至外部引脚OLB1以及OLB2。与图3A不相同的，本实施例的外部引脚OLB1以及OLB2并耦接至导电凸块CB1以及CB2，并通过导电凸块CB1以及CB2来与外部电子装置相连接。其中，导电凸块CB1以及CB2可以利用金凸块(gold bump)，或者是锡铅球(solderball)来建构。
以下请参照图4，图4为本发明实施例的半导体装置的另一种封装结构剖面图。图4示出的封装结构为晶粒配置于电路板(chip on board，COB)型的封装结构。其中，封装载体CAR可以利用低成本的集成电路基板来形成，主芯片410以及周边接口芯片420以覆晶的方式配置在封装载体CAR上，并且，主芯片410通过内部导线ILB1与周边接口芯片420耦接，周边接口芯片420通过外部接脚OLB1、OLB2连接至焊垫OPAD1及OPAD2。
在与外部电子装置的连接方面，封装打线BW1以及BW2分别耦接至焊垫OPAD1及OPAD2并与外部电子装置产生电性连接。在本实施例中，提供较强能力的静电放电防护电路ESD1以及ESD2被设置在封装载体CAR上对应焊垫OPAD1及OPAD2的位置上。由于封装载体CAR为低成本集成电路基板所形成，因此在上面设置高等级静电放电防护能力的静电放电防护电路ESD1以及ESD2并不会造成产品成本上的浪费。
请参照图5，图5为本发明实施例的主芯片封装方式的示意图。其中，主芯片510上具有多个焊垫，且该些焊垫上分别形成多个导电凸块BP1～BP4。当进行覆晶封装时，导电凸块BP1～BP4分别连接至导电体CN1～CN4。而值得注意的是，主芯片510上的导电凸块BP1～BP4的高度并不相同。其中，导电凸块BP1、BP4的高度是高于导电凸块BP2及BP3的高度。因此，在进行覆晶封装的过程中。导电凸块BP1、BP4会先行触碰到导电体CN1及CN4并可能产生静电放电现象。而导电凸块BP2及BP3接触导电体CN2及CN3的时间点会较晚，并使此时的静电放电现象所产生的放电电流较低。因此，通过使导电凸块BP1、BP4对应的焊垫所提供的静电放电能力高于导电凸块BP2、BP3对应的焊垫所提供的静电放电能力，就可以有效的防止静电放电现象对主芯片510所可能造成的破坏。换言之，各导电凸块BP1～BP4的高度正相关于对应焊垫所提供的静电放电防护能力
由上可知，通过导电凸块的高低设计，主芯片510上的焊垫对应的静电放电防护电路的尺寸可以有效的被降低，并减低主芯片510所需的布局面积。
综上所述，本发明通过在主芯片外另建立周边接口芯片来做为主芯片与外部电子装置沟通的媒介。如此一来，主芯片的面积可以有效的减小，而其制程可以挑选高阶的制程且不会造成生产成本过高的问题。另外，周边接口芯片则可以挑选较低阶的制程来制造，并在不过度增加生产成本的前提下，有效的提供足够大的耐压、电流驱动能力以及静电放电的防护能力。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种半导体装置，其特征在于，包括：
至少一主芯片，具有多数个焊垫，其中所述主芯片为多晶胞芯片，其中，所述多晶胞芯片包括：
半导体基底；
多个晶胞，配置在所述半导体基底上，该些晶胞中的任二相邻晶胞间具有一相隔空间；以及
多组信号传输线，该些信号传输线分别配置在至少部分该些相隔空间上，并分别用以进行至少部分相邻晶胞间的信号传输，
其中所述多晶胞芯片是可使用的，且所述多晶胞芯片通过部分该些相隔空间进行切割以切断部分该些信号传输线，致使所述多晶胞芯片被分割为多个子芯片，其中切割后的部分该些子芯片仍可使用；以及
周边接口芯片，包括：
焊垫连接接口，与该些焊垫电性连接；以及
输入输出连接接口，耦接所述半导体装置外的外部电子装置，
其中，所述主芯片通过所述焊垫连接接口与所述周边接口芯片进行信号传输动作，且通过所述输入输出连接接口与所述外部电子装置进行信号传输动作，且所述主芯片的该些焊垫提供的静变放电防护能力小于所述输入输出连接接口提供的静变放电防护能力。
2.根据权利要求1所述的半导体装置，其特征在于，所述主芯片还包括：
周边接口处理单元，耦接所述焊垫连接接口以及所述输入输出连接接口，用以针对所述焊垫连接接口以及所述输入输出连接接口至少其中之一所要接收或要传送的信号进行处理。
3.根据权利要求1所述的半导体装置，其特征在于，所述焊垫连接接口包括多数个连接焊垫，该些连接焊垫分别与主芯片上的该些焊垫相耦接。
4.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还包括：
封装载体，用以承载所述主芯片以及所述周边接口芯片；
多数条内部导线，使所述焊垫连接接口与该些焊垫电性连接；
以及
多数条外部引脚，耦接至所述输入输出连接接口，
其中该些外部引脚连接至所述外部电子装置。
5.根据权利要求4所述的半导体装置，其特征在于，各所述外部引脚还耦接至导电凸块。
6.根据权利要求4所述的半导体装置，其特征在于，所述半导体装置还包括：
封装盖体，覆盖所述封装载体、所述主芯片、所述周边接口芯片、该些内部导线以及该些外部引脚的至少部分区域。
7.根据权利要求1所述的半导体装置，其特征在于，所述主芯片的该些焊垫上分多数个导电凸块，该些导电凸块的高度不相同。
8.根据权利要求7所述的半导体装置，其特征在于，各所述导电凸块的高度正相关于对应焊垫所提供的静电放电防护能力。
CN201510794518.1A 2015-11-18 2015-11-18 半导体装置 Pending CN106711114A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510794518.1A CN106711114A (zh) 2015-11-18 2015-11-18 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510794518.1A CN106711114A (zh) 2015-11-18 2015-11-18 半导体装置

Publications (1)

Publication Number Publication Date
CN106711114A true CN106711114A (zh) 2017-05-24

Family

ID=58932697

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510794518.1A Pending CN106711114A (zh) 2015-11-18 2015-11-18 半导体装置

Country Status (1)

Country Link
CN (1) CN106711114A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1526097A (zh) * 2001-01-19 2004-09-01 ������������ʽ���� 电子电路装置
US20050105316A1 (en) * 2003-10-30 2005-05-19 Kabushiki Kaisha Toshiba Multi chip package type memory system and a replacement method of replacing a defect therein
TW200828336A (en) * 2006-10-03 2008-07-01 Inapac Technology Inc Memory accessing circuit system
TWI298526B (en) * 2005-06-13 2008-07-01 Lyontek Inc Capacity dividable memory ic
CN101231978A (zh) * 2007-01-22 2008-07-30 南茂科技股份有限公司 晶片接合时静电放电防护的卷带式半导体封装构造
CN103021444A (zh) * 2011-09-19 2013-04-03 三星电子株式会社 存储装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1526097A (zh) * 2001-01-19 2004-09-01 ������������ʽ���� 电子电路装置
US20050105316A1 (en) * 2003-10-30 2005-05-19 Kabushiki Kaisha Toshiba Multi chip package type memory system and a replacement method of replacing a defect therein
TWI298526B (en) * 2005-06-13 2008-07-01 Lyontek Inc Capacity dividable memory ic
TW200828336A (en) * 2006-10-03 2008-07-01 Inapac Technology Inc Memory accessing circuit system
CN101231978A (zh) * 2007-01-22 2008-07-30 南茂科技股份有限公司 晶片接合时静电放电防护的卷带式半导体封装构造
CN103021444A (zh) * 2011-09-19 2013-04-03 三星电子株式会社 存储装置

Similar Documents

Publication Publication Date Title
CN100435326C (zh) 集成电路芯片i/o单元及其制造方法
US8294256B2 (en) Chip package structure and method of making the same
CN101436584B (zh) 层叠半导体封装
CN101071810B (zh) 半导体器件
CN110914984B (zh) 具有封装级可配置性的半导体装置
US10438939B2 (en) Semiconductor integrated circuit device
US10446492B2 (en) Semiconductor integrated circuit device
US5641978A (en) Input/output buffer layout having overlapping buffers for reducing die area of pad-limited integrated circuit
JP5264135B2 (ja) 半導体集積回路及びマルチチップモジュール
US6130485A (en) Semiconductor integrated circuit and layout method thereof
US7893530B2 (en) Circuit substrate and the semiconductor package having the same
CN106711114A (zh) 半导体装置
CN101271888A (zh) 集成电路封装件及其制造方法
TWI602278B (zh) 半導體裝置
KR100359591B1 (ko) 반도체 장치
JP2008294089A (ja) 半導体装置および半導体装置のヒューズ溶断方法
US20110108974A1 (en) Power and signal distribution of integrated circuits
JP4175155B2 (ja) 半導体装置
KR20140115017A (ko) 뒤틀림 방지 및 전력 파워 안정 기능을 하는 금속배선 구조를 갖는 반도체 패키지 및 제조방법
US20240128220A1 (en) Semiconductor device
CN202888158U (zh) 焊盘和芯片
US7999370B2 (en) Semiconductor chip capable of increased number of pads in limited region and semiconductor package using the same
CN101211883A (zh) 芯片封装结构
JPS6156441A (ja) 半導体装置
TWI574389B (zh) 積體電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170524