CN106656163A - 一种反馈型d锁存器 - Google Patents

一种反馈型d锁存器 Download PDF

Info

Publication number
CN106656163A
CN106656163A CN201611102260.5A CN201611102260A CN106656163A CN 106656163 A CN106656163 A CN 106656163A CN 201611102260 A CN201611102260 A CN 201611102260A CN 106656163 A CN106656163 A CN 106656163A
Authority
CN
China
Prior art keywords
nmos tube
pmos
latch
drain electrode
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611102260.5A
Other languages
English (en)
Other versions
CN106656163B (zh
Inventor
邬杨波
雷师节
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo University
Original Assignee
Ningbo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo University filed Critical Ningbo University
Priority to CN201611102260.5A priority Critical patent/CN106656163B/zh
Publication of CN106656163A publication Critical patent/CN106656163A/zh
Application granted granted Critical
Publication of CN106656163B publication Critical patent/CN106656163B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09403—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using junction field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种反馈型D锁存器，包括反相器、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管和第三PMOS管，第一PMOS管的漏极、第二PMOS管的栅极、第一NMOS管的漏极和第二NMOS管的栅极连接，第一PMOS管的栅极、第一NMOS管的栅极、第二PMOS管的漏极、第二NMOS管的漏极、第三NMOS管的栅极、第三PMOS管的漏极和第五NMOS管的漏极连接，第一NMOS管的源极、第二NMOS管的源极和第三NMOS管的漏极连接，第四NMOS管的漏极和第五NMOS管的源极连接，第四NMOS管的栅极和第五NMOS管的栅极连接，反相器的输出端、第四NMOS管的源极和第三PMOS管的源极连接；优点是功耗较低，输出稳定，鲁棒性较好。

Description

一种反馈型D锁存器
技术领域
本发明涉及一种D锁存器，尤其是涉及一种反馈型D锁存器。
背景技术
随着集成电路制造工艺的快速发展，集成电路设计中对速度和面积的要求越来越高，CMOS工艺在持续发展，近些年已达到深亚微米水平。随着工艺尺寸的缩小，芯片集成度的提高，对于电路结构有更低的功耗需求(见文献Harsh Srivastava,Jitendra Jain,Shabi Tabassum,Vivek Gupta,Control,Automation,Robotics and Embedded Systems(CARE),16-18Dec.2013International Conference)。D锁存器是输出周期性随输入变化的电路，在时钟关断的时候输出保持不变。在基本的电路模块中，两个透明模式的D锁存器串行相连可以构成单边沿触发的触发器，两个并联的透明模式的D锁存器可以构成一个双边沿触发的触发器。(见文献HOSSAIN R.,WRONSKI,L.D,andALBICKI,A:“Low power designusing double edge triggered flipflops”,IEEETrans.VISI Syst.,1994,2,(2)pp.261-265)。
目前，常用的D锁存器有传统的传输门D锁存器和直接交叉耦合D锁存器两种(见文献Jan M.Rabey,Digital Integrated Circuits,A Design Perspective SecondEdition,PP.242-245)。传统的传输门D锁存器的电路如图1所示，直接交叉耦合D锁存器的电路如图2所示。传统的传输门D锁存器是目前最稳妥和最常用的技术，该传输门D锁存器在时钟信号clk为高电平时传输数据，在时钟信号clk为低电平时保存数据。但是该传输门D锁存器中所用的MOS管数量过多，时钟信号clk接有4个MOS管的负载，功耗较大。直接交叉耦合D锁存器在保存数据的回路中相对于传输门D锁存器少用了两个MOS管，它对于时钟信号clk只有2个MOS管的负载，功耗较低一些，但它的输出端Q与节点nod1处存在竞争的现象，可能导致输出不稳定，可靠性不高。
鉴此，设计一种功耗较低，且输出稳定，鲁棒性较好的反馈型D锁存器具有重要意义。
发明内容
本发明所要解决的技术问题是提供一种功耗较低，且输出稳定，鲁棒性较好的反馈型D锁存器。
本发明解决上述技术问题所采用的技术方案为：一种反馈型D锁存器，包括反相器、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管和第三PMOS管；所述的第一PMOS管的源极和所述的第二PMOS管的源极分别接入电源，所述的第一PMOS管的漏极、所述的第二PMOS管的栅极、所述的第一NMOS管的漏极和所述的第二NMOS管的栅极连接且其连接端为所述的反馈型D锁存器的输出端，所述的第一PMOS管的栅极、所述的第一NMOS管的栅极、所述的第二PMOS管的漏极、所述的第二NMOS管的漏极、所述的第三NMOS管的栅极、所述的第三PMOS管的漏极和所述的第五NMOS管的漏极连接，所述的第一NMOS管的源极、所述的第二NMOS管的源极和所述的第三NMOS管的漏极连接，所述的第三NMOS管的源极接地，所述的第四NMOS管的漏极和所述的第五NMOS管的源极连接，所述的第四NMOS管的栅极和所述的第五NMOS管的栅极连接且其连接端为所述的反馈型D锁存器的时钟端，所述的反相器的输入端为所述的反馈型D锁存器的输入端，所述的反相器的输出端、所述的第四NMOS管的源极和所述的第三PMOS管的源极连接，所述的第三PMOS管的栅极为所述的反馈型D锁存器的反相时钟输入端。
所述的反相器包括第四PMOS管和第六NMOS管；所述的第四PMOS管的源极接入电源，所述的第四PMOS管的漏极和所述的第六NMOS管的漏极连接且其连接端为所述的反相器的输出端，所述的第四PMOS管的栅极和所述的第六NMOS管的栅极连接且其连接端为所述的反相器的输入端，所述的第六NMOS管的源极接地。
与现有技术相比，本发明的优点在于通过第四NMOS管和第五NMOS管构成一个传输门，第一PMOS管、第一NMOS管、第二PMOS管和第二NMOS管构成交叉耦合反相器，第一PMOS管和第一NMOS管为叉耦合反相器中的第一个反相器，第二PMOS管和第二NMOS管为叉耦合反相器中的第二个反相器，该传输门为采用NMOS堆垛技术构成的门电路，一方面可以提高D锁存器的鲁棒性，另一方面外部信号通过反相器输入后，经过传输门的漏电流会减小，功耗会降低，在传输门之后设置的交叉耦合反相器和第三NMOS管，当D锁存器的输出端由高电平变为低电平，第一PMOS管的栅极、第一NMOS管的栅极、第二PMOS管的漏极、第二NMOS管的漏极、第三NMOS管的栅极、第三PMOS管的漏极和第五NMOS管的漏极的连接端由低电平变高电平的过程中，第一NMOS管和第三NMOS管导通，第一PMOS管此时还未关闭，第一NMOS管、第三NMOS管和第一PMOS管构成有比电路，短路电流降低，动态功耗进一步降低，当第一PMOS管的栅极、第一NMOS管的栅极、第二PMOS管的漏极、第二NMOS管的漏极、第三NMOS管的栅极、第三PMOS管的漏极和第五NMOS管的漏极的连接端为低电平时，D锁存器的输出端为高电平，第一NMOS管和第三NMOS管关闭，此时第一NMOS管的源极处电势为正，但第一NMOS管的栅源电压和体源电压均为负，由此第NMOS管使得晶体管的有效阈值电压增大，从而减小了漏电流，很大程度上降低了保存低电平时的静态功耗，由此本发明的D锁存器功耗较低，且输出稳定，鲁棒性较好。
附图说明
图1为现有的传统的传输门D锁存器的电路图；
图2为现有的直接交叉耦合D锁存器的电路图；
图3为本发明的反馈型D锁存器的电路图；
图4为本发明的反馈型D锁存器的反相器的电路图；
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
实施例一：如图3所示，一种反馈型D锁存器，包括反相器T1、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一PMOS管P1、第二PMOS管P2和第三PMOS管P3；第一PMOS管P1的源极和第二PMOS管P2的源极分别接入电源，第一PMOS管P1的漏极、第二PMOS管P2的栅极、第一NMOS管N1的漏极和第二NMOS管N2的栅极连接且其连接端为反馈型D锁存器的输出端，第一PMOS管P1的栅极、第一NMOS管N1的栅极、第二PMOS管P2的漏极、第二NMOS管N2的漏极、第三NMOS管N3的栅极、第三PMOS管P3的漏极和第五NMOS管N5的漏极连接，第一NMOS管N1的源极、第二NMOS管N2的源极和第三NMOS管N3的漏极连接，第三NMOS管N3的源极接地，第四NMOS管N4的漏极和第五NMOS管N5的源极连接，第四NMOS管N4的栅极和第五NMOS管N5的栅极连接且其连接端为反馈型D锁存器的时钟端，反馈型D锁存器的时钟端接入时钟信号clk，反相器T1的输入端为反馈型D锁存器的输入端，反相器T1的输出端、第四NMOS管N4的源极和第三PMOS管P3的源极连接，第三PMOS管P3的栅极为反馈型D锁存器的反相时钟输入端，反馈型D锁存器的反相时钟输入端接入时钟信号clk的反相信号clkb。
实施例二：如图3所示，一种反馈型D锁存器，包括反相器T1、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第一PMOS管P1、第二PMOS管P2和第三PMOS管P3；第一PMOS管P1的源极和第二PMOS管P2的源极分别接入电源，第一PMOS管P1的漏极、第二PMOS管P2的栅极、第一NMOS管N1的漏极和第二NMOS管N2的栅极连接且其连接端为反馈型D锁存器的输出端，第一PMOS管P1的栅极、第一NMOS管N1的栅极、第二PMOS管P2的漏极、第二NMOS管N2的漏极、第三NMOS管N3的栅极、第三PMOS管P3的漏极和第五NMOS管N5的漏极连接，第一NMOS管N1的源极、第二NMOS管N2的源极和第三NMOS管N3的漏极连接，第三NMOS管N3的源极接地，第四NMOS管N4的漏极和第五NMOS管N5的源极连接，第四NMOS管N4的栅极和第五NMOS管N5的栅极连接且其连接端为反馈型D锁存器的时钟端，反馈型D锁存器的时钟端接入时钟信号clk，反相器T1的输入端为反馈型D锁存器的输入端，反相器T1的输出端、第四NMOS管N4的源极和第三PMOS管P3的源极连接，第三PMOS管P3的栅极为反馈型D锁存器的反相时钟输入端，反馈型D锁存器的反相时钟输入端接入时钟信号clk的反相信号clkb。
如图4所示，本实施例中，反相器T1包括第四PMOS管P4和第六NMOS管N6；第四PMOS管P4的源极接入电源，第四PMOS管P4的漏极和第六NMOS管N6的漏极连接且其连接端为反相器T1的输出端，第四PMOS管P4的栅极和第六NMOS管N6的栅极连接且其连接端为反相器T1的输入端，第六NMOS管N6的源极接地。
本发明中，第四NMOS管N4和第五NMOS管N5构成一个传输门，第一PMOS管P1、第一NMOS管N1、第二PMOS管P2和第二NMOS管N2构成交叉耦合反相器，第一PMOS管P1和第一NMOS管N1为叉耦合反相器中的第一个反相器，第二PMOS管P2和第二NMOS管N2为叉耦合反相器中的第二个反相器。当时钟信号clk为高电平时，本发明的D锁存器为透明模式，传输门导通，输出信号经过反相器T1和传输门到达第一PMOS管P1的栅极、第一NMOS管N1的栅极、第二PMOS管P2的漏极、第二NMOS管N2的漏极、第三NMOS管N3的栅极、第三PMOS管P3的漏极和第五NMOS管N5的漏极的连接端(Qb端)，再经过交叉耦合反相器从D锁存器的输出端(Q端)输出。当时钟信号clk为低电平时，本发明的D锁存器为睡眠模式，传输门关闭，输出信号保持在一个稳定状态。当D锁存器保存高电平时，Qb端为低电平，在Qb端由低电平变高电平的过程中，第一NMOS管N1和第三NMOS管N3导通，第一PMOS管P1此时还未关闭，第一PMOS管P1，第一NMOS管N1和第三NMOS管N3构成有比电路，由于第三NMOS管N3的存在，短路电流降低，动态功耗降低。另外本发明中第四NMOS管N4和第五NMOS管N5是采用NMOS堆栈技术构成的传输门，通过该传输门的漏电流会减小，功耗会降低，同时，第四NMOS管N4和第五NMOS管N5的堆栈结构也使得D锁存器的鲁棒性提高了。
为了比较本发明的反馈型D锁存器与传统的传输门D锁存器和直接交叉耦合锁存器的性能特点，我们在45nm工艺下，使用电路仿真工具Hspice对3种电路结构进行了仿真比较分析。1V电压下三种锁存器功耗的对比数据如表1所示。
表1
在0.6V低电压下，同样尺寸的直接交叉耦合D锁存器已不能正常工作，故将直接交叉耦合D锁存器输入到传输门之间的反相器尺寸增大，然后将三种锁存器的功耗仿真比较分析，在输入信号频率为5MHZ，时钟频率为1.25MHZ的频率下测静态功耗，在输入信号频率为5MHZ，时钟频率为100MHZ的频率下测动态功耗。0.6V电压下三种锁存器功耗的对比数据如表2所示。
表2
分析表1和表2可以看出，本发明的反馈型D锁存器在1V电压下有较低的静态功耗，在0.6V的低电压下，本发明的反馈型D锁存器与传统的传输门D锁存器相比静态功耗降低了9％，动态功耗降低了6.2％，与直接交叉耦合锁存器相比静态功耗降低了53％，动态功耗降低了88.2％。
D锁存器延时性能主要包括：建立时间、保持时间和传输延迟时间。建立时间：指输入信号应先于时钟信号到达的时间tsu。保持时间：为保证D锁存器可靠的翻转，时钟信号以后输入信号需要保持一定时间，用thold表示。传输延迟时间：指从时钟信号的边沿开始到输出端新状态稳定地建立起来所需时间，上升传播延时tc-q(l-h)和下降传播延时tc-q(h-l)。由此，D锁存器的延时可以表示为:td-q＝Max[tsu+tc-q(l-h)+tc-q(h-l)]
在0.6V电压,20MHZ时钟频率，5MHZ输入信号频率下用HSPICE对三种锁存器的延时性能进行仿真测试，其结果如表3所示。
表3
由仿真结果可知，本发明的D锁存器的延时比传输门D锁存器延时增加了27％，比直接交叉耦合锁存器的延时减少了80.2％。

Claims (2)

1.一种反馈型D锁存器，其特征在于包括反相器、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第一PMOS管、第二PMOS管和第三PMOS管；所述的第一PMOS管的源极和所述的第二PMOS管的源极分别接入电源，所述的第一PMOS管的漏极、所述的第二PMOS管的栅极、所述的第一NMOS管的漏极和所述的第二NMOS管的栅极连接且其连接端为所述的反馈型D锁存器的输出端，所述的第一PMOS管的栅极、所述的第一NMOS管的栅极、所述的第二PMOS管的漏极、所述的第二NMOS管的漏极、所述的第三NMOS管的栅极、所述的第三PMOS管的漏极和所述的第五NMOS管的漏极连接，所述的第一NMOS管的源极、所述的第二NMOS管的源极和所述的第三NMOS管的漏极连接，所述的第三NMOS管的源极接地，所述的第四NMOS管的漏极和所述的第五NMOS管的源极连接，所述的第四NMOS管的栅极和所述的第五NMOS管的栅极连接且其连接端为所述的反馈型D锁存器的时钟端，所述的反相器的输入端为所述的反馈型D锁存器的输入端，所述的反相器的输出端、所述的第四NMOS管的源极和所述的第三PMOS管的源极连接，所述的第三PMOS管的栅极为所述的反馈型D锁存器的反相时钟输入端。
2.根据权利要求1所述的一种反馈D锁存器，其特征在于所述的反相器包括第四PMOS管和第六NMOS管；所述的第四PMOS管的源极接入电源，所述的第四PMOS管的漏极和所述的第六NMOS管的漏极连接且其连接端为所述的反相器的输出端，所述的第四PMOS管的栅极和所述的第六NMOS管的栅极连接且其连接端为所述的反相器的输入端，所述的第六NMOS管的源极接地。
CN201611102260.5A 2016-12-05 2016-12-05 一种反馈型d锁存器 Active CN106656163B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611102260.5A CN106656163B (zh) 2016-12-05 2016-12-05 一种反馈型d锁存器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611102260.5A CN106656163B (zh) 2016-12-05 2016-12-05 一种反馈型d锁存器

Publications (2)

Publication Number Publication Date
CN106656163A true CN106656163A (zh) 2017-05-10
CN106656163B CN106656163B (zh) 2020-07-03

Family

ID=58819869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611102260.5A Active CN106656163B (zh) 2016-12-05 2016-12-05 一种反馈型d锁存器

Country Status (1)

Country Link
CN (1) CN106656163B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101512659A (zh) * 2006-09-06 2009-08-19 爱特梅尔公司 用于高电压锁存器的泄漏改进
CN101557209A (zh) * 2009-01-09 2009-10-14 友达光电股份有限公司 计时d型正反器电路
CN102914738A (zh) * 2011-07-25 2013-02-06 联发科技（新加坡）私人有限公司 扫描测试电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101512659A (zh) * 2006-09-06 2009-08-19 爱特梅尔公司 用于高电压锁存器的泄漏改进
CN101557209A (zh) * 2009-01-09 2009-10-14 友达光电股份有限公司 计时d型正反器电路
CN102914738A (zh) * 2011-07-25 2013-02-06 联发科技（新加坡）私人有限公司 扫描测试电路

Also Published As

Publication number Publication date
CN106656163B (zh) 2020-07-03

Similar Documents

Publication Publication Date Title
US9197199B2 (en) Level shifter for high density integrated circuits
US4250406A (en) Single clock CMOS logic circuit with selected threshold voltages
TWI433442B (zh) 電壓轉換電路
CN102437836B (zh) 一种低功耗脉冲型d触发器
CN105162441A (zh) 一种高速低功耗动态比较器
CN102723109B (zh) 一种新型的抗单粒子翻转sram存储单元
CN105337590B (zh) 一种基于cnfet的双边沿脉冲信号发生器
TW201421907A (zh) 脈衝式正反器
US9209808B2 (en) Asymmetrical bus keeper
CN105720948B (zh) 一种基于FinFET器件的时钟控制触发器
CN108599755A (zh) 电平移位电路
CN102420586A (zh) 时钟门控制电路及触发器
CN106656163A (zh) 一种反馈型d锁存器
CN103475359B (zh) 抗单粒子瞬态脉冲cmos电路
CN105958975B (zh) 一种基于FinFET器件的脉冲型D触发器
Lee et al. A PVT variation-tolerant static single-phase clocked dual-edge triggered flip-flop for aggressive voltage scaling
CN104333366B (zh) 一种数字io电路
CN106656164A (zh) 一种高电平选择电路和电子系统
CN202435358U (zh) 基于set/mos混合结构的d触发器
Zhang et al. Leakage Reduction of Power-Gating Sequential Circuits Based on Complementary Pass-Transistor Adiabatic Logic Circuits
CN102427340B (zh) 一种适用于亚阈值区域的限幅转换电路
US9948282B2 (en) Low-power retention flip-flops
US9509285B1 (en) Power saving latches
CN105871359B (zh) 一种基于FinFET器件的脉冲触发器
EP2581835B1 (en) Asymmetrical bus keeper

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant