CN106601192A - 栅极驱动器和具有栅极驱动器的显示装置 - Google Patents

栅极驱动器和具有栅极驱动器的显示装置 Download PDF

Info

Publication number
CN106601192A
CN106601192A CN201610629473.7A CN201610629473A CN106601192A CN 106601192 A CN106601192 A CN 106601192A CN 201610629473 A CN201610629473 A CN 201610629473A CN 106601192 A CN106601192 A CN 106601192A
Authority
CN
China
Prior art keywords
signal
input
nodal point
output
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610629473.7A
Other languages
English (en)
Other versions
CN106601192B (zh
Inventor
朴修亨
安泰亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN106601192A publication Critical patent/CN106601192A/zh
Application granted granted Critical
Publication of CN106601192B publication Critical patent/CN106601192B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Abstract

本发明涉及栅极驱动器和具有栅极驱动器的显示装置。栅极驱动器的级包括：进位产生块，被配置为基于输入信号输出第N进位信号并且将第N进位信号提供至第N+1级；第一输出块，被配置为基于输入信号、输入使能信号和输入禁能信号输出第N栅极初始化信号，其中，输入禁能信号相对于输入使能信号反向；以及第二输出块，被配置为接收第N栅极初始化信号并且根据第N栅极初始化信号的输出来输出第N栅极信号，第N栅极信号从第N栅极初始化信号延迟一个水平周期，其中，基于输入使能信号和输入禁能信号，选择性地输出级的栅极信号和栅极初始化信号。

Description

栅极驱动器和具有栅极驱动器的显示装置
技术领域
本发明的示例实施方式的方面涉及显示装置。
背景技术
显示装置可包括显示面板和显示面板驱动器。显示面板可包括多个栅极线、多个数据线以及多个像素。显示面板驱动器可包括栅极驱动器和数据驱动器。栅极驱动器可包括被配置为顺序地或同时地输出栅极信号、栅极初始化信号和有机发光二极管初始化信号的多个级(stage)。
用于部分地(或选择性地)将栅极信号提供至栅极线以执行显示面板的低功率驱动或者部分驱动的驱动方法已经是最近研究和开发的焦点。例如，级可被分成数个块组并且块组中的每一个可施加有多个帧起始指示信号。可通过控制帧起始指示信号的输出定时基于逐块(或逐组)控制来控制栅极信号(或栅极线)的输出。然而，该方法可能不能够通过逐行控制来控制栅极信号的导通/断开操作。此外，为了在该方法中通过逐行进行控制，可提供与栅极线的数量对应的多个帧起始指示信号(或栅极控制信号)。
应当理解的是，该背景部分旨在提供用于理解该技术的有用背景，并且因而，本公开内容的背景部分可包括不构成现有技术的构思、概念或信息。
发明内容
本发明的示例实施方式的方面涉及显示装置。例如，本发明的一些示例实施方式涉及驱动显示面板的栅极线的栅极驱动器以及具有栅极驱动器的显示装置。
本发明的示例实施方式可包括被配置为选择性地输出栅极信号和栅极初始化信号的栅极驱动器。
本发明的示例实施方式可包括显示装置，该显示装置包括栅极驱动器。
根据本发明的一些示例实施方式，一种栅极驱动器包括多个级，多个级被配置为分别输出多个栅极信号和多个栅极初始化信号，来自多个级中的第N级包括：进位产生块，被配置为基于输入信号输出第N进位信号并且将第N进位信号提供至第N+1级；第一输出块，被配置为基于输入信号、输入使能信号和输入禁能信号输出第N栅极初始化信号，其中，输入禁能信号相对于输入使能信号反向；以及第二输出块，被配置为接收第N栅极初始化信号并且根据第N栅极初始化信号的输出来输出第N栅极信号，第N栅极信号从第N栅极初始化信号延迟一个水平周期，其中，基于输入使能信号和输入禁能信号选择性地输出级的栅极信号和栅极初始化信号，并且其中，N是正整数。
根据一些实施方式，第一输出块包括：第一节点控制器，被配置为基于第一时钟信号和第二时钟信号将作为在输入节点处的信号的输入节点信号或者第一直流(DC)电压传输至第一节点作为第一节点信号；第二节点控制器，被配置为基于第一节点信号将小于第一DC电压的第二DC电压或者第一时钟信号传输至第二节点作为第二节点信号；第一输出缓冲器，被配置为基于第一节点信号和第二节点信号输出第N栅极初始化信号；以及输入控制器，被配置为基于输入使能信号和输入禁能信号控制输入节点信号。
根据一些实施方式，当输入使能信号具有低电平时，输入信号被提供至输入节点作为输入节点信号，并且当输入使能信号具有高电平时，第一DC电压被提供至输入节点作为输入节点信号。
根据一些实施方式，输入控制器包括：第一控制开关，包括向其施加输入使能信号的栅电极、向其施加输入信号的源电极、以及连接至输入节点的漏电极；以及第二控制开关，包括向其施加输入禁能信号的栅电极、向其施加第一DC电压的源电极、以及连接至输入节点的漏电极。
根据一些实施方式，第一节点控制器包括：第一开关，包括被配置为接收第一时钟信号的栅电极、连接至输入节点的源电极、以及连接至第一节点的漏电极；第二开关，包括被配置为接收第二节点信号的栅电极、向其施加第一DC电压的源电极、以及被配置为将第一DC电压提供至第一节点的漏电极；以及第三开关，包括被配置为接收第二时钟信号的栅电极、连接至第二开关的漏电极的源电极、以及连接至第一节点的漏电极。
根据一些实施方式，第一节点控制器包括：第一开关，包括被配置为接收第一时钟信号的栅电极、连接至被配置为接收输入信号的输入端子的源电极、以及连接至第一控制开关的源电极的漏电极；第二开关，包括被配置为接收第二节点信号的栅电极、被配置为接收第一DC电压的源电极、以及被配置为将第一DC电压提供至第一节点的漏电极；以及第三开关，包括被配置为接收第二时钟信号的栅电极、连接至第二开关的漏电极的源电极、以及连接至第一节点的漏电极。
根据一些实施方式，第二节点控制器包括：第四开关，包括被配置为接收第一节点信号的栅电极、被配置为接收第一时钟信号的源电极、以及连接至第二节点的漏电极；以及第五开关，包括被配置为接收第一时钟信号的栅电极、被配置为接收第二DC电压的源电极、以及连接至第二节点的漏电极。
根据一些实施方式，第一输出缓冲器包括：上拉开关，包括连接至第二节点的栅电极、被配置为接收上拉电压的源电极、以及连接至被配置为输出第N栅极初始化信号的输出端子的漏电极；以及下拉开关，包括连接至第一节点的栅电极、连接至输出端子的源电极、以及被配置为接收第二时钟信号的漏电极。
根据一些实施方式，进位产生块包括：第三节点控制器，被配置为基于第一时钟信号和第二时钟信号将输入信号或者第一DC电压传输至第三节点作为第三节点信号；第四节点控制器，被配置为基于第一时钟信号和第三节点信号将第二DC电压或者第一时钟信号传输至第四节点作为第四节点信号；以及第二输出缓冲器，被配置为基于第三节点信号和第四节点信号输出第N进位信号。
根据一些实施方式，第二输出块包括：第五节点控制器，被配置为基于第一时钟信号和第二时钟信号将第N栅极初始化信号或者第一DC电压传输至第五节点作为第五节点信号；第六节点控制器，被配置为基于第二时钟信号和第五节点信号将第二DC电压或者第二时钟信号传输至第六节点作为第六节点信号；以及第三输出缓冲器，被配置为基于第五节点信号和第六节点信号输出第N栅极信号。
根据一些实施方式，输入信号是帧起始指示信号或者前一级的进位信号。
根据一些实施方式，第N级被配置为当第N级接收具有低电平的输入信号以及具有高电平的输入使能信号时，跳过第N栅极初始化信号和第N栅极信号的输出。
根据本发明的一些示例实施方式，一种栅极驱动器包括多个级，多个级被配置为分别输出多个栅极信号和多个栅极初始化信号，来自多个级中的第N级包括：进位产生块，被配置为基于输入信号输出第N进位信号并且将第N进位信号提供至第N+1级；第一输出块，被配置为基于输入信号和输出禁能信号输出第N栅极初始化信号；以及第二输出块，被配置为接收第N栅极初始化信号并且根据第N栅极初始化信号的输出来输出第N栅极信号，第N栅极信号从第N栅极初始化信号延迟一个水平周期，其中，基于输出禁能信号选择性地输出级的栅极信号和栅极初始化信号，并且其中，N是正整数。
根据一些实施方式，第一输出块包括：第一节点控制器，被配置为基于第一时钟信号和第二时钟信号将输入信号或者第一直流(DC)电压传输至第一节点作为第一节点信号；第二节点控制器，被配置为基于第一时钟信号和第一节点信号将小于第一DC电压的第二DC电压或者第一时钟信号传输至第二节点作为第二节点信号；输出缓冲器，被配置为基于第一节点信号和第二节点信号输出第N栅极初始化信号；以及输出控制器，被配置为基于输出禁能信号使第一节点信号和第二节点信号初始化。
根据一些实施方式，当输出禁能信号具有低电平时，输出控制器被配置为将第一DC电压施加至第一节点并且将第二DC电压施加至第二节点。
根据一些实施方式，输出控制器包括：第一控制开关，包括被配置为接收输出禁能信号的栅电极、被配置为接收第一DC电压的源电极、以及连接至第一节点的漏电极；以及第二控制开关，包括被配置为接收输出禁能信号的栅电极、被配置为接收第二DC电压的源电极、以及连接至第二节点的漏电极。
根据一些实施方式，第N级被配置为当第N级接收具有高电平的第一时钟信号、具有高电平的第二时钟信号以及具有低电平的输出禁能信号时，跳过第N栅极初始化信号和第N栅极信号的输出。
根据一些实施方式，输出控制器进一步包括：第三控制开关，被配置为基于输出使能信号将第一节点控制器从第一节点断开，其中，输出使能信号相对于输出禁能信号反向；以及第四控制开关，被配置为基于输出使能信号将第二节点控制器从第二节点断开。
根据本发明的一些示例实施方式，一种显示装置包括：显示面板，包括多个像素；数据驱动器，被配置为经由多个数据线将多个数据信号输出至显示面板；以及栅极驱动器，包括多个级，多个级被配置为将多个栅极信号和多个栅极初始化信号分别输出至显示面板，其中，栅极驱动器的第N级包括：进位产生块，被配置为基于输入信号输出第N进位信号并且将第N进位信号提供至第N+1级；第一输出块，被配置为基于输入信号、输入使能信号和输入禁能信号输出第N栅极初始化信号，其中，输入禁能信号相对于输入使能信号反向；以及第二输出块，被配置为接收第N栅极初始化信号并且根据第N栅极初始化信号的输出来输出第N栅极信号，第N栅极信号从第N栅极初始化信号延迟一个水平周期，其中，基于输入使能信号和输入禁能信号选择性地输出级的栅极信号和栅极初始化信号，并且其中，N是正整数。
根据一些实施方式，第N级被配置为当第N级接收具有低电平的输入信号以及具有高电平的输入使能信号时，跳过第N栅极初始化信号和第N栅极信号的输出。
因此，根据本发明的一些示例实施方式的栅极驱动器可包括用于独立地产生进位信号的进位产生块、用于基于输入禁能信号或输出禁能信号选择性地输出(或跳过)栅极初始化信号的第一输出块、以及用于根据栅极初始化信号的输出选择性地输出栅极信号的第二输出块。因此，可选择性地跳过(或更新)一个帧中的特定栅极初始化信号和栅极信号。即，栅极驱动器可跳过将栅极信号提供至与无需更新图像的像素行相对应的特定栅极线(和栅极初始化线)。因此，可以逐行对栅极信号(和栅极初始化信号)进行控制。
此外，可相对容易地执行显示面板的部分驱动和部分显示，并且可以降低数据驱动器根据图像变化(或图像更新)的输出摆动频率(output swing frequency)，并且因此，可降低显示装置的功耗。
附图说明
从下面结合附图进行的描述中，可更详细地理解示例实施方式，其中：
图1是根据本发明的一些示例实施方式的显示装置的框图；
图2是根据本发明的一些示例实施方式的栅极驱动器的框图；
图3是示出了图2的栅极驱动器的第N级中包括的第一输出块的实例的电路图；
图4是用于说明图3的第一输出块的操作的时序图；
图5是示出了图2的栅极驱动器的第N级中包括的进位产生块的实例的电路图；
图6是用于说明图5的进位产生块的操作的时序图；
图7是示出了图2的栅极驱动器的第N级中包括的第二输出块的实例的电路图；
图8是用于说明图2的栅极驱动器的操作的时序图；
图9是示出了图2的栅极驱动器的第N级中包括的第一输出块的另一实例的电路图；
图10是根据本发明的一些示例实施方式的栅极驱动器的框图；
图11是示出了图10的栅极驱动器的第N级中包括的第一输出块的实例的电路图；
图12是用于说明图11的第一输出块的操作的时序图；
图13是用于说明包括图11的第一输出块的图10的栅极驱动器的操作的时序图；
图14是示出了图10的栅极驱动器的第N级中包括的第一输出块的另一实例的电路图；以及
图15是示出了用于说明包括图14的第一输出块的图10的栅极驱动器的操作的时序图。
具体实施方式
在下文中，参考附图将更全面地描述本发明的示例实施方式的方面，附图中示出了各种实施方式。
在下文中，将参考附图更详细地描述示例实施方式，其中，贯穿全文，相同参考标号指代相同元件。然而，本发明可以各种不同的形式体现并且不应被理解为仅限于本文中示出的实施方式。而是，这些实施方式作为实例来提供，使得本公开内容将是透彻和完整的，并且将向本领域的技术人员充分传达本发明的方面和特征。因此，对于本领域的普通技术人员完全理解本发明的方面和特征不必要的处理、元件和技术，可以不进行描述。除非另有表示，否则贯穿附图和书面描述，相同参考标号表示相同元件，并且因此将不再重复对其的描述。在附图中，为了清楚起见，可放大元件、层和区域的相对尺寸。
应当理解，尽管本文中可使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受限于这些术语。这些术语用于将一个元件、组件、区域、层或部分与另一个元件、组件、区域、层或部分进行区分。因此，在不背离本发明的精神和范围的情况下，下面所描述的第一元件、第一组件、第一区域、第一层或第一部分可被称作为第二元件、第二组件、第二区域、第二层或第二部分。
为了便于说明，诸如“在……之下”、“在……下方”、“下部”、“在……以下”、“在……上方”、“上部”等空间相关术语可在本文中用来描述如附图中示出的一个元件或特征与另一元件(多个元件)或特征(多个特征)的关系。应当理解的是，除了附图中描绘的定向之外，空间相关术语还旨在包含使用或操作中的装置的不同定向。例如，如果图中的装置被翻转，则被描述为在其他元件或特征下方或之下或以下的元件将被定向为在其他元件或特征上方。因此，示例术语“在……下方”和“在……以下”可包括“在……上方”和“在……下方”两个方位。装置可被另外地定向(例如，旋转90度或在其他定向)，并且应当相应地解释本文中使用的空间相关描述符。
应当理解的是，当元件或层被称为在另一元件或层上、“连接至”或“耦接至”另一元件或层时，该元件或层可以直接在另一元件或层上、直接连接至或者直接耦接至另一元件或层，或者可存在一个或多个中间元件或层。此外，还应理解的是，当元件或层被称为在两个元件或层之间时，其可以是在两个元件或层之间的唯一元件或层，或者也可存在一个或多个中间元件或层。
本文所使用的术语仅是用于描述特定实施方式的目的，而非旨在限制本发明。除非上下文另有清楚地表示，否则如本文中使用的，单数形式“一个(a)”和“一个(an)”旨在也包括复数形式。应当进一步理解的是，术语“包括(comprises)”、“包括(comprising)”、包含(includes)和“包含(including)”在本说明书中使用时，表明存在述及的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组合。如在本文中所使用的，术语“和/或”包括相关列出项中的一个或多个的任何和所有组合。诸如“……中的至少一个(at least one of)”的表达在一系列元件之前时，修饰整个元件列表而不是修饰该列表中的个别元件。
如本文中使用的，术语“基本上”、“大约”和类似术语用作近似术语而不用作程度术语，并且旨在解释能够由本技术的普通技术人员所认识到的测量值或计算值中的固有偏差。进一步地，在描述本发明的实施方式时使用的“可以(may)”适用于“本发明的一个或多个实施方式”。如本文中使用的，术语“使用(use)”、“使用(using)”和“所用的(used)”可被认为分别与术语“利用(utilize)”、“利用(utilizing)”和“所利用的(utilized)”同义。另外，术语“示例性”旨在指实例或者例证。
可以利用任何合适的硬件、固件(例如，专用集成电路)、软件、或者软件、固件和硬件的组合实施在本文中所描述的根据本发明的实施方式的电子或电气装置和/或任何其他相关装置或组件。例如，这些装置的各种组件可形成在一个集成电路(IC)芯片上或者分离的IC芯片上。进一步地，这些装置的各种组件可在柔性印制电路膜、带载封装(TCP)、印刷电路板(PCB)上实施，或者形成在一个基板上。进一步地，这些装置的各种组件可以是一个或多个计算装置中在一个或多个处理器上运行的处理或线程(thread)，该一个或多个计算装置执行计算机程序指令并且与其他系统组件交互以执行本文中描述的各种功能。计算机程序指令存储在存储器中，该存储器可使用诸如例如随机存取存储器(RAM)的标准存储器装置在计算装置中实施。计算机程序指令还可存储在其他非暂时性计算机可读介质中，诸如例如，CD-ROM、闪存驱动器等。另外，本领域的技术人员应认识到的是，在不偏离本发明的示例性实施方式的精神和范围的情况下，各种计算装置的功能可结合或集成到单个计算装置中，或者特定计算装置的功能可跨越一个或多个其他计算装置而分布。
除非另有定义，否则本文使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域中的普通技术人员通常理解的含义相同含义。应当进一步理解的是，术语(诸如常用词典中所定义的术语)应被解释为具有与它们在相关领域和/或本说明书的上下文中的含义一致的含义，并且除非在本文中明确限定如此，否则不应以理想化或过于刻板的意义进行解释。
图1是根据本发明的一些示例实施方式的显示装置的框图。
参考图1，显示装置1000可包括显示面板100、定时控制器200、栅极驱动器300和数据驱动器500。显示装置1000可进一步包括发射驱动器(emission driver)400。
例如，显示装置1000可以是有机发光显示装置。
显示面板100可以显示图像。显示面板100可包括多个栅极线GWL1至GWLn、多个栅极初始化线GIL1至GILn、多个发射控制线EL1至ELn、多个数据线DL1至DLm以及多个像素120，所述多个像素120连接至栅极线GWL1至GWLn、栅极初始化线GIL1至GILn、发射控制线EL1至ELn和数据线DL1至DLm。例如，像素120可以以矩阵配置设置。在一些实施方式中，栅极线GWL1至GWLn的数量可以是n，并且数据线DL1至DLm的数量可以是m，其中，n和m是正整数。在一些实施方式中，像素120的数量可以是n×m。在一些实施方式中，显示面板100可进一步包括多个有机发光二极管初始化线，以使均包括在像素120中的有机发光二极管的阳极初始化。
定时控制器200可控制栅极驱动器300、发射驱动器400和数据驱动器500。定时控制器200可从诸如外部图形设备的图像源接收输入控制信号CON和输入图像信号DATA1。
定时控制器200可基于输入图像信号DATA1生成数据信号DATA2，该数据信号DATA2可以是数字信号并且与显示面板100的操作条件相对应。此外，定时控制器200可基于输入控制信号CON生成用于控制栅极驱动器300的驱动定时的第一控制信号CON1、用于控制发射驱动器400的驱动定时的第二控制信号CON2、以及用于控制数据驱动器500的第三控制信号CON3。定时控制器200可将第一至第三控制信号CON1、CON2和CON3分别输出至栅极驱动器300、发射驱动器400和数据驱动器500。在一些实施方式中，定时控制器200可控制被施加至栅极驱动器300的输入使能信号(input enable signal)和输入禁能信号(input disablesignal)。
栅极驱动器300可分别将多个栅极信号经由栅极线GWL1至GWLn输出至显示面板100并且将多个栅极初始化信号经由栅极初始化线GIL1至GILn输出至显示面板100。栅极驱动器300可基于从定时控制器200接收的第一控制信号CON1输出栅极信号和栅极初始化信号。栅极驱动器300可包括多个级，每个级均输出栅极信号中的一个和栅极初始化信号中的一个。在一些实施方式中，栅极驱动器300可接收第一时钟信号、第二时钟信号、帧起始指示信号、输入使能信号和输入禁能信号。
栅极驱动器300可基于输入使能信号和输入禁能信号选择性地输出(或跳过)栅极初始化信号和栅极信号。因此，只有连接至选定的栅极初始化线和选定的栅极线的像素行可接收栅极初始化信号和栅极信号。在一些实施方式中，嵌入在显示面板100中的栅极驱动器300可包括多个P-沟道金属氧化物半导体(PMOS)晶体管。
栅极驱动器300中包括的第N级可包括进位产生块(carry generate block)、第一输出块和第二输出块，其中，N是正整数。
进位产生块可基于输入信号输出第N进位信号并且将第N进位信号提供至第N+1级。输入信号可以是帧起始指示信号或者从前一级(例如，第N-1级)输出的进位信号(例如，第N-1进位信号)。第一输出块可基于输入信号、输入使能信号以及输入禁能信号(输入禁能信号是从输入使能信号反向的信号)输出第N栅极初始化信号。第二输出块可接收第N栅极初始化信号并且根据第N栅极初始化信号来输出第N栅极信号。第N栅极信号可以从第N栅极初始化信号延迟一个水平周期。
发射驱动器400可将多个发射控制信号经由发射控制线EL1至ELn输出至显示面板100。发射驱动器400可基于从定时控制器200接收的第二控制信号CON2，将发射控制信号顺序地输出至在每个帧处的相应的发射控制线EL1至ELn。
数据驱动器500可基于从定时控制器200接收的第三控制信号CON3将从定时控制器200接收的数据信号DATA2转换为模拟类型的数据电压。数据驱动器500可将数据电压输出至数据线DL1至DLm。
在一些实施方式中，显示装置1000可进一步包括用于将有机发光二极管初始化信号提供至有机发光二极管初始化线的驱动器。
因此，显示装置1000可包括基于输入使能/禁能信号选择性地输出栅极初始化信号和栅极信号的栅极驱动器300，使得图像可根据选定像素行选择性地进行更新。因此，可以降低数据驱动器500根据图像变化(或者图像更新)的输出摆动频率，并且因此可以减少驱动器的操作的功耗。
图2是根据示例实施方式的栅极驱动器的框图。
参考图1和图2，栅极驱动器300可包括彼此连接的多个级SRC1、SRC2、SRC3等。级的数量不限于3个级，而是栅极驱动器300根据栅极驱动器300的设计可包括任何合适数量的级。
级SRC1、SRC2、SRC3等中的每一个可包括进位产生块320、第一输出块340和第二输出块360。进位产生块320、第一输出块340和第二输出块360中的每一个可包括输入端子IN、第一时钟端子CK1、第二时钟端子CK2和输出端子OUT。第一输出块340可进一步包括使能端子IEN和禁能端子IENB。进位产生块320、第一输出块340和第二输出块360可进一步包括均接收第一直流(DC)电压以及小于第一DC电压的第二DC电压的端子。
第一时钟信号CLK1和第二时钟信号CLK2可提供给进位产生块320、第一输出块340和第二输出块360。第一时钟信号CLK1和第二时钟信号CLK2可具有基本上相同的周期，并且第二时钟信号CLK2可以通过将第一时钟信号CLK1偏移第一时钟信号CLK1的半个周期来获取。第一时钟信号CLK1的半个周期可与一个水平周期相对应。在相邻级中，第一时钟信号CLK1和第二时钟信号CLK2可以相反的顺序被施加。
例如，第一时钟信号CLK1和第二时钟信号CLK2可分别被施加至奇数编号的级SRC1、SRC3、...的进位产生块320和第一输出块340的第一时钟端子CK1和第二时钟端子CK2。相对地，第二时钟信号CLK2和第一时钟信号CLK1可分别被施加至偶数编号的级SRC2、...的进位产生块320和第一输出块340的第一时钟端子CK1和第二时钟端子CK2。此外，第二时钟信号CLK2和第一时钟信号CLK1可分别被施加至奇数编号的级SRC1、SRC3、...的第二输出块360的第一时钟端子CK1和第二时钟端子CK2。第一时钟信号CLK1和第二时钟信号CLK2可分别被施加至偶数编号的级SRC2、...的第二输出块360的第一时钟端子CK1和第二时钟端子CK2。
进位产生块320可基于输入信号输出进位信号CRY[1]。帧起始指示信号FLM或前一级的进位信号可施加至进位产生块320的输入端子IN。帧起始指示信号FLM可施加至第一级SRC1的进位产生块320的输入端子IN，并且先前级的进位信号可施加至级SRC2、SRC3、...的其他进位产生块的相应输入端子IN。
进位产生块320的输出端子OUT可将进位信号CRY[1]输出至下一级(例如，第二级SRC2)的进位产生块的输入端子IN以及下一级(例如，第二级SRC2)的第一输出块的输入端子IN。例如，当第二时钟信号CLK2具有低电平时，可输出从奇数编号的级SRC1、SRC3、...输出的进位信号CRY[1]、CRY[3]、...。例如，当第一时钟信号CLK1具有低电平时，可输出从偶数编号的级SRC2、...输出的进位信号CRY[2]、...。
第一输出块340可基于输入信号、输入使能信号IE和输入禁能信号IEB输出栅极初始化信号GI[1]。输入禁能信号IEB可以是从输入使能信号IE反向的信号。输入使能信号IE和输入禁能信号IEB可共同地施加至所有的级SRC1、SRC2、SRC3、...。
帧起始指示信号FLM或前一级的进位信号可施加至第一输出块340的输入端子IN。即，帧起始指示信号FLM可施加至第一级SRC1的第一输出块340的输入端子IN，并且先前级的进位信号可施加至级SRC2、SRC3、...的其他第一输出块的相应输入端子IN。第一输出块340的输出端子OUT可将栅极初始化信号GI[1]传输至相同级的第二输出块360以及对应的栅极初始化线。当第二时钟信号CLK2具有低电平时，可以输出从奇数编号的级SRC1、SRC3、...输出的栅极初始化信号GI[1]、GI[3]、...。例如，当第一时钟信号CLK1具有低电平时，可以输出从偶数编号的级SRC2、...输出的栅极初始化信号GI[2]、...。在此，当输入使能信号IE具有高电平时，第一输出块340可不输出栅极初始化信号。
第二输出块360可接收栅极初始化信号GI[1]并且根据栅极初始化信号GI[1]输出栅极信号GW[1]。栅极信号GW[1]可从栅极初始化信号GI[1]延迟一个水平周期。栅极初始化信号GI[1]可输入至第二输出块360的输入端子IN。
第二输出块360的输出端子OUT可输出栅极信号GW[1]。例如，当第一时钟信号CLK1具有低电平时，可以输出从奇数编号的级SRC1、SRC3、...输出的栅极信号GW[1]、GW[3]、...。例如，当第二时钟信号CLK2具有低电平时，可以输出从偶数编号的级SRC2、...输出的栅极信号GW[2]、...。因此，栅极信号GW[1]、GW[2]、GW[3]、...可相对于相应的栅极初始化信号GI[1]、GI[2]、GI[3]、...被延迟，并且所延迟的周期可与一个水平周期相对应。第二输出块360可根据栅极初始化信号GI[1]的输出来输出栅极信号GW[1]，使得在没有输出栅极初始化信号GI[1]的情况下第二输出块360不能输出栅极信号GW[1]。
图3是示出了图2的栅极驱动器的第N级中包括的第一输出块的实例的电路图。图4是用于说明图3的第一输出块的操作的时序图。
参考图2至图4，第N级中包括的第一输出块340A可包括第一节点控制部件(或第一节点控制器)342、第二节点控制部件(或第二节点控制器)344、第一输出缓冲器部件(或第一输出缓冲器)346和输入控制部件(或输入控制器)348。
在下文中，将利用包括PMOS晶体管的栅极驱动器300和显示装置1000说明示例实施方式。因此，当具有低电平的信号施加至开关的每个栅电极时，可导通开关M1至M9。因为这些是实例，所以栅极驱动器可包括NMOS晶体管。
第一节点控制部件342可基于第一时钟信号CLK1和第二时钟信号CLK2，将作为输入节点N1处的信号的输入节点信号(例如，FLM或CRY[n-1])或第一直流(DC)电压VGH传输至第一节点Q1作为第一节点信号Q1[n]。第一节点控制部件342可包括第一开关M1、第二开关M2和第三开关M3。
第一开关M1可包括：向其施加第一时钟信号CLK1的栅电极、连接至输入节点N1的源电极以及连接至第一节点Q1的漏电极。第二开关M2可包括：向其施加第二节点信号Q2[n](第二节点信号Q2[n]是第二节点Q2处的信号)的栅电极、向其施加第一DC电压VGH的源电极、以及被配置为将第一DC电压VGH提供至第一节点Q1的漏电极。第三开关M3可包括：向其施加第二时钟信号CLK2的栅电极、连接至第二开关M2的漏电极的源电极、以及连接至第一节点Q1的漏电极。在此，第二开关M2和第三开关M3可以彼此串联连接。
第二节点控制部件344可基于第一节点信号Q1[n]将小于第一DC电压VGH的第二DC电压VGL或者第一时钟信号CLK1传输至第二节点Q2作为第二节点信号Q2[n]。第二节点控制部件344可包括第四开关M4和第五开关M5。
第四开关M4可包括向其施加第一节点信号Q1[n]的栅电极、向其施加第一时钟信号CLK1的源电极、以及连接至第二节点Q2的漏电极。第五开关M5可包括向其施加第一时钟信号CLK1的栅电极、向其施加第二DC电压VGL的源电极、以及连接至第二节点Q2的漏电极。
第一输出缓冲器部件346可基于第一节点信号Q1[n]和第二节点信号Q2[n]输出第N栅极初始化信号GI[n]。第一输出缓冲器部件346可包括上拉开关M6和下拉开关M7。
上拉开关M6可包括连接至第二节点Q2的栅电极、向其施加上拉电压的源电极、以及连接至用于输出第N栅极初始化信号GI[n]的输出端子OUT的漏电极。
下拉开关M7可包括连接至第一节点Q1的栅电极、连接至输出端子OUT的源电极、以及向其施加第二时钟信号CLK2的漏电极。第一输出缓冲器部件346可进一步包括电容器C2，该电容器C2具有连接至上拉开关M6的源电极的第一端以及连接至上拉开关M6的栅电极的第二端。
第一输出缓冲器部件346可进一步包括电容器C1，该电容器C1具有连接至下拉开关M7的源电极的第一端以及连接至下拉开关M7的栅电极的第二端。如图4所示，在第N+1级的第一输出块中，当第一时钟信号CLK1改变成低电平L时，第一节点Q1可通过第一输出缓冲器部件346的电容器C1自举，使得第一节点信号Q1[n+1]可具有第二低电平2L并且具有低电平L的第N+1栅极初始化信号GI[n+1]可输出至输出端子OUT。
输入控制部件348可基于输入使能信号IE和输入禁能信号IEB控制输入节点信号CRY[n-1]。输入控制部件348可包括第一控制开关M8和第二控制开关M9。第一控制开关M8可包括向其施加输入使能信号IE的栅电极、向其施加输入信号CRY[n-1]的源电极、以及连接至输入节点N1的漏电极。第二控制开关M9可包括向其施加输入禁能信号IEB的栅电极、向其施加第一DC电压VGH的源电极、以及连接至输入节点N1的漏电极。
在一些实施方式中，当输入使能信号IE具有低电平L并且输入禁能信号IEB具有高电平H时，输入信号CRY[n-1]可被施加至输入节点N1。因此，当输入使能信号具有高电平H并且输入禁能信号具有低电平L时，不管输入信号CRY[n-1]的电平如何，第一节点信号可维持高电平，并且因此不会输出栅极初始化信号GI[n](或者栅极初始化信号GI[n]可维持高电平H)。
在下文中，将参考图3和图4说明当输入使能信号IE具有高电平H时，第N级的第一输出块340A的操作。
在一些实施方式中，相应级中包括的第一输出块可顺序地输出栅极初始化信号。第一输出块340A可基于输入使能信号IE跳过(skip)栅极初始化信号GI[n]的输出。
第一时钟信号CLK1和第二时钟信号CLK2可具有基本上相同的周期，并且第二时钟信号CLK2可以通过将第一时钟信号CLK1偏移第一时钟信号CLK1的半个周期来获取。第一时钟信号CLK1的半个周期可与一个水平周期1H相对应。
当输入信号CRY[n-1]和第一时钟信号CLK1具有低电平L时，输入使能信号IE可具有高电平H并且输入禁能信号IEB可具有低电平L。输入禁能信号IEB可以是从输入使能信号IE反向的信号。因此，第一控制开关M8可断开而第二控制开关可导通。在此，可导通第一开关M1第二开关M2和第五开关M5并且可断开第三开关M3和第四开关M4。因此，第一节点信号Q1[n]由于输入控制部件348(例如，第一控制开关M8和第二控制开关M9)可具有高电平H，并且第二节点信号Q2[n]由于第二节点控制部件344(例如，第四开关M4和第五开关M5)可具有低电平L。
然后，尽管第二时钟信号CLK2变成低电平L，第一节点信号Q1[n]可维持高电平H并且第二节点信号Q2[n]可维持低电平L。因此，栅极初始化信号GI[n]不会变成低电平L。
因此，当高电平H的输入使能信号IE和低电平L的输入禁能信号IEB施加至输入控制部件348时，不管输入信号CRY[n-1]的输入，第一输出块340A可跳过栅极初始化信号GI[n]的输出。
然而，在下一级(第N+1级)中，当具有低电平的输入信号(例如，CRY[n])被输入时，输入使能信号IE具有低电平L并且输入禁能信号IEB具有高电平H。因此，第N+1栅极初始化信号GI[n+1]可被正常输出。这样，第一输出块340A可通过进位产生块(和第二输出块)的基本相同的操作进行驱动。此外，第N+1级的第一输出块可以在与进位信号CRY[n+1]相同的定时处输出栅极初始化信号GI[n+1]。
换言之，当低电平L的输入使能信号IE和高电平的输入禁能信号IEB施加至栅极驱动器300时，第一输出块340A可顺序地输出栅极初始化信号(例如，栅极初始化信号的低电平)。
图5是示出了图2的栅极驱动器的第N级中包括的进位产生块的实例的电路图。图6是用于说明图5的进位产生块的操作的时序图。
除了第一输出块的输入控制部件的构造之外，本示例实施方式的进位产生块与参考图2至图4所说明的第一输出块基本上相同。因此，相同的参考标号将用于指代与在图1至图6的示例实施方式中描述的那些部件相同的或者相似的部件，并且将省去与以上元件有关的一些重复说明。
参考图2至图6，第N级中包括的进位产生块320可包括第三节点控制部件322、第四节点控制部件324和第二输出缓冲器部件326。
进位产生块320可基于输入信号CRY[n-1]输出第N进位信号CRY[n]。第N进位信号CRY[n]可同时提供至第N+1级的进位产生块的输入端子以及第N+1级的第一输出块的输入端子。在一些实施方式中，当第N级是第一级时，输入信号CRY[n-1]可以是帧起始指示信号FLM。
第三节点控制部件322可基于第一时钟信号CLK1和第二时钟信号CLK2将输入信号CRY[n-1]或第一DC电压VGH传输至第三节点Q3作为第三节点信号Q3[n]。第三节点控制部件322可包括第一开关M1、第二开关M2和第三开关M3。第三节点控制部件322的构造和操作可以与第一输出块340A的第一节点控制部件342基本上相同。
第四控制部件324可基于第一时钟信号CLK1和第三节点信号Q3[n]将第二DC电压VGL或第一时钟信号CLK1传输至第四节点Q4作为第四节点信号Q4[n]。第四控制部件324可包括第四开关M4和第五开关M5。第四节点控制部件324的构造和操作可以与第一输出块340A的第二节点控制部件342基本上相同。
第二输出缓冲器部件326可基于第三节点信号Q3[n]和第四节点信号Q4[n]输出第N进位信号CRY[n]。第二输出缓冲器部件326可包括上拉开关M6和下拉开关M7。第二输出缓冲器部件326可进一步包括连接至相应的上拉开关M6和下拉开关M7的电容器C1和C2。如图6所示，当第二时钟信号CLK2变成低电平L时，第三节点Q3可通过电容器C1进行自举，使得第三节点信号Q3[n]可具有第二低电平2L并且可以输出具有低电平L的第N进位信号CRY[n]。
如图6所示，施加至输入端子IN的输入信号CRY[n-1]和第一时钟信号CLK1可同时变成低电平L。在此，第三节点信号Q3[n]由于第三节点控制部件322可具有第一低电平L并且第四节点信号Q4[n]由于第四节点控制部件324可具有低电平L。即，第一开关M1、第二开关M2、第四开关M4和第五开关M5可通过输入信号CRY[n-1]和第一时钟信号CLK1导通，并且第三开关M3可通过第二时钟信号CLK2断开。
然后，第一时钟信号CLK1可变成高电平H，使得可断开第一开关M1和第五开关M5，并且第四节点信号Q4[n]可通过第四节点控制部件324(例如，第四开关M4将高电平信号传输至第四节点Q4)变成高电平H。
当第二时钟信号CLK2变成低电平L时，第三节点Q3可通过电容器C1进行自举，使得第三节点信号Q3[n]可具有第二低电平2L并且可以输出具有低电平L的第N进位信号CRY[n]。
然后，当第二时钟信号CLK2变回高电平H时，第三节点信号Q3[n]可增加至低电平L并且第N进位信号CRY[n]可变成高电平H。
然后，当第一时钟信号CLK1变回低电平L时，第三节点信号Q3[n]可通过第三节点控制部件322变成高电平H并且第四节点信号Q4[n]可通过第四节点控制部件324变成低电平L。在此，可以导通第一开关M1和第五开关M5，使得第三节点信号Q3[n]可变成高电平H并且第四节点信号Q4[n]可变成低电平L。
当输入使能信号IE具有低电平L并且输入禁能信号IEB具有高电平时，图3的第一输出块340A可与上述图5和图6的进位产生块320进行相同的操作。
图7是示出了图2的栅极驱动器的第N级中包括的第二输出块的实例的电路图。
本示例实施方式的第二输出块与参考图5说明的进位产生块基本上相同。因此，相同的参考标号将用于指代与在图1至图6的示例实施方式中描述的那些部件相同的或者相似的部件，并且将省去与以上元件有关的一些重复说明。
参考图7，第N级中包括的第二输出块360可包括第五节点控制部件362、第六节点控制部件364和第三输出缓冲器部件(或第三输出缓冲器)366。
第一时钟信号CLK1可施加至第二输出块360的第一时钟端子并且第二时钟信号CLK2可施加至第二输出块360的第二时钟端子。因此，可从第N栅极初始化信号GI[n]延迟输出第N栅极信号GW[n]。第N栅极初始化信号GI[n]与第N栅极信号GW[n]之间的延迟周期可与一个水平周期相对应。
第二输出块360可从第一输出块340A接收第N栅极初始化信号GI[n]。第二输出块360可根据第N栅极初始化信号GI[n]的输出来输出第N栅极信号GW[n]。
第五节点控制部件362可基于第一时钟信号CLK1和第二时钟信号CLK2将第N栅极初始化信号GI[n]或第一DC电压VGH传输至第五节点Q5作为第五节点信号。第五节点控制部件362可包括第一至第三开关M1、M2和M3。第五节点控制部件362的构造和操作可以与第一输出块340A的第一节点控制部件342基本上相同。
第六节点控制部件364可基于第二时钟信号CLK2和第五节点信号将第二DC电压VGL或第二时钟信号CLK2传输至第六节点Q6作为第六节点信号。第六节点控制部件364可包括第四开关M4和第五开关M5。第六节点控制部件364的构造和操作可以与第一输出块340A的第二节点控制部件344基本上相同。
第三输出缓冲器部件366可基于第五节点信号和第六节点信号输出第N栅极信号GW[n]。第三输出缓冲器部件366可包括上拉开关M6和下拉开关M7。第三输出缓冲器部件366可进一步包括连接至相应的上拉开关M6和下拉开关M7的电容器C1和C2。
因为第二输出块360的操作与第一输出块340A和进位产生块320基本上相同，因此将不重复一些重复描述。
图8是用于说明图2的栅极驱动器的操作的时序图。
参考图8，栅极驱动器300可基于输入使能信号IE和输入禁能信号IEB选择性地输出(或者选择性地跳过)栅极初始化信号和栅极信号。
随着具有低电平的帧起始指示信号FLM被施加至第一级SRC1，多个级可顺序地输出进位信号CRY[1]、CRY[2]、...，栅极初始化信号GI[1]、GI[2]、...，以及栅极信号GW[1]、GW[2]、...。帧起始指示信号FLM或者前一级的进位信号可同时施加至相同级的进位产生块320和第一输出块340A，使得可以同时输出相同级(例如，SRCn)的当前进位信号(例如，CRY[n])和当前栅极初始化信号(例如，GI[n])。第二输出块360的输出取决于第一输出块340A的输出，使得可从当前进位信号(例如，CRY[n])和当前栅极初始化信号(例如，GI[n])延迟输出当前栅极信号(例如，GW[n])。第N栅极初始化信号GI[n]与第N栅极信号GW[n]之间的延迟周期可与一个水平周期相对应。
在一些实施方式中，在具有高电平的输入使能信号IE被施加至栅极驱动器300期间，当具有低电平的输入信号(例如，CRY[n-1])被施加至第N级时，可以跳过第N栅极初始化信号(例如，GI[n])和第N栅极信号(例如，GW[n])的输出。例如，如图8所示，具有高电平的输入使能信号IE和具有低电平的输入禁能信号可在第一时间段P1和第二时间段P2施加至栅极驱动器300。
在第一时间段中，第一级SRC1中产生的第一进位信号CRY[1]可施加至第二级SRC2。在此，第二级SRC2中的第一输出块340A可输出具有高电平的第二栅极初始化信号GI[2]。因此，接收第二栅极初始化信号GI[2]的第二级SRC2中的第二输出块360也会输出具有高电平的第二栅极信号GW[2]。因此，可以跳过第二栅极初始化信号GI[2]和第二栅极信号GW[2]的输出。
在第二时间段P2中，第三级SRC3中产生的第三进位信号CRY[3]可施加至第四级SRC4，并且然后在第四级中基于第三进位信号CRY[3]产生的第四进位信号CRY[4]可施加至第五级SRC5。通过高电平输入使能信号IE和低电平输入禁能信号IEB可以跳过第四栅极初始化信号GI[4]和第五栅极初始化信号GI[5]以及第四栅极信号GW[4]和第五栅极信号GW[5]的输出。
进位产生块320的操作不受输入使能信号IE(和输入禁能信号IEB)的影响，使得可以顺序输出进位信号CRY[1]、CRY[2]、...。因此，在一个帧中的除了第一时间段P1和第二时间段P2外的整个时间段中，响应于前一级的进位信号可以顺序输出栅极初始化信号和栅极信号。
如上所述，栅极驱动器300可包括用于独立地产生进位信号的进位产生块320、用于基于输入使能信号IE和输入禁能信号IEB选择性地输出(或跳过)栅极初始化信号GI的第一输出块340A、以及用于根据栅极初始化信号GI的输出来选择性地输出栅极信号GW的第二输出块360。因此，一个帧中的特定栅极初始化信号和栅极信号可被选择性地跳过(或更新)。即，栅极驱动器300可跳过将栅极信号提供至与无需更新图像的像素行相对应的特定栅极线(和栅极初始化线)。因此，可相对容易地执行显示面板的部分驱动和部分显示，并且可以降低数据驱动器根据图像变化(或图像更新)的输出摆动频率，并且因此，显示装置1000的功耗会降低。
图9是示出了图2的栅极驱动器的第N级中包括的第一输出块的另一实例的电路图。
除了第一节点控制部件和输入控制部件的构造之外，本示例实施方式的第一输出块与参考图3说明的第一输出块基本上相同。因此，相同的参考标号将用于指代与在图1至图6的示例实施方式中描述的那些部件相同的或者相似的部件，并且将省去与以上元件有关的任何重复说明。
参考图3、图4和图9，第N级的第一输出块340B可包括第一节点控制部件342B、第二节点控制部件344、第一输出缓冲器部件346和输入控制部件348。
第一节点控制部件342B可基于第一时钟信号CLK1和第二时钟信号CLK2将作为在输入节点N1处的信号的输入节点信号(例如，FLM或CRY[n-1])或第一直流(DC)电压VGH传输至第一节点Q1作为第一节点信号Q1[n]。第一节点控制部件342B可包括第一开关M1、第二开关M2和第三开关M3。
第一开关M1可包括向其施加第一时钟信号CLK1的栅电极、连接至施加有输入信号CRY[n-1]的输入端子IN的源电极、以及连接至第一控制开关M8的源电极的漏电极。第二开关M2可包括向其施加第二节点信号(第二节点信号是在第二节点Q2处的信号)的栅电极、向其施加第一DC电压VGH的源电极、以及被配置为将第一DC电压VGH提供至第一节点Q1的漏电极。第三开关M3可包括向其施加第二时钟信号CLK2的栅电极、连接至第二开关M2的漏电极的源电极、以及连接至第一节点Q1的漏电极。在此，第二开关M2和第三开关M3可以彼此串联连接。
因为第二节点控制部件344、第一输出缓冲器部件346和输入控制部件348的构造与图3的第一输出块340A基本上相同，所以将不再重复进行重复的描述。
因此，只有第一控制开关M8存在于第一DC电压VGH从输入控制部件348施加至第一节点Q1的路径中，使得可以提高第一输出块340B的输出稳定性。
图10是根据示例实施方式的栅极驱动器的框图。
除了施加至第一输出块的输出禁能信号之外，本示例实施方式的栅极驱动器与参考图2说明的栅极驱动器基本上相同。因此，相同的参考标号将用于指代与在图1和图2的示例实施方式中描述的那些部件相同的或者相似的部件，并且将省去与以上元件有关的一些重复说明。
参考图10，栅极驱动器可包括彼此连接的多个级SRC1、SRC2、SRC3、...。
级SRC1、SRC2、SRC3、...中的每一个可包括进位产生块320、第一输出块350和第二输出块360。进位产生块320、第一输出块350和第二输出块360中的每一个可包括输入端子IN、第一时钟端子CK1、第二时钟端子CK2和输出端子OUT。第一输出块350可进一步包括接收输出禁能信号的禁能端子OENB。进位产生块320、第一输出块350和第二输出块360可进一步包括均接收第一直流(DC)电压以及小于第一DC电压的第二DC电压的端子。在一些实施方式中，第一输出块350可进一步包括接收输出使能信号的使能端子。输出使能信号可以是从输出禁能信号反向的信号。
进位产生块320可基于输入信号输出进位信号CRY[1]。
第一输出块350可基于输入信号和输出禁能信号OEB来输出栅极初始化信号GI[1]。在一些实施方式中，第一输出块350可进一步接收输出使能信号。输出禁能信号OEB可共同地施加至所有级SRC1、SRC2、SRC3、...。帧起始指示信号FLM或前一级的进位信号可施加至第一输出块350的输入端子IN。即，帧起始指示信号FLM可施加至第一级SRC1的第一输出块350的输入端子IN，并且先前级的进位信号可施加至级SRC2、SRC3、...的其他第一输出块的相应输入端子IN。第一输出块350的输出端子OUT可将栅极初始化信号GI[1]传输至相同级的第二输出块360以及相应的栅极初始化线。在此，当输出禁能信号OEB具有低电平时，第一输出块350不能输出栅极初始化信号。
第二输出块360可接收栅极初始化信号GI[1]并且根据栅极初始化信号GI[1]输出栅极信号GW[1]。栅极信号GW[1]可从栅极初始化信号GI[1]延迟一个水平周期。第二输出块360可根据栅极初始化信号GI[1]的输出来输出栅极信号GW[1]，使得在没有栅极初始化信号GI[1]的输出的情况下，第二输出块360不会输出栅极信号GW[1]。
图11是示出了图10的栅极驱动器的第N级中包括的第一输出块的实例的电路图。图12是用于说明图11的第一输出块的操作的时序图。
除了输出控制部件的构造之外，本示例实施方式的第一输出块与参考图3说明的第一输出块基本上相同。因此，相同的参考标号将用于指代与在图1至图6的示例实施方式中描述的那些部件相同的或者相似的部件，并且将省去与以上元件有关的任何重复说明。
参考图11和图12，第N级的第一输出块350A可包括第一节点控制部件352、第二节点控制部件354、输出缓冲器部件356和输出控制部件358A。
第一节点控制部件352可基于第一时钟信号CLK1和第二时钟信号CLK2将作为在输入节点N1处的信号的输入节点信号(例如，FLM或CRY[n-1])或第一直流(DC)电压VGH传输至第一节点Q1作为第一节点信号Q1[n]。第一节点控制部件352可包括第一开关M1、第二开关M2和第三开关M3。
第二节点控制部件354可基于第一节点信号Q1[n]将小于第一DC电压VGH的第二DC电压VGL或者第一时钟信号CLK1传输至第二节点Q2作为第二节点信号Q2[n]。第二节点控制部件354可包括第四开关M4和第五开关M5。
输出缓冲器部件356可基于第一节点信号Q1[n]和第二节点信号Q2[n]输出第N栅极初始化信号GI[n]。第一输出缓冲器部件356可包括上拉开关M6和下拉开关M7。
输出控制部件358A可基于输出禁能信号OEB使第一节点信号Q1[n]和第二节点信号Q2[n]初始化。在一些实施方式中，当输出禁能信号OEB具有低电平L时，输出控制部件358A可将第一DC电压VGH施加至第一节点Q1并且将第二DC电压VGL施加至第二节点Q2。使第一节点信号Q1[n]和第二节点信号Q2[n]初始化可意味着第一DC电压VGH和第二DC电压VGL分别施加至第一节点Q1和第二节点Q2。因此，从输出端子输出的第N栅极初始化信号GI[n]可维持高电平H。在一些实施方式中，输出控制部件358A可包括第一控制开关M9和第二控制开关M10。
第一控制开关M9可包括向其施加输出禁能信号OEB的栅电极、向其施加第一DC电压VGH的源电极、以及连接至第一节点Q1的漏电极。第二控制开关M10可包括向其施加输出禁能信号OEB的栅电极、向其施加第二DC电压VGL的源电极、以及连接至第二节点Q2的漏电极。当输出禁能信号OEB具有低电平L时，可以导通第一控制开关M9和第二控制开关M10，使得第一节点信号Q1[n]通过第一DC电压VGH可具有高电平并且第二节点信号Q2[n]通过第二DC电压VGL可具有低电平。
当输出禁能信号OEB具有高电平H时，可以断开第一控制开关M9和第二控制开关M10，使得第一输出块350A可与进位产生块320进行基本上相同的操作。
在下文中，将参考图11和图12说明当输出禁能信号OEB具有低电平L时第N级的第一输出块350A的操作。
在一些实施方式中，相应级中包括的第一输出块可顺序地输出栅极初始化信号。第一输出块350A可基于输出禁能信号OEB跳过栅极初始化信号GI[n]的输出。
当输入信号CRY[n-1]和第一时钟信号CLK1具有低电平L时，第一节点信号Q1[n]通过第一节点控制部件352可具有低电平L。在此，第二节点信号Q[2]可通过第二节点控制部件354维持低电平L。
然后，当第一时钟信号CLK1和输入信号CRY[n-1]变回高电平H并且输出禁能信号OEB变成低电平L时，第一节点信号Q1[n]可变成高电平H并且第二节点信号Q2[n]可维持低电平L。
然后，尽管第二时钟信号CLK2变成低电平L，但是第N栅极初始化信号GI[n]可维持高电平H。因此，不管输入信号CRY[n-1]的输入，第N级的第一输出块350A可跳过栅极初始化信号GI[n]的输出。
然而，在下一级(例如，第N+1级)中，当具有低电平的输入信号(例如，CRY[n])被输入时，输出禁能信号OEB具有高电平H。因此，第N+1栅极初始化信号GI[n+1]可被正常输出。这样，第一输出块350A可通过进位产生块(和第二输出块)的基本相同的操作进行驱动。此外，第N+1级的第一输出块可以在与进位信号CRY[n+1]相同的定时处输出栅极初始化信号GI[n+1]。
图13是用于说明包括图11的第一输出块的图10的栅极驱动器的操作的时序图。
除了施加的输出禁能信号之外，本示例实施方式的栅极驱动器的操作与参考图8说明的栅极驱动器基本上相同。因此将不再重复进行重复的描述。
参考图10至图13，栅极驱动器可基于输出禁能信号OEB选择性地输出(或者选择性地跳过)栅极初始化信号和栅极信号。
在一些实施方式中，当具有低电平的输出禁能信号OEB、具有高电平的第一时钟信号CLK1以及具有高电平的第二时钟信号CLK2被施加至第N级时，第N级可跳过第N栅极初始化信号和第N栅极信号的输出。例如，如图13所示，低电平的输出禁能信号OEB可在第一时间段P3、第二时间段P4和第三时间段P5中施加至栅极驱动器。
因为以上参考图8至图12描述了跳过栅极初始化信号和栅极信号的输出的操作，因此一些重复描述将不再重复。
可通过低电平的输出禁能信号OEB跳过第二栅极初始化信号GI[2]和第二栅极信号GW[2]的输出。类似地，通过低电平的输出禁能信号OEB可以跳过第四栅极初始化信号GI[4]和第五栅极初始化信号GI[5]以及第四栅极信号GW[4]和第五栅极信号GW[5]的输出。
进位产生块320的操作不受输出禁能信号OEB的影响，使得可以顺序输出进位信号CRY[1]、CRY[2]、...。因此，在一个帧中的除了第一至第三时间段P3、P4和P5之外的整个时间段中，响应于前一级的进位信号可以顺序输出栅极初始化信号和栅极信号。
如上所述，栅极驱动器可包括用于独立地产生进位信号的进位产生块320、用于基于输出禁能信号OEB选择性地输出(或跳过)栅极初始化信号GI的第一输出块350A、以及用于根据栅极初始化信号GI的输出来选择性地输出栅极信号GW的第二输出块360。因此，可选择性地跳过(或更新)一个帧中的特定栅极初始化信号和栅极信号。即，栅极驱动器可跳过将栅极信号提供至与无需更新图像的像素行相对应的特定栅极线(和栅极初始化线)。因此，能够对栅极信号(和栅极初始化信号)进行逐行控制。
此外，易于执行显示面板的部分驱动和部分显示，并且可以降低数据驱动器根据图像变化(或图像更新)的输出摆动频率，并且因此，显示装置1000的功耗可降低。
图14是示出了图10的栅极驱动器的第N级中包括的第一输出块的另一实例的电路图。图15是示出了用于说明包括图14的第一输出块的图10的栅极驱动器的操作的时序图。
除了输出控制部件的构造之外，本示例实施方式的第一输出块与参考图11说明的第一输出块基本上相同。因此，相同的参考标号将用于指代与在图11至图13的示例实施方式中描述的那些部件相同的或者相似的部件，并且将省去与以上元件有关的一些重复说明。
参考图14和图15，第N级的第一输出块350B可包括第一节点控制部件352、第二节点控制部件354、输出缓冲器部件356和输出控制部件358B。
输出控制部件358B可基于输出禁能信号OEB和输出使能信号OE使第一节点信号Q1[n]和第二节点信号Q2[n]初始化。输出使能信号OE可以是从输出禁能信号OEB反向的信号。
在一些实施方式中，当输出禁能信号OEB具有低电平L时，输出控制部件358B可将第一DC电压VGH施加至第一节点Q1并且将第二DC电压VGL施加至第二节点Q2。因此，从输出端子输出的第N栅极初始化信号GI[n]可维持高电平H。在一些实施方式中，输出控制部件358B可进一步包括第三控制开关M11和第四控制开关M12。
第三控制开关M11可基于输出使能信号OE将第一节点控制部件352从第一节点Q1断开。第四控制开关M12可基于输出使能信号OE将第二节点控制部件354从第二节点Q2断开。
当输出使能信号OE具有低电平时，可以导通第三控制开关和第四控制开关，使得第一节点控制部件352可连接至第一节点Q1并且第二节点控制部件354可连接至第二节点Q2。相对地，当输出使能信号OE具有高电平时，可以断开第三控制开关和第四控制开关，使得不能输出栅极初始化信号。
如图15所示，高电平的输出禁能信号OEB和低电平的输出使能信号OE在时间段P7中被施加至栅极驱动器以跳过连续的栅极信号和栅极初始化信号(例如，以跳过第四栅极初始化信号GI[4]和第五栅极初始化信号GI[5]以及第四栅极信号GW[4]和第五栅极信号GW[5]的输出)。
因为除了输出使能信号OE和输出禁能信号OEB的转变之外，图15的栅极驱动器的驱动定时与图13的操作基本上相同，所以将不再重复进行一些重复的描述。
如上所述，栅极驱动器可包括用于独立地产生进位信号的进位产生块、用于基于输入禁能信号IEB或输出禁能信号OEB选择性地输出(或跳过)栅极初始化信号GI的第一输出块、以及用于根据栅极初始化信号GI的输出选择性地输出栅极信号GW的第二输出块。因此，可选择性地跳过(或更新)一个帧中的特定栅极初始化信号和栅极信号。即，栅极驱动器可跳过将栅极信号提供至与无需更新图像的像素行相对应的特定栅极线(和栅极初始化线)。因此，能够对栅极信号(和栅极初始化信号)进行逐行控制。
此外，可相对容易地执行显示面板的部分驱动和部分显示，并且可以降低数据驱动器根据图像变化(或图像更新)的输出摆动频率，并且因此，显示装置的功耗可降低。
本实施方式可应用于驱动多个栅极线的任何栅极驱动器以及包括栅极驱动器的任何显示装置。例如，本实施方式可应用于有机发光显示装置、液晶显示装置等，并且可进一步应用于电视机、计算机监视器、膝上型电脑、数字相机、蜂窝电话、智能电话、智能平板、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器、导航系统、游戏控制台、视频电话等。
以上是对示例实施方式的说明，并不被解释为限制示例实施方式。尽管已经描述了几个示例实施方式，但本领域的技术人员将容易理解的是，在本质上不背离示例实施方式的新颖教导和方面的前提下，示例实施方式中可存在多种变形。
因此，所有这些变形旨在包括在如权利要求中限定的示例实施方式及其等效物的范围内。在权利要求中，装置加功能的语句旨在涵盖文中记载的作为执行所陈述的功能的结构，并且不仅涵盖结构上的等效物而且也涵盖等效结构。因此，应当理解的是，上述是示例实施方式的说明，并且不被解释为局限于所公开的特定实施方式，并且对所公开的示例实施方式的变形以及其他示例实施方式旨在被包括在所附权利要求及其等效物的范围内。本发明的概念由所附权利要求限定，权利要求的等效物也包括在其中。

Claims (20)

1.一种栅极驱动器，包括多个级，所述多个级被配置为分别输出多个栅极信号和多个栅极初始化信号，来自所述多个级中的第N级包括：
进位产生块，被配置为基于输入信号输出第N进位信号并且将所述第N进位信号提供至第N+1级；
第一输出块，被配置为基于所述输入信号、输入使能信号和输入禁能信号输出第N栅极初始化信号，其中，所述输入禁能信号相对于所述输入使能信号反向；以及
第二输出块，被配置为接收所述第N栅极初始化信号并且根据所述第N栅极初始化信号的输出来输出第N栅极信号，所述第N栅极信号从所述第N栅极初始化信号延迟一个水平周期，
其中，基于所述输入使能信号和所述输入禁能信号选择性地输出所述多个级的栅极信号和栅极初始化信号，并且
其中，N是正整数。
2.根据权利要求1所述的栅极驱动器，其中，所述第一输出块包括：
第一节点控制器，被配置为基于第一时钟信号和第二时钟信号将输入节点信号或者第一直流电压传输至第一节点作为第一节点信号，所述输入节点信号是在输入节点处的信号；
第二节点控制器，被配置为基于所述第一节点信号将小于所述第一直流电压的第二直流电压或者所述第一时钟信号传输至第二节点作为第二节点信号；
第一输出缓冲器，被配置为基于所述第一节点信号和所述第二节点信号输出所述第N栅极初始化信号；以及
输入控制器，被配置为基于所述输入使能信号和所述输入禁能信号控制所述输入节点信号。
3.根据权利要求2所述的栅极驱动器，其中，当所述输入使能信号具有低电平时，所述输入信号被提供至所述输入节点作为所述输入节点信号，并且
当所述输入使能信号具有高电平时，所述第一直流电压被提供至所述输入节点作为所述输入节点信号。
4.根据权利要求2所述的栅极驱动器，其中，所述输入控制器包括：
第一控制开关，包括被施加所述输入使能信号的栅电极、被施加所述输入信号的源电极、以及连接至所述输入节点的漏电极；以及
第二控制开关，包括被施加所述输入禁能信号的栅电极、被施加所述第一直流电压的源电极、以及连接至所述输入节点的漏电极。
5.根据权利要求4所述的栅极驱动器，其中，所述第一节点控制器包括：
第一开关，包括被配置为接收所述第一时钟信号的栅电极、连接至所述输入节点的源电极、以及连接至所述第一节点的漏电极；
第二开关，包括被配置为接收所述第二节点信号的栅电极、被施加所述第一直流电压的源电极、以及被配置为将所述第一直流电压提供至所述第一节点的漏电极；以及
第三开关，包括被配置为接收所述第二时钟信号的栅电极、连接至所述第二开关的漏电极的源电极、以及连接至所述第一节点的漏电极。
6.根据权利要求4所述的栅极驱动器，其中，所述第一节点控制器包括：
第一开关，包括被配置为接收所述第一时钟信号的栅电极、连接至被配置为接收所述输入信号的输入端子的源电极、以及连接至所述第一控制开关的源电极的漏电极；
第二开关，包括被配置为接收所述第二节点信号的栅电极、被配置为接收所述第一直流电压的源电极、以及被配置为将所述第一直流电压提供至所述第一节点的漏电极；以及
第三开关，包括被配置为接收所述第二时钟信号的栅电极、连接至所述第二开关的漏电极的源电极、以及连接至所述第一节点的漏电极。
7.根据权利要求4所述的栅极驱动器，其中，所述第二节点控制器包括：
第四开关，包括被配置为接收所述第一节点信号的栅电极、被配置为接收所述第一时钟信号的源电极、以及连接至所述第二节点的漏电极；以及
第五开关，包括被配置为接收所述第一时钟信号的栅电极、被配置为接收所述第二直流电压的源电极、以及连接至所述第二节点的漏电极。
8.根据权利要求4所述的栅极驱动器，其中，所述第一输出缓冲器包括：
上拉开关，包括连接至所述第二节点的栅电极、被配置为接收上拉电压的源电极、以及连接至输出端子的漏电极，所述输出端子被配置为输出所述第N栅极初始化信号；以及
下拉开关，包括连接至所述第一节点的栅电极、连接至所述输出端子的源电极、以及被配置为接收所述第二时钟信号的漏电极。
9.根据权利要求2所述的栅极驱动器，其中，所述进位产生块包括：
第三节点控制器，被配置为基于所述第一时钟信号和所述第二时钟信号将所述输入信号或者所述第一直流电压传输至第三节点作为第三节点信号；
第四节点控制器，被配置为基于所述第一时钟信号和所述第三节点信号将所述第二直流电压或者所述第一时钟信号传输至第四节点作为第四节点信号；以及
第二输出缓冲器，被配置为基于所述第三节点信号和所述第四节点信号输出所述第N进位信号。
10.根据权利要求9所述的栅极驱动器，其中，所述第二输出块包括：
第五节点控制器，被配置为基于所述第一时钟信号和所述第二时钟信号将所述第N栅极初始化信号或者所述第一直流电压传输至第五节点作为第五节点信号；
第六节点控制器，被配置为基于所述第二时钟信号和所述第五节点信号将所述第二直流电压或者所述第二时钟信号传输至第六节点作为第六节点信号；以及
第三输出缓冲器，被配置为基于所述第五节点信号和所述第六节点信号输出所述第N栅极信号。
11.根据权利要求1所述的栅极驱动器，其中，所述输入信号是帧起始指示信号或者前一级的进位信号。
12.根据权利要求1所述的栅极驱动器，其中，所述第N级被配置为当所述第N级接收具有低电平的所述输入信号以及具有高电平的所述输入使能信号时，跳过所述第N栅极初始化信号和所述第N栅极信号的输出。
13.一种栅极驱动器，包括多个级，所述多个级被配置为分别输出多个栅极信号和多个栅极初始化信号，来自所述多个级中的第N级包括：
进位产生块，被配置为基于输入信号输出第N进位信号并且将所述第N进位信号提供至第N+1级；
第一输出块，被配置为基于所述输入信号和输出禁能信号来输出第N栅极初始化信号；以及
第二输出块，被配置为接收所述第N栅极初始化信号并且根据所述第N栅极初始化信号的输出来输出第N栅极信号，所述第N栅极信号从所述第N栅极初始化信号延迟一个水平周期，
其中，基于所述输出禁能信号选择性地输出所述多个级的栅极信号和栅极初始化信号，并且
其中，N是正整数。
14.根据权利要求13所述的栅极驱动器，其中，所述第一输出块包括：
第一节点控制器，被配置为基于第一时钟信号和第二时钟信号将所述输入信号或者第一直流电压传输至第一节点作为第一节点信号；
第二节点控制器，被配置为基于所述第一时钟信号和所述第一节点信号将小于所述第一直流电压的第二直流电压或者所述第一时钟信号传输至第二节点作为第二节点信号；
输出缓冲器，被配置为基于所述第一节点信号和所述第二节点信号输出所述第N栅极初始化信号；以及
输出控制器，被配置为基于所述输出禁能信号使所述第一节点信号和所述第二节点信号初始化。
15.根据权利要求14所述的栅极驱动器，其中，当所述输出禁能信号具有低电平时，所述输出控制器被配置为将所述第一直流电压施加至所述第一节点并且将所述第二直流电压施加至所述第二节点。
16.根据权利要求14所述的栅极驱动器，其中，所述输出控制器包括：
第一控制开关，包括被配置为接收所述输出禁能信号的栅电极、被配置为接收所述第一直流电压的源电极、以及连接至所述第一节点的漏电极；以及
第二控制开关，包括被配置为接收所述输出禁能信号的栅电极、被配置为接收所述第二直流电压的源电极、以及连接至所述第二节点的漏电极。
17.根据权利要求16所述的栅极驱动器，其中，所述第N级被配置为当所述第N级接收具有高电平的所述第一时钟信号、具有高电平的所述第二时钟信号以及具有低电平的所述输出禁能信号时，跳过所述第N栅极初始化信号和所述第N栅极信号的输出。
18.根据权利要求16所述的栅极驱动器，其中，所述输出控制器进一步包括：
第三控制开关，被配置为基于输出使能信号将所述第一节点控制器从所述第一节点断开，其中，所述输出使能信号相对于所述输出禁能信号反向；以及
第四控制开关，被配置为基于所述输出使能信号将所述第二节点控制器从所述第二节点断开。
19.一种显示装置，包括：
显示面板，包括多个像素；
数据驱动器，被配置为经由多个数据线将多个数据信号输出至所述显示面板；以及
栅极驱动器，包括多个级，所述多个级被配置为将多个栅极信号和多个栅极初始化信号分别输出至所述显示面板，
其中，所述栅极驱动器的第N级包括：
进位产生块，被配置为基于输入信号输出第N进位信号并且将所述第N进位信号提供至第N+1级；
第一输出块，被配置为基于所述输入信号、输入使能信号和输入禁能信号来输出第N栅极初始化信号，其中，所述输入禁能信号相对于所述输入使能信号反向；以及
第二输出块，被配置为接收所述第N栅极初始化信号并且根据所述第N栅极初始化信号的输出来输出第N栅极信号，所述第N栅极信号从所述第N栅极初始化信号延迟一个水平周期，
其中，基于所述输入使能信号和所述输入禁能信号选择性地输出所述多个级的栅极信号和栅极初始化信号，并且
其中，N是正整数。
20.根据权利要求19所述的显示装置，其中，所述第N级被配置为当所述第N级接收具有低电平的所述输入信号以及具有高电平的所述输入使能信号时，跳过所述第N栅极初始化信号和所述第N栅极信号的输出。
CN201610629473.7A 2015-10-16 2016-08-02 栅极驱动器和具有栅极驱动器的显示装置 Active CN106601192B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0144831 2015-10-16
KR1020150144831A KR102383363B1 (ko) 2015-10-16 2015-10-16 게이트 구동 회로 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
CN106601192A true CN106601192A (zh) 2017-04-26
CN106601192B CN106601192B (zh) 2021-06-22

Family

ID=58523199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610629473.7A Active CN106601192B (zh) 2015-10-16 2016-08-02 栅极驱动器和具有栅极驱动器的显示装置

Country Status (3)

Country Link
US (1) US9837017B2 (zh)
KR (1) KR102383363B1 (zh)
CN (1) CN106601192B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108364601A (zh) * 2018-03-07 2018-08-03 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN110136626A (zh) * 2019-05-20 2019-08-16 京东方科技集团股份有限公司 显示面板、显示装置和栅驱动电路及其驱动方法
CN110349541A (zh) * 2018-04-02 2019-10-18 三星显示有限公司 显示装置的扫描驱动器

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102448227B1 (ko) * 2015-12-29 2022-09-29 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
US10395600B2 (en) * 2016-10-19 2019-08-27 Apple Inc. Integrated gate driver circuit
KR102367271B1 (ko) * 2017-07-28 2022-02-23 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 표시장치
KR20200085976A (ko) * 2019-01-07 2020-07-16 삼성디스플레이 주식회사 주사 구동부
WO2022226765A1 (zh) * 2021-04-27 2022-11-03 京东方科技集团股份有限公司 驱动电路、驱动方法、移位寄存器和显示装置
CN115956267B (zh) * 2021-07-23 2024-04-16 京东方科技集团股份有限公司 显示基板及显示装置
CN113689824B (zh) * 2021-09-06 2022-12-23 深圳市华星光电半导体显示技术有限公司 发射控制驱动器和显示装置
KR20230099110A (ko) * 2021-12-27 2023-07-04 엘지디스플레이 주식회사 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101122720A (zh) * 2006-08-08 2008-02-13 三星电子株式会社 栅极驱动器和具有所述栅极驱动器的显示装置
CN101364392A (zh) * 2007-08-06 2009-02-11 三星电子株式会社 栅极驱动电路和具有该栅极驱动电路的显示装置
CN102110406A (zh) * 2009-12-29 2011-06-29 三星电子株式会社 栅极驱动电路
KR20140136254A (ko) * 2013-05-20 2014-11-28 엘지디스플레이 주식회사 스캔 구동부 및 이를 이용한 표시장치
CN104282287A (zh) * 2014-10-31 2015-01-14 合肥鑫晟光电科技有限公司 一种goa单元及驱动方法、goa电路和显示装置
CN104795030A (zh) * 2014-01-21 2015-07-22 三星显示有限公司 栅极驱动电路及包括栅极驱动电路的显示装置
US20150221256A1 (en) * 2008-07-14 2015-08-06 Sony Corporation Display device that switches light emission states multiple times during one field period

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101107714B1 (ko) * 2005-04-22 2012-01-25 엘지디스플레이 주식회사 쉬프트 레지스터 및 이의 구동방법
KR101790705B1 (ko) 2010-08-25 2017-10-27 삼성디스플레이 주식회사 양방향 주사 구동 장치 및 이를 이용한 표시 장치
US9124260B2 (en) * 2011-06-30 2015-09-01 Sharp Kabushiki Kaisha Flip-flop, shift register, display panel, and display device
US20140140042A1 (en) 2012-11-20 2014-05-22 Daniel Schreiber Imitation candle
JP2015018065A (ja) * 2013-07-10 2015-01-29 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法並びに液晶配向規制力判定方法
KR102123395B1 (ko) 2013-10-29 2020-06-17 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN104978924B (zh) * 2014-04-10 2017-07-25 上海和辉光电有限公司 发光控制驱动器、发光控制与扫描驱动器及显示装置
KR20150142708A (ko) 2014-06-10 2015-12-23 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
KR20160045215A (ko) 2014-10-16 2016-04-27 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
KR102290559B1 (ko) 2015-02-02 2021-08-18 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101122720A (zh) * 2006-08-08 2008-02-13 三星电子株式会社 栅极驱动器和具有所述栅极驱动器的显示装置
CN101364392A (zh) * 2007-08-06 2009-02-11 三星电子株式会社 栅极驱动电路和具有该栅极驱动电路的显示装置
US20150221256A1 (en) * 2008-07-14 2015-08-06 Sony Corporation Display device that switches light emission states multiple times during one field period
CN102110406A (zh) * 2009-12-29 2011-06-29 三星电子株式会社 栅极驱动电路
KR20140136254A (ko) * 2013-05-20 2014-11-28 엘지디스플레이 주식회사 스캔 구동부 및 이를 이용한 표시장치
CN104795030A (zh) * 2014-01-21 2015-07-22 三星显示有限公司 栅极驱动电路及包括栅极驱动电路的显示装置
CN104282287A (zh) * 2014-10-31 2015-01-14 合肥鑫晟光电科技有限公司 一种goa单元及驱动方法、goa电路和显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108364601A (zh) * 2018-03-07 2018-08-03 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN108364601B (zh) * 2018-03-07 2020-07-07 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN110349541A (zh) * 2018-04-02 2019-10-18 三星显示有限公司 显示装置的扫描驱动器
CN110136626A (zh) * 2019-05-20 2019-08-16 京东方科技集团股份有限公司 显示面板、显示装置和栅驱动电路及其驱动方法
CN110136626B (zh) * 2019-05-20 2021-03-12 京东方科技集团股份有限公司 显示面板、显示装置和栅驱动电路及其驱动方法
US11776443B2 (en) 2019-05-20 2023-10-03 Ordos Yuansheng Optoelectronics Co., Ltd. Gate driving circuit and driving method thereof, display panel and display device

Also Published As

Publication number Publication date
US9837017B2 (en) 2017-12-05
KR102383363B1 (ko) 2022-04-07
US20170110050A1 (en) 2017-04-20
KR20170045441A (ko) 2017-04-27
CN106601192B (zh) 2021-06-22

Similar Documents

Publication Publication Date Title
CN106601192A (zh) 栅极驱动器和具有栅极驱动器的显示装置
USRE48358E1 (en) Emission control driver and organic light emitting display device having the same
US10019949B2 (en) Shift register unit, gate driving circuit, display panel and display device
US9123310B2 (en) Liquid crystal display device for improving the characteristics of gate drive voltage
JP5696923B2 (ja) ディスプレイ装置の駆動回路
US9666140B2 (en) Display device and method for driving same
KR102114155B1 (ko) 표시 장치 및 그 구동 방법
JP5649858B2 (ja) 液晶表示装置、液晶表示パネルの駆動装置および液晶表示パネル
US20180053471A1 (en) Shift register module and display driving circuit thereof
US10204545B2 (en) Gate driver and display device including the same
CN103839518B (zh) 移位寄存器及其驱动方法
KR102405060B1 (ko) 스캔 드라이브 회로, 어레이 기판과 디스플레이 패널
US8952943B2 (en) Scan driving device and driving method thereof
CN107545862A (zh) 显示装置
CN102831861A (zh) 移位寄存器及其驱动方法、栅极驱动器及显示装置
CN108091305A (zh) 显示装置
CN107886886A (zh) 选通驱动器和具有该选通驱动器的显示装置
US9941018B2 (en) Gate driving circuit and display device using the same
US11798482B2 (en) Gate driver and organic light emitting display device including the same
KR101980754B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
KR102328638B1 (ko) 주사 구동부
CN103310846B (zh) 选通驱动器以及包括选通驱动器的图像显示装置
US20130120346A1 (en) Scan driving device and driving method thereof
KR20190139356A (ko) 스캔 구동부 및 이를 포함하는 표시 장치
KR20230101617A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant