CN106558344A - 一种基于具有动态存储单元的灵敏放大器编程方法和装置 - Google Patents
一种基于具有动态存储单元的灵敏放大器编程方法和装置 Download PDFInfo
- Publication number
- CN106558344A CN106558344A CN201510624006.0A CN201510624006A CN106558344A CN 106558344 A CN106558344 A CN 106558344A CN 201510624006 A CN201510624006 A CN 201510624006A CN 106558344 A CN106558344 A CN 106558344A
- Authority
- CN
- China
- Prior art keywords
- memory cell
- data message
- voltage
- threshold voltage
- detection voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 210000000352 storage cell Anatomy 0.000 title claims abstract description 42
- 230000015654 memory Effects 0.000 claims abstract description 172
- 210000004027 cell Anatomy 0.000 claims abstract description 145
- 238000001514 detection method Methods 0.000 claims abstract description 101
- 238000003860 storage Methods 0.000 claims abstract description 90
- 238000009826 distribution Methods 0.000 claims description 18
- 230000005611 electricity Effects 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 5
- 230000010365 information processing Effects 0.000 claims description 3
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 238000004590 computer program Methods 0.000 description 6
- 241001269238 Data Species 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一种基于具有动态存储单元的灵敏放大器的编程方法和装置，所述灵敏放大器位于非易失性存储器，所述非易失性存储器还包括存储阵列，所述方法包括：当所述非易失性存储器的编程结束后，针对所述存储阵列的存储单元按序施加检测电压，获得所述存储阵列中存储单元的阈值电压分布信息；所述阈值电压分布信息存储于所述灵敏放大器的动态存储单元；根据所述阈值电压分布信息配置针对所述存储单元的编程电压；根据所述阈值电压分布信息生成触发电流信号；当接收到所述触发电流信号时，依据所述编程电压针对所述存储阵列中存储单元进行编程。本发明实现了编程检测，将编程后存储单元的阈值电压分为三类，防止过编程现象。
Description
技术领域
本发明涉及电子电路技术领域，特别是涉及一种基于采用动态存储单元DRAM Cell存储临时数据的灵敏放大器Sense Amplifier的编程方法和装置。
背景技术
随着各种电子装置及嵌入式系统的迅速发展和广泛应用，如计算机、个人数字助理、移动电话、数字相机等，大量需要一种能多次编程，容量大，读写、擦除快捷、方便、简单，外围器件少，价格低廉的非易失性(在断电情况下仍能保持所存储的数据信息)的存储器件。非易失性存储器件就是在这种背景需求下应运而生的。
以NAND FLASH为例，它是一种基于半导体的存储器，具有系统掉电后仍可保留内部信息、在线擦写等功能特点，NAND FLASH具有容量较大，改写速度快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用，如嵌入式产品中包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。
在实际应用中，基于存储器的存储单元Array Cell的物理布局和存储单元的特性，每次编程后存储单元的阈值电压分布范围较大，会出现编程成功和编程失败现象。一般的处理方法是采用更高的编程电压进行重新编程，那么对于编程成功的存储单元就会出现过编程现象，即存储单元的阈值电压明显大于预想值。
因此，本领域技术人员迫切需要解决的问题是对编程后存储单元的阈值电压检测分类，对编程成功的存储单元不会再次编程，防止出现过编程现象。
发明内容
鉴于上述问题，提出了本发明实施例以便提供一种克服上述问题的一种基于采用动态存储单元DRAM cell存储临时数据的灵敏放大器SenseAmplifier的编程方法和装置。
为了解决上述问题，本发明公开了一种基于具有动态存储单元的灵敏放大器的编程方法，所述灵敏放大器位于非易失性存储器，所述非易失性存储器还包括存储阵列，所述存储阵列中包括存储单元，所述方法包括：
当所述非易失性存储器的编程结束后，针对所述存储阵列的存储单元按序施加检测电压，获得所述存储阵列中存储单元的阈值电压分布信息；其中，所述阈值电压分布信息存储于所述灵敏放大器的动态存储单元；
根据所述阈值电压分布信息配置针对所述存储单元的编程电压；
根据所述阈值电压分布信息生成触发电流信号；
当接收到所述触发电流信号时，依据所述编程电压针对所述存储阵列中存储单元进行编程。
优选地，所述灵敏放大器包括数据寄存器以及动态存储单元，所述针对存储阵列的存储单元按序施加检测电压，获得所述存储阵列中存储单元的阈值电压分布信息的步骤包括：
针对存储阵列的存储单元施加第一检测电压，获得第一数据信息；
将所述第一数据信息保存到所述动态存储单元；
针对存储阵列的存储单元施加第二检测电压，获得第二数据信息；
将所述第二数据信息保存到所述数据寄存器中；
从所述动态存储单元中提取所述第一数据信息，以及从所述数据寄存器中提取第二数据信息；
采用所述第一数据信息和所述第二数据信息获得阈值电压分布信息。
优选地，所述非易失性存储器包括数据总线DBUS，所述存储单元连接字线和位线，所述存储单元具有相应的阈值电压，所述针对存储阵列的存储单元施加第一检测电压，获得第一数据信息的步骤包括：
针对所述存储单元的位线和所述数据总线DBUS进行预充电；
针对所述存储阵列的存储单元的字线施加第一检测电压；
通过控制逻辑获得所述阈值电压与所述第一检测电压之间的比较信息，并作为第一数据信息。
优选地，所述针对存储阵列的存储单元施加第二检测电压，获得第二数据信息的步骤包括：
针对所述存储单元的位线和所述数据总线DBUS进行预充电；
针对所述存储阵列的存储单元的字线施加第二检测电压；
通过控制逻辑获得所述阈值电压与所述第二检测电压之间的比较信息，并作为第二数据信息。
优选地，所述第一检测电压小于所述第二检测电压，所述根据阈值电压分布信息配置针对所述存储单元的编程电压的步骤包括：
若所述第一数据信息为所述阈值电压小于所述第一检测电压，则针对所述存储单元配置第一编程电压；
若所述第一数据信息为所述阈值电压大于所述第一检测电压，且所述第二数据信息为所述阈值电压小于所述第二检测电压，则针对所述存储单元配置第二编程电压。
优选地，所述根据阈值电压分布信息生成触发电流信号的步骤包括：
通过逻辑控制将所述数据寄存器中的第二数据信息存储到动态存储单元；
若所述第二数据信息为所述阈值电压小于所述第二检测电压，则生成触发电流信号。
优选地，所述动态存储单元由MOS管和电容C组成。
本发明还公开了一种基于具有动态存储单元的灵敏放大器的编程装置，所述灵敏放大器位于非易失性存储器，所述非易失性存储器还包括存储阵列，所述存储阵列中包括存储单元，所述装置包括：
检测模块，用于当所述非易失性存储器的编程结束后，针对所述存储阵列的存储单元按序施加检测电压，获得所述存储阵列中存储单元的阈值电压分布信息；其中，所述阈值电压分布信息存储于所述灵敏放大器的动态存储单元；
配置模块，用于根据所述阈值电压分布信息配置针对所述存储单元的编程电压；
触发模块，用于根据所述阈值电压分布信息生成触发电流信号；
编程模块，用于当接收到所述触发电流信号时，依据所述编程电压针对所述存储阵列中存储单元进行编程。
优选地，所述灵敏放大器包括数据寄存器以及动态存储单元，所述检测模块包括：
第一获得子模块，用于针对存储阵列的存储单元施加第一检测电压，获得第一数据信息；
第一保存子模块，用于将所述第一数据信息保存到所述动态存储单元；
第二获得子模块，用于针对存储阵列的存储单元施加第二检测电压，获得第二数据信息；
第二保存子模块，用于将所述第二数据信息保存到所述数据寄存器中；
提取子模块，用于从所述动态存储单元中提取所述第一数据信息，以及从所述数据寄存器中提取第二数据信息；
信息处理子模块，用于采用所述第一数据信息和所述第二数据信息获得阈值电压分布信息。
优选地，所述非易失性存储器包括数据总线DBUS，所述存储单元连接字线和位线，所述存储单元具有相应的阈值电压，所述第一获得子模块包括：
第一预充电单元，用于针对所述存储单元的位线和所述数据总线DBUS进行预充电；
第一检测电压施加单元，用于针对所述存储阵列的存储单元的字线施加第一检测电压；
第一比较信息获得单元，用于通过控制逻辑获得所述阈值电压与所述第一检测电压之间的比较信息，并作为第一数据信息。
优选地，所述第二获得子模块包括：
第二预充电单元，用于针对所述存储单元的位线和所述数据总线DBUS进行预充电；
第二检测电压施加单元，用于针对所述存储阵列的存储单元的字线施加第二检测电压；
第二比较信息获得单元，用于通过控制逻辑获得所述阈值电压与所述第二检测电压之间的比较信息，并作为第二数据信息。
优选地，所述第一检测电压小于所述第二检测电压，所述配置模块包括：
第一编程电压配置子模块，用于若所述第一数据信息为所述阈值电压小于所述第一检测电压，则针对所述存储单元配置第一编程电压；
第二编程电压配置子模块，用于若所述第一数据信息为所述阈值电压大于所述第一检测电压，且所述第二数据信息为所述阈值电压小于所述第二检测电压，则针对所述存储单元配置第二编程电压。
优选地，所述触发模块包括：
第三保存子模块，用于通过逻辑控制将所述数据寄存器中的第二数据信息存储到动态存储单元；
电流信号生成子模块，用于若所述第二数据信息为所述阈值电压小于所述第二检测电压，则生成触发电流信号。
本发明实施例包括以下优点：
本发明实施例中，非易失性存储器在每次编程结束后，通过检测存储阵列中存储单元的阈值电压分布情况，可以将阈值电压分布划分为三类，然后根据三类阈值分布情况判定是否需要重新编程，以及确定不同分类的编程电压。由于编程过程中，非易失性存储器的灵敏放大器(SenseAmplifier，简称SA)只有数据寄存器能够存储数据，不足以将多种存储单元的阈值电压分布情况全部存储，而应用本发明实施例，提出在SA中加入动态存储单元DRAM Cell临时存储阈值电压分布信息，则可以在减少存储器面积的前提下，实现编程检测，将编程后存储单元的阈值电压分为三类，防止过编程现象。
附图说明
图1是本发明的一种非易失性存储器的编程方法实施例的步骤流程图；
图2是本发明的一种采用DRAM Cell临时存储数据的SA电路原理图；
图3是本发明的一种非易失性存储器的编程这种实施例的结构框图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参照图1，示出了本发明的一种基于具有动态存储单元的灵敏放大器的编程方法实施例的步骤流程图，所述灵敏放大器位于非易失性存储器，所述非易失性存储器可以包括存储阵列，所述存储阵列中还可以包括存储单元，具体可以包括如下步骤：
步骤101，当所述非易失性存储器的编程结束后，针对所述存储阵列的存储单元按序施加检测电压，获得所述存储阵列中存储单元的阈值电压分布信息；其中，所述阈值电压分布信息存储于所述灵敏放大器的动态存储单元；
在本发明实施例中，可以在实现编程检测后，将编程后存储单元的阈值电压分为三类，也就是可以获得分为将存储单元的阈值电压分为三类的阈值电压分布信息，根据阈值电压分布信息可以对编程成功的存储单元不会再次编程，可以有效防止出现过编程现象。
在本发明的一种优选实施例中，所述灵敏放大器可以包括数据寄存器以及动态存储单元，所述步骤101可以包括如下子步骤：
子步骤S11，针对存储阵列的存储单元施加第一检测电压，获得第一数据信息；
子步骤S12，将所述第一数据信息保存到所述动态存储单元；
子步骤S13，针对存储阵列的存储单元施加第二检测电压，获得第二数据信息；
子步骤S14，将所述第二数据信息保存到所述数据寄存器中；
子步骤S15，从所述动态存储单元中提取所述第一数据信息，以及从所述数据寄存器中提取第二数据信息；
子步骤S16，采用所述第一数据信息和所述第二数据信息获得阈值电压分布信息。
在本发明的一种优选实施例中，所述非易失性存储器可以包括数据总线DBUS，所述存储单元连接字线和位线，所述存储单元可以具有相应的阈值电压，所述子步骤S11可以包括如下子步骤：
子步骤S11-1，针对所述存储单元的位线和所述数据总线DBUS进行预充电；
子步骤S11-2，针对所述存储阵列的存储单元的字线施加第一检测电压；
子步骤S11-3，通过控制逻辑获得所述阈值电压与所述第一检测电压之间的比较信息，并作为第一数据信息。
在本发明的一种优选实施例中，所述子步骤S13可以包括如下子步骤：
子步骤S13-1，针对所述存储单元的位线和所述数据总线DBUS进行预充电；
子步骤S13-2，针对所述存储阵列的存储单元的字线施加第二检测电压；
子步骤S13-3，通过控制逻辑获得所述阈值电压与所述第二检测电压之间的比较信息，并作为第二数据信息。
在本发明实施例中，当针对非易失性存储器的编程结束后，将按序给存储阵列的存储单元施加检测电压，以获得存储单元的阈值电压分布情况，将存储单元的阈值电压分布划分为三类，并将存储单元的阈值电压分布分别存储到数据寄存器以及动态存储单元中。
其中，本发明实施例中动态存储单元(DRAM Cell)可以由一个MOS管和一个电容组成。在本发明实施例中，通过DRAM Cell存储临时编程数据，实现编程结束后阈值电压分部信息分开存储，防止发生过编程现象。而且，由于本发明实施例中的DRAM Cell只需要使用一个MOS管和一个电容，可以有效节省非易失性存储器的面积。
以NAND FLASH为例，由于NAND FLASH需要(2048+256)*8个SA，所以采用DRAM Cell存储临时数据可有效地节约面积。需要说明的是，若是不使用DRAM，那么就需要用锁存器来寄存阈值电压信息，而一个锁存器至少要4个MOS管，除此之外，锁存器需要电源和地，电源、地走线占用面积，而DRAM Cell值需要两个MOS管(电容是可以采用MOS管)，DRAM Cell除了输入输出，无需电源走线。可以理解，单个DRAM Cell就可以节省两个MOS管，例如对于需要(2048+256)*8个SA的NAND FLASH而言，能节省很多MOS管和电源走线消耗的面积。
参照图2所示的本发明的一种采用DRAM Cell存储临时数据的SA电路原理图，在本发明实施例中，存储器中可以包括数据寄存器Dataregister以及动态存储单元DRAM cell，其中WL表示字线，BL表示位线，具体获取存储单元的阈值电压分布情况的过程为：
1、在WL上施加检测电压前，都会对BL，DBUS预充电，然后先做VL检测，当VT<VL时，存储cell导通，BL和DBUS放电；VT>VL时，存储cell不导通，即BL，DBUS不放电。VL检测结果最终体现在DBUS上有无电荷，最终通过控制逻辑将VT<VL的信息存储到DRAM Cell中。
2、VH检测与步骤1基本相同，都需要对BL和DBUS预充电，VT>VH，BL和DBUS不放电；VT<VH，BL和DBUS放电。最终通过控制逻辑将VT<VH的信息存储在Data register中。
步骤102，根据所述阈值电压分布信息配置针对所述存储单元的编程电压；
在本发明的一种优选实施例中，所述第一检测电压小于所述第二检测电压，所述步骤102可以包括如下子步骤：
子步骤S21，若所述第一数据信息为所述阈值电压小于所述第一检测电压，则针对所述存储单元配置第一编程电压；
子步骤S22，若所述第一数据信息为所述阈值电压大于所述第一检测电压，且所述第二数据信息为所述阈值电压小于所述第二检测电压，则针对所述存储单元配置第二编程电压。
在本发明实施例中，当确定存储单元的阈值电压分布后，就可以相应进行编程电压的配置，假设VT为存储单元的阈值电压，VL为第一检测电压，VH为第二检测电压，其中，VL大概在0.6V以下，VH在0.6V以上。具体来说，本发明实施例中编程电压的配置可以采用如下方式：
1、VT>VH的BL是floating(即悬浮状态)。
2、VT<VL的BL接0电平。
3、VL<VT<VH的BL接固定电平，大概在2V左右。
需要说明的是，对于上述的电压数值是可调的，具体是什么样的值是根据芯片测试结果得到的，本发明实施例对此不加以限制。
步骤103，根据所述阈值电压分布信息生成触发电流信号；
在本发明的一种优选实施例中，所述步骤103可以包括如下子步骤：
子步骤S31，通过逻辑控制将所述数据寄存器中的第二数据信息存储到动态存储单元；
子步骤S32，若所述第二数据信息为所述阈值电压小于所述第二检测电压，则生成触发电流信号。
同样以图2为例，本发明实施例每次编程结束后，编程失败的信息存储到DRAM Cell中，通过MN1和MN2产生电流Iin经过检测电路来判定是否需要再次编程。
具体地，通过DRAM Cell和Data register中存储的信息来配置BL上的编程电压，编程电压配置结束后，通过逻辑运算将Data Register中的数据信息都存储到DRAM Cell中(即DRAM Cell中的信息是VT<VH)，来控制MN1导通。其中，当MN1导通时产生触发电流信号Iin。
步骤104，当接收到所述触发电流信号时，依据所述编程电压针对所述存储阵列中存储单元进行编程。
在本发明实施例中，最终VT<VH的信息来控制MN1的导通与否，当判断是否编程成功时，MN2导通，Iin是电源经过多级串联的MOS产生的，只要有VT<VH，MN1就导通，则就产生触发电流信号Iin，然后就会根据触发电流信号Iin启动重新编程。同时，使需要再次编程的ArrayCell的BL电压不同，屏蔽不编程的存储单元，从而进一步防止过编程。
参照图2所示的本发明的一种采用DRAM Cell存储临时数据的SA电路原理图，图中虚线框内管MN0和电容C组成DRAM Cell。NANDFLASH每次编程结束后，给WL施加不同检测电压(VL、VH)来检测Array Cell的阈值电压(VT)分布情况，可将编程后Array Cell的VT分为三类：
1、VT<VL，编程失败，重新编程时BL＝0V；
2、VL<VT<VH，编程失败，重新编程时BL上加一固定电压；
3、VT>VH，编程成功，无需再次编程。
本发明实施例在每次编程结束后，编程失败的信息存储到DRAMCell中，通过MN1和MN2产生电流Iin经过检测电路来判定是否需要再次编程。若需要再次编程，通过Data register、DRAM Cell和DBUS上的数据信息来区分不同的VT分布，使需要再次编程的Array Cell的BL电压不同，屏蔽不编程的存储单元，从而防止过编程。
本发明实施例中，非易失性存储器在每次编程结束后，通过检测存储阵列中存储单元的阈值电压分布情况，可以将阈值电压分布划分为三类，然后根据三类阈值分布情况判定是否需要重新编程，以及确定不同分类的编程电压。由于编程过程中，非易失性存储器的SA只有数据寄存器能够存储数据，不足以将多种存储单元的阈值电压分布情况全部存储，而应用本发明实施例，提出在SA中加入动态存储单元DRAM Cell临时存储阈值电压分布信息，则可以在减少存储器面积的前提下防止过编程现象。
需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。
参照图3，示出了本发明的一种基于具有动态存储单元的灵敏放大器的编程装置实施例的结构框图，所述灵敏放大器位于非易失性存储器，所述非易失性存储器可以包括存储阵列，所述存储阵列中还可以包括存储单元，具体可以包括如下模块：
检测模块201，用于当所述非易失性存储器的编程结束后，针对所述存储阵列的存储单元按序施加检测电压，获得所述存储阵列中存储单元的阈值电压分布信息；
在本发明的一种优选实施例中，所述灵敏放大器包括数据寄存器以及动态存储单元，所述检测模块201可以包括如下子模块：
第一获得子模块，用于针对存储阵列的存储单元施加第一检测电压，获得第一数据信息；
第一保存子模块，用于将所述第一数据信息保存到所述动态存储单元；
第二获得子模块，用于针对存储阵列的存储单元施加第二检测电压，获得第二数据信息；
第二保存子模块，用于将所述第二数据信息保存到所述数据寄存器中；
提取子模块，用于从所述动态存储单元中提取所述第一数据信息，以及从所述数据寄存器中提取第二数据信息；
信息处理子模块，用于采用所述第一数据信息和所述第二数据信息获得阈值电压分布信息。
在本发明的一种优选实施例中，所述非易失性存储器包括数据总线DBUS，所述存储单元连接字线和位线，所述存储单元具有相应的阈值电压，所述第一获得子可以模块包括如下单元：
第一预充电单元，用于针对所述存储单元的位线和所述数据总线DBUS进行预充电；
第一检测电压施加单元，用于针对所述存储阵列的存储单元的字线施加第一检测电压；
第一比较信息获得单元，用于通过控制逻辑获得所述阈值电压与所述第一检测电压之间的比较信息，并作为第一数据信息。
在本发明的一种优选实施例中，所述第二获得子可以模块包括如下单元：
第二预充电单元，用于针对所述存储单元的位线和所述数据总线DBUS进行预充电；
第二检测电压施加单元，用于针对所述存储阵列的存储单元的字线施加第二检测电压；
第二比较信息获得单元，用于通过控制逻辑获得所述阈值电压与所述第二检测电压之间的比较信息，并作为第二数据信息。
配置模块202，用于根据所述阈值电压分布信息配置针对所述存储单元的编程电压；
在本发明的一种优选实施例中，所述第一检测电压小于所述第二检测电压，所述配置模块202可以包括如下子模块：
第一编程电压配置子模块，用于若所述第一数据信息为所述阈值电压小于所述第一检测电压，则针对所述存储单元配置第一编程电压；
第二编程电压配置子模块，用于若所述第一数据信息为所述阈值电压大于所述第一检测电压，且所述第二数据信息为所述阈值电压小于所述第二检测电压，则针对所述存储单元配置第二编程电压。
触发模块203，用于根据所述阈值电压分布信息生成触发电流信号；
在本发明的一种优选实施例中，所述触发模块203可以包括如下子模块：
第三保存子模块，用于通过逻辑控制将所述数据寄存器中的第二数据信息存储到动态存储单元；
电流信号生成子模块，用于若所述第二数据信息为所述阈值电压小于所述第二检测电压，则生成触发电流信号。
编程模块204，用于当接收到所述触发电流信号时，依据所述编程电压针对所述存储阵列中存储单元进行编程。
在本发明的一种优选实施例中，所述动态存储单元可以由MOS管和电容C组成。
对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本发明所提供的一种基于采用动态存储单元DRAM Cell存储临时数据的灵敏放大器Sense Amplifier的编程方法和装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (13)
1.一种基于具有动态存储单元的灵敏放大器的编程方法，其特征在于，所述灵敏放大器位于非易失性存储器，所述非易失性存储器还包括存储阵列，所述存储阵列中包括存储单元，所述方法包括：
当所述非易失性存储器的编程结束后，针对所述存储阵列的存储单元按序施加检测电压，获得所述存储阵列中存储单元的阈值电压分布信息；其中，所述阈值电压分布信息存储于所述灵敏放大器的动态存储单元；
根据所述阈值电压分布信息配置针对所述存储单元的编程电压；
根据所述阈值电压分布信息生成触发电流信号；
当接收到所述触发电流信号时，依据所述编程电压针对所述存储阵列中存储单元进行编程。
2.根据权利要求1所述的方法，其特征在于，所述灵敏放大器包括数据寄存器以及动态存储单元，所述针对存储阵列的存储单元按序施加检测电压，获得所述存储阵列中存储单元的阈值电压分布信息的步骤包括：
针对存储阵列的存储单元施加第一检测电压，获得第一数据信息；
将所述第一数据信息保存到所述动态存储单元；
针对存储阵列的存储单元施加第二检测电压，获得第二数据信息；
将所述第二数据信息保存到所述数据寄存器中；
从所述动态存储单元中提取所述第一数据信息，以及从所述数据寄存器中提取第二数据信息；
采用所述第一数据信息和所述第二数据信息获得阈值电压分布信息。
3.根据权利要求1所述的方法，其特征在于，所述非易失性存储器包括数据总线DBUS，所述存储单元连接字线和位线，所述存储单元具有相应的阈值电压，所述针对存储阵列的存储单元施加第一检测电压，获得第一数据信息的步骤包括：
针对所述存储单元的位线和所述数据总线DBUS进行预充电；
针对所述存储阵列的存储单元的字线施加第一检测电压；
通过控制逻辑获得所述阈值电压与所述第一检测电压之间的比较信息，并作为第一数据信息。
4.根据权利要求3所述的方法，其特征在于，所述针对存储阵列的存储单元施加第二检测电压，获得第二数据信息的步骤包括：
针对所述存储单元的位线和所述数据总线DBUS进行预充电；
针对所述存储阵列的存储单元的字线施加第二检测电压；
通过控制逻辑获得所述阈值电压与所述第二检测电压之间的比较信息，并作为第二数据信息。
5.根据权利要求1或2或3或4所述的方法，其特征在于，所述第一检测电压小于所述第二检测电压，所述根据阈值电压分布信息配置针对所述存储单元的编程电压的步骤包括：
若所述第一数据信息为所述阈值电压小于所述第一检测电压，则针对所述存储单元配置第一编程电压；
若所述第一数据信息为所述阈值电压大于所述第一检测电压，且所述第二数据信息为所述阈值电压小于所述第二检测电压，则针对所述存储单元配置第二编程电压。
6.根据权利要求1或2所述的方法，其特征在于，所述根据阈值电压分布信息生成触发电流信号的步骤包括：
通过逻辑控制将所述数据寄存器中的第二数据信息存储到动态存储单元；
若所述第二数据信息为所述阈值电压小于所述第二检测电压，则生成触发电流信号。
7.根据权利要求1或2所述的方法，其特征在于，所述动态存储单元由MOS管和电容C组成。
8.一种基于具有动态存储单元的灵敏放大器的编程装置，其特征在于，所述灵敏放大器位于非易失性存储器，所述非易失性存储器还包括存储阵列，所述存储阵列中包括存储单元，所述装置包括：
检测模块，用于当所述非易失性存储器的编程结束后，针对所述存储阵列的存储单元按序施加检测电压，获得所述存储阵列中存储单元的阈值电压分布信息；其中，所述阈值电压分布信息存储于所述灵敏放大器的动态存储单元；
配置模块，用于根据所述阈值电压分布信息配置针对所述存储单元的编程电压；
触发模块，用于根据所述阈值电压分布信息生成触发电流信号；
编程模块，用于当接收到所述触发电流信号时，依据所述编程电压针对所述存储阵列中存储单元进行编程。
9.根据权利要求8所述的装置，其特征在于，所述灵敏放大器包括数据寄存器以及动态存储单元，所述检测模块包括：
第一获得子模块，用于针对存储阵列的存储单元施加第一检测电压，获得第一数据信息；
第一保存子模块，用于将所述第一数据信息保存到所述动态存储单元；
第二获得子模块，用于针对存储阵列的存储单元施加第二检测电压，获得第二数据信息；
第二保存子模块，用于将所述第二数据信息保存到所述数据寄存器中；
提取子模块，用于从所述动态存储单元中提取所述第一数据信息，以及从所述数据寄存器中提取第二数据信息；
信息处理子模块，用于采用所述第一数据信息和所述第二数据信息获得阈值电压分布信息。
10.根据权利要求8所述的装置，其特征在于，所述非易失性存储器包括数据总线DBUS，所述存储单元连接字线和位线，所述存储单元具有相应的阈值电压，所述第一获得子模块包括：
第一预充电单元，用于针对所述存储单元的位线和所述数据总线DBUS进行预充电；
第一检测电压施加单元，用于针对所述存储阵列的存储单元的字线施加第一检测电压；
第一比较信息获得单元，用于通过控制逻辑获得所述阈值电压与所述第一检测电压之间的比较信息，并作为第一数据信息。
11.根据权利要求10所述的装置，其特征在于，所述第二获得子模块包括：
第二预充电单元，用于针对所述存储单元的位线和所述数据总线DBUS进行预充电；
第二检测电压施加单元，用于针对所述存储阵列的存储单元的字线施加第二检测电压；
第二比较信息获得单元，用于通过控制逻辑获得所述阈值电压与所述第二检测电压之间的比较信息，并作为第二数据信息。
12.根据权利要求8或9或10或11所述的装置，其特征在于，所述第一检测电压小于所述第二检测电压，所述配置模块包括：
第一编程电压配置子模块，用于若所述第一数据信息为所述阈值电压小于所述第一检测电压，则针对所述存储单元配置第一编程电压；
第二编程电压配置子模块，用于若所述第一数据信息为所述阈值电压大于所述第一检测电压，且所述第二数据信息为所述阈值电压小于所述第二检测电压，则针对所述存储单元配置第二编程电压。
13.根据权利要求8或9所述的装置，其特征在于，所述触发模块包括：
第三保存子模块，用于通过逻辑控制将所述数据寄存器中的第二数据信息存储到动态存储单元；
电流信号生成子模块，用于若所述第二数据信息为所述阈值电压小于所述第二检测电压，则生成触发电流信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510624006.0A CN106558344B (zh) | 2015-09-25 | 2015-09-25 | 一种基于具有动态存储单元的灵敏放大器编程方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510624006.0A CN106558344B (zh) | 2015-09-25 | 2015-09-25 | 一种基于具有动态存储单元的灵敏放大器编程方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106558344A true CN106558344A (zh) | 2017-04-05 |
| CN106558344B CN106558344B (zh) | 2020-06-26 |
Family
ID=58415402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510624006.0A Active CN106558344B (zh) | 2015-09-25 | 2015-09-25 | 一种基于具有动态存储单元的灵敏放大器编程方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106558344B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109215716A (zh) * | 2017-07-05 | 2019-01-15 | 北京兆易创新科技股份有限公司 | 提高nand型浮栅存储器可靠性的方法及装置 |
| CN109215710A (zh) * | 2017-07-05 | 2019-01-15 | 北京兆易创新科技股份有限公司 | 存储单元及存储器 |
| CN112243033A (zh) * | 2020-10-15 | 2021-01-19 | 浪潮商用机器有限公司 | 获取内存信息的方法、装置、设备及计算机可读存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100683856B1 (ko) * | 2006-01-12 | 2007-02-15 | 삼성전자주식회사 | 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법 |
| US20090067254A1 (en) * | 2007-09-10 | 2009-03-12 | Hynix Semiconductor Inc. | Non-volatile memory device and a method of programming a multi level cell in the same |
| CN101923899A (zh) * | 2009-06-09 | 2010-12-22 | 北京芯技佳易微电子科技有限公司 | 一种非易失存储器的擦除方法及装置 |
| CN102543195A (zh) * | 2010-12-29 | 2012-07-04 | 北京兆易创新科技有限公司 | 一种非易失存储器的擦除方法和装置 |
-
2015
- 2015-09-25 CN CN201510624006.0A patent/CN106558344B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100683856B1 (ko) * | 2006-01-12 | 2007-02-15 | 삼성전자주식회사 | 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법 |
| US20090067254A1 (en) * | 2007-09-10 | 2009-03-12 | Hynix Semiconductor Inc. | Non-volatile memory device and a method of programming a multi level cell in the same |
| CN101923899A (zh) * | 2009-06-09 | 2010-12-22 | 北京芯技佳易微电子科技有限公司 | 一种非易失存储器的擦除方法及装置 |
| CN102543195A (zh) * | 2010-12-29 | 2012-07-04 | 北京兆易创新科技有限公司 | 一种非易失存储器的擦除方法和装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109215716A (zh) * | 2017-07-05 | 2019-01-15 | 北京兆易创新科技股份有限公司 | 提高nand型浮栅存储器可靠性的方法及装置 |
| CN109215710A (zh) * | 2017-07-05 | 2019-01-15 | 北京兆易创新科技股份有限公司 | 存储单元及存储器 |
| CN109215716B (zh) * | 2017-07-05 | 2021-01-19 | 北京兆易创新科技股份有限公司 | 提高nand型浮栅存储器可靠性的方法及装置 |
| CN109215710B (zh) * | 2017-07-05 | 2024-01-23 | 兆易创新科技集团股份有限公司 | 存储单元及存储器 |
| CN112243033A (zh) * | 2020-10-15 | 2021-01-19 | 浪潮商用机器有限公司 | 获取内存信息的方法、装置、设备及计算机可读存储介质 |
| CN112243033B (zh) * | 2020-10-15 | 2022-09-13 | 浪潮商用机器有限公司 | 获取内存信息的方法、装置、设备及计算机可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106558344B (zh) | 2020-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10310734B2 (en) | Tier mode for access operations to 3D memory | |
| US9418000B2 (en) | Dynamically compensating for degradation of a non-volatile memory device | |
| US8441861B2 (en) | Self-check calibration of program or erase and verify process using memory cell distribution | |
| CN105244051A (zh) | 感测放大器 | |
| KR102436992B1 (ko) | 리프레시 제어 장치 | |
| CN105761753A (zh) | 数据加扰解扰器、存储装置及加扰解扰方法 | |
| KR101585551B1 (ko) | 다중-포트 ｓｒａｍ에 대한 적응형 판독 워드라인 전압 부스팅 장치 및 방법 | |
| US9646657B2 (en) | Power loss capacitor test using voltage ripple | |
| CN106558344A (zh) | 一种基于具有动态存储单元的灵敏放大器编程方法和装置 | |
| KR20140014518A (ko) | 비휘발성 메모리 장치 및 그 구동 방법 | |
| TWI508076B (zh) | 記憶體及程式化記憶體之方法 | |
| CN114341772A (zh) | 半导体存储器中的功率管理 | |
| CN111813339B (zh) | 闪存Nand Flash的数据写入方法、装置、电子设备及存储介质 | |
| CN103180908A (zh) | 用于提高闪存的耐久性的方法和装置 | |
| KR20120045202A (ko) | 비휘발성 메모리 장치 및 프로그램 방법 | |
| CN102299537B (zh) | 一种灵敏放大器的预充电控制电路及方法 | |
| KR102453779B1 (ko) | 감지 증폭기 및 저장 장치 | |
| CN103811071B (zh) | 一种高可靠性NAND Flash的读取方法及其系统 | |
| JP6101369B2 (ja) | メモリデバイスにおけるセンス増幅器のセルフタイマ | |
| JP2011123993A5 (zh) | ||
| CN105976866B (zh) | 二进制数据序列的编码方法、存储装置和电子设备 | |
| TWI538407B (zh) | 脈波寬度調節裝置 | |
| CN105070319A (zh) | 一种锁存器和锁存器输出方法 | |
| CN106571157B (zh) | 分组编程方法及其电路 | |
| US11862259B2 (en) | Electronic device, over-erase detection and elimination methods for memory cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |