CN1065552A - 硅的深槽刻蚀技术 - Google Patents

硅的深槽刻蚀技术 Download PDF

Info

Publication number
CN1065552A
CN1065552A CN 92103289 CN92103289A CN1065552A CN 1065552 A CN1065552 A CN 1065552A CN 92103289 CN92103289 CN 92103289 CN 92103289 A CN92103289 A CN 92103289A CN 1065552 A CN1065552 A CN 1065552A
Authority
CN
China
Prior art keywords
silicon
etching
gas
nitrogen
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 92103289
Other languages
English (en)
Other versions
CN1022526C (zh
Inventor
张利春
钱钢
阎桂珍
王咏梅
王阳元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN 92103289 priority Critical patent/CN1022526C/zh
Publication of CN1065552A publication Critical patent/CN1065552A/zh
Application granted granted Critical
Publication of CN1022526C publication Critical patent/CN1022526C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

硅的深槽刻蚀技术是目前超大规模集成电路制 造技术中的一项关键工艺。我们发明了一种新的刻 蚀硅深槽的方法,采用极薄的Zr或ZrN膜(厚度为 300至1000)作掩膜,利用反应离子刻蚀设备刻 蚀硅槽,刻蚀气体选用对设备危害程度很小的SF6, 并附加O2(或N2,或O2+N2)和Ar,在深槽侧壁形成 阻挡刻蚀层,结果得到了侧壁垂直的深槽,可广泛应 用于集成电路中器件之间的隔离。

Description

本发明属于硅器件和集成电路工艺技术。
在超大规模集成电路制造工艺中,硅的深槽隔离技术已成为推动集成电路产业向更高水平发展的一个必要手段。将深槽隔离技术应用于CMOS电路,能有效地克服闩锁效应;应用于双极电路,能大大减小寄生电容,提高击穿电压;而在4兆位以上DRAM中,则需采用深槽技术制作存贮电容。所有这些应用关键在于能否获得侧壁垂直的深槽。
目前为获得剖面陡直的深槽一般采用具有各向异性腐蚀特点的反应离子刻蚀(RIE)技术。其工艺过程如下:
1、在硅片上低温淀积一层SiO2,或结合器件制作工艺过程需要,淀积SiO2/Si3N4/SiO2复合薄膜。顶层SiO2厚度约1微米,用作刻蚀硅槽的掩膜,见图1(a)。
2、光刻之后,腐蚀掉SiO2,露出需要刻蚀硅槽区域的窗口,见图1(b)。
3、去胶之后,用RIE的办法腐蚀Si。选用含氟基的气体腐蚀Si,比如SF6,CF4等。由于氟基气体本身腐蚀Si是各向同性的,即使在典型的反应离子刻蚀的条件下,横向腐蚀也比较严重,往往只能得到“碗”状剖面的硅槽,见图1(c)。
显然,这不能满足深槽应用的要求。
在现有的刻蚀硅深槽技术中,除上述方法外,还有采用含氯基气体刻蚀硅的,比如用Cl2,虽然氯基气体腐蚀硅槽能够获得较为陡直的侧壁,但硅槽底部和侧壁交接处往往形成尖角,这样会造成电场集中,影响器件的特性,而且在后续的热氧化过程中,尖角附近的氧化层不均匀,这将导致深槽电容应用的失败。另外,氯基气体具有很强的腐蚀性,会缩短设备有关部件的使用寿命。
本发明的目的是提供一种刻蚀硅深槽的方法,它能使硅槽侧壁陡直,槽底为圆弧状。
在我们的发明中,采用氟基气体(如SF6)腐蚀硅槽,能够获得侧壁陡直而且底部为圆角的硅槽,克服了氯基气体刻蚀形成尖角的弊端,得到了剖面形貌较为理想的深槽。另外,由于SF6无强腐蚀性,这一点比Cl2更具有优越性,有利于设备的维护和保养,具有实用推广性。本发明的要点如下:
1、在前面提到的硅槽刻蚀工艺中,用作掩蔽的氧化层厚度达1微米,这样入射离子会在厚氧化层侧壁散射而失去方向性,造成槽内的横向腐蚀;而且厚氧化层掩膜侧壁的稍微倾斜,就会急剧增加入射离子的散射机会,造成严重的横向钻蚀。我们提出了用锆(Zr)或氮化锆(ZrN)作掩膜,即利用蒸发或溅射的方法在硅片上生长一层厚度为300A至1000A的锆作为掩膜,或利用反应溅射的方法在硅片上生长一层厚度为300A至1000A的氮化锆作为掩膜。由于这种薄膜在上述反应离子刻蚀硅的条件下几乎不被腐蚀,因此用作掩膜时它的厚度可以很薄,这样在刻蚀过程中,入射离子在掩膜侧壁的散射可以忽略不计,因而避免了由此造成的横向腐蚀。
2、为了获得侧壁陡直的硅深槽需采用各向异性刻蚀技术,而通常采用的SF6这种氟基气体刻蚀是各向同性的,因此很难获得侧壁垂直硅深槽。我们提出用等离子氧化(或等离子氮化)的办法,在硅槽内壁形成刻蚀阻挡层,从而可以获得各向异性的腐蚀效果。具体地说是在通入氟基气体的同时通入以下附加气体:氧气(O2)和氩气(Ar),氮气(N2)和氩气(Ar),或者氧气(O2)、氮气(N2)和氩气(Ar)。O2和N2的作用是进行等离子氧化(或等离子氮化)处理。这里氧(或氮)的作用是与硅反应形成氧(氮)化硅,在槽内(侧面和底部)形成阻挡刻蚀层,保护侧壁硅免遭进一步腐蚀,从而控制硅槽侧壁陡直。Ar主要起物理轰击作用,具有方向性,能除去槽底部的阻挡刻蚀层,使纵向的刻蚀反应能够继续进行下去。
3、采用上述两种措施刻蚀深度为2微米以下硅槽,其侧壁非常陡直。为了得到深度更大的侧壁陡直的深槽,可以采用如下所述的刻蚀工艺过程:将整个刻蚀硅深槽的过程分成若干次(2-10次)进行,每两次刻蚀之间在同一反应室内用等离子氧化(或氮化)处理硅片,即在反应室内通入一定量的氧气、氮气或氧气加氮气,施加射频功率形成氧(或氮)等离子体,使槽内壁生成氧化物(或氮化物),以确保硅槽内壁有足够的阻挡刻蚀层,防止横向腐蚀。由于在两次刻蚀之间进行了等离子氧化(或氮化)处理,所以刻蚀时可以只通入氟基气体(如SF6)和Ar,也可以在通入上述气体的同时通入O2,N2或O2加N2
采用本项硅槽刻蚀技术,能够获得侧壁垂直的硅槽,与前面提到的现有技术相比,有以下优点:
1、采用ZrN(或Zr)作掩膜有效地克服了由厚氧化层侧壁散射造成的横向钻蚀,降低了对掩膜光刻腐蚀工艺的苛刻要求。
2、用SF6气体加附加气体腐蚀硅槽,可以得到各向异性的腐蚀效果,硅槽侧壁垂直。
3、采用本发明制作硅深槽,减少了刻蚀气体对设备的腐蚀,而且无需采用价格昂贵的专用RIE设备,具有实用推广性。
实施例:
1、在硅片上用反应溅射的办法生长一层约500A厚的ZrN薄膜,或用蒸发或溅射的办法生长一层约500A厚的Zr薄膜,见图2(a)。
2、光刻之后,腐蚀掉未被胶掩蔽的ZrN(或Zr),露出需要刻蚀硅槽的窗口,见图2(b)。
3、去胶之后,以ZrN(或Zr)作掩膜,利用反应离子刻蚀机刻蚀硅槽(我们使用的RIE设备是瑞典Plasma  Therm公司制造的520/520型普通反应离子刻蚀机)。刻蚀后的硅槽见图2(c)。
在刻蚀深度为2微米以下硅槽时,采用如下工艺条件:
气体流量:SF610sccm,Ar 20sccm,O230sccm;
13.56MHZ射频功率:300w;
工作气压:42mTorr;
衬底温度:50℃;
刻蚀时间:10min。
在刻蚀深度为5-6微米的深槽时,采用分步刻蚀的办法,每两次刻蚀之间进行等离子氧化处理。
刻蚀条件为:
气体流量:SF64sccm,Ar 10sccm;
13.56MHZ射频功率:150w;
工作气压:13mTorr;
衬底温度:10℃;
刻蚀时间:1min
等离子氧化处理的条件为:
O2气流量:40cm3/min;
13.56MHZ射频功率:200w;
工作气压:55mTorr;
处理时间:5min。
上述过程交替进行10次。
采用上述分步刻蚀所得深槽剖面相当垂直,几乎达到90度,见图3。
附图说明:
图1  反应离子刻蚀技术(RIE)刻蚀硅槽示意图
1  硅衬底
2  氧化硅
3  光刻胶
图2  本发明刻蚀硅槽示意图
1  硅衬底
3  光刻胶
4  Zr或ZrN
图3  本发明刻蚀的硅槽照片

Claims (3)

1、一种包括淀积掩膜、光刻、刻蚀的硅槽刻蚀方法,其特征在于利用蒸发或溅射的方法在硅片表面生长一层300
Figure 921032897_IMG4
至1000
Figure 921032897_IMG5
的Zr掩膜或者利用反应溅射的方法在硅片表面生长一层300
Figure 921032897_IMG6
至1000 的ZrN掩膜。
2、根据权利要求1所述的硅槽刻蚀方法,其特征在于用氟基气体进行刻蚀的同时,通入以下附加气体:
①氧气和氩气,
②氮气和氩气,或者
③氧气、氮气和氩气。
3、根据权利要求1所述的硅槽刻蚀方法,其特征在于用氟基气体进行刻蚀分若干次(2至10次)进行,每两次刻蚀之间用等离子氧化(或氮化)处理硅片,刻蚀时通入的附加气体为:
①氩气,
②氧气和氩气,
③氮气和氩气,或者
④氧气、氮气和氩气;
等离子氧化(或氮化)时通入的气体为:
①氧气,
②氮气,或者
③氧气和氮气。
CN 92103289 1992-05-11 1992-05-11 硅的深槽刻蚀方法 Expired - Fee Related CN1022526C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 92103289 CN1022526C (zh) 1992-05-11 1992-05-11 硅的深槽刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 92103289 CN1022526C (zh) 1992-05-11 1992-05-11 硅的深槽刻蚀方法

Publications (2)

Publication Number Publication Date
CN1065552A true CN1065552A (zh) 1992-10-21
CN1022526C CN1022526C (zh) 1993-10-20

Family

ID=4940126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 92103289 Expired - Fee Related CN1022526C (zh) 1992-05-11 1992-05-11 硅的深槽刻蚀方法

Country Status (1)

Country Link
CN (1) CN1022526C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101148765B (zh) * 2006-09-19 2010-05-12 北京北方微电子基地设备工艺研究中心有限责任公司 硅片蚀刻方法
CN102693910A (zh) * 2011-03-23 2012-09-26 上海华虹Nec电子有限公司 沟槽的干法刻蚀方法
CN104022063A (zh) * 2013-03-01 2014-09-03 中芯国际集成电路制造(上海)有限公司 浅槽的形成方法
CN105336607A (zh) * 2014-05-26 2016-02-17 北大方正集团有限公司 一种功率器件的沟槽的制作方法
CN109461767A (zh) * 2018-10-25 2019-03-12 深圳市金鑫城纸品有限公司 一种超结结构及其制作方法
CN112834083A (zh) * 2020-12-30 2021-05-25 华芯威半导体科技(北京)有限责任公司 一种高精度压力传感器的硅芯片工艺方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100383932C (zh) * 2005-07-05 2008-04-23 华中科技大学 一种硅湿法刻蚀工艺

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101148765B (zh) * 2006-09-19 2010-05-12 北京北方微电子基地设备工艺研究中心有限责任公司 硅片蚀刻方法
CN102693910A (zh) * 2011-03-23 2012-09-26 上海华虹Nec电子有限公司 沟槽的干法刻蚀方法
CN104022063A (zh) * 2013-03-01 2014-09-03 中芯国际集成电路制造(上海)有限公司 浅槽的形成方法
CN104022063B (zh) * 2013-03-01 2017-09-29 中芯国际集成电路制造(上海)有限公司 浅槽的形成方法
CN105336607A (zh) * 2014-05-26 2016-02-17 北大方正集团有限公司 一种功率器件的沟槽的制作方法
CN109461767A (zh) * 2018-10-25 2019-03-12 深圳市金鑫城纸品有限公司 一种超结结构及其制作方法
CN109461767B (zh) * 2018-10-25 2022-03-29 深圳市金鑫城纸品有限公司 一种超结结构的制作方法
CN112834083A (zh) * 2020-12-30 2021-05-25 华芯威半导体科技(北京)有限责任公司 一种高精度压力传感器的硅芯片工艺方法

Also Published As

Publication number Publication date
CN1022526C (zh) 1993-10-20

Similar Documents

Publication Publication Date Title
US7368390B2 (en) Photolithographic patterning process using a carbon hard mask layer of diamond-like hardness produced by a plasma-enhanced deposition process
US5007982A (en) Reactive ion etching of silicon with hydrogen bromide
US5338399A (en) Dry etching method
CN1129957C (zh) 一种用于生产具有双重波纹结构的半导体器件的方法
CN1110843C (zh) 腐蚀硅层的方法
KR100272644B1 (ko) 드라이에칭방법
CN101924018B (zh) 将沟槽顶部拐角改善为圆角的方法
CN1022526C (zh) 硅的深槽刻蚀方法
CN1078741C (zh) 用干法刻蚀在半导体衬底上形成金属布线的方法
KR102073414B1 (ko) 저 에칭 레이트 하드마스크 막을 위한 산소 도핑을 갖는 pvd aln 막
US5767017A (en) Selective removal of vertical portions of a film
CN1086511C (zh) Ⅲ-v族半导体结构和制造方法
CN1945841A (zh) Tft lcd阵列基板结构及非保形绝缘薄膜形成方法和应用
CN102041508A (zh) 刻蚀沟槽的方法
TW434744B (en) Method of plasma etching doped polysilicon layers with uniform etch rates
CN1700418A (zh) 利用双镶嵌工艺来制造t型多晶硅栅极的方法
CN1261999C (zh) 存储器元件的制造方法
US7473645B2 (en) Method of depositing a layer comprising silicon, carbon, and fluorine onto a semiconductor substrate
CN1700419A (zh) 利用双镶嵌工艺来形成t型多晶硅栅极的方法
JPH05326517A (ja) 半導体装置の製造方法
TWI223357B (en) Process for metal patterning
US6139647A (en) Selective removal of vertical portions of a film
KR100313542B1 (ko) 반도체 장치의 게이트 형성방법
KR100533390B1 (ko) 반도체소자의 금속배선패턴 형성방법
Midha et al. Anisotropic pattern transfer of fine resist features to silicon nitride via an intermediate titanium layer

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee