CN106537775B - 电路偏斜补偿触发系统 - Google Patents

Abstract

一种电路偏斜补偿触发系统包括：分压器，其包含P晶体管及N晶体管；及中心节点，其位于所述分压器中，被拉到第一电平。所述电路偏斜补偿触发系统进一步包括：触发器，其用以在所述P晶体管与所述N晶体管之间的偏斜高于阈值时激活。所述触发器用以起始补偿器以调整所述偏斜。

Description

电路偏斜补偿触发系统

相关案例

本发明主张2014年6月12日提出申请的第82/011,556号美国临时申请案的优先权，所述美国临时申请案的全部内容以引用方式并入本文中。

技术领域

本发明一般来说涉及构成电子电路的一部分或全部的P装置及N装置的绝对或相对强度的漂移的检测以及对应信号或信号集的触发。

背景技术

在CMOS电路中，P装置或N装置的绝对强度或者P装置对N装置的相对强度确定电路的数个特性(例如时序、驱动强度及上升/下降时间)。P装置或N装置的绝对或相对强度可由于制造过程公差的标准扩展或由于例如负偏压热不稳定性(NBTI)、正偏压热不稳定性(PBTI)或热载子注入(HCI)等现象随时间而漂移。

在现有技术中，解决方案是：通过提供较长时序间隔、较大基极驱动强度及较长的用于取决于上升/下降时间而捕获数据的时间来提供可处置此漂移的电路。然而，此种类型的额外负担是成本高的。

附图说明

通过实例的方式而非限制的方式在附图的各图中图解说明本发明，且在所述图中相似参考编号指代类似元件，且在所述图中：

图1a是基本P/N分压器传感器的一个实施例的框图。

图1b是P/N电压传感器及电平触发式电路的一个实施例的电路图。

图2是触发补偿电路的过程的一个实施例的框图。

图3是触发电路的电路实施方案的一个实施例。

图4a图解说明针对其中所感测分压器输出X保持高于设定触发器所需要的电平的情形，图3的电路的模拟输出。

图4b图解说明针对其中所感测分压器输出X降到切换触发器所需要的电平的情形，图3的电路的模拟输出。

图5是触发补偿电路的过程的一个实施例的流程图。

图6是传感器(包含多个传感器)的一个实施例的电路图。

图7是指示DC电平及时间相依触发电平的分压器输出节点X的时序图。

图8是SRAM预充电及补偿电路的一个实施例的电路图。

图9a是具有P装置上升时间升压器补偿电路的时钟网络驱动器的一个实施例的电路图。

图9b是时钟与数据保持时间随时钟上升时间而变的时序图，其展示劣化及补偿效应。

图10a是读取辅助电路的一个实施例的电路图。

图10b是写入辅助电路的一个实施例的电路图。

具体实施方式

本发明通过在P装置与N装置类型之间的差高于阈值时设定触发器来解决所述两个装置类型之间的漂移问题。触发器可用以起始或接入补偿器以补偿漂移。

为了将目标功能块随时间的行为维持在预定规格内，在所述块中包含传感器电路，所述传感器电路实时监测并感测所述块中的P装置与N装置之间的漂移且在差高于阈值时产生触发信号。当所监测的节点偏离预设定可接受范围时，触发信号可耦合于补偿器(例如校正电路)中。触发信号可改变电路的时序，或以其它方式补偿漂移。

在一个实施例中，系统包含使用取决于关键P装置的强度的分压器技术来实时监测所述P装置的相对强度的电路，从而当所述P装置的相对强度降到低于预设电平时触发且锁存校正信号。在一个实施例中，电路偏斜补偿触发系统的目的是：通过使用分压器中的P晶体管作为其它P晶体管的代理来检测P型电路元件的降级。相同概念可应用于其中传感器的阈值由于N装置的劣化(由热载子注入(HCI)或另一原因导致)而变高的情形。因此，电路实现对偏斜的补偿，而不论所述偏差是否是制造问题、随时间的降级、另一失败原因的结果。

所附权利要求书中陈述被认为是本发明的特性的新颖特征。然而，通过参考结合附图阅读的以下对说明性实施例的详细说明，将最佳地理解本发明本身以及优选使用模式、其它目标及其优点，其中相似参考编号指示相似组件。

图1a是电路偏斜补偿触发系统的一个实施例的框图。其经设计以通过分压器电路100实时感测P装置相对于N装置的相对强度且一旦分压器的输出X越过目标阈值便切换感测电路110。传感器电路110的输出TRIG激活一或多个补偿电路120。

图1b是电路偏斜补偿触发系统的一个实施例的电路图。图1b对应于图1a的块100及110。P装置P150及N装置N160经定大小以在“接通”时输出初始分压器电平X。此定义开始感测节点X 170参考电压。

由于P装置P150的性能可为时间及活动相依的，因此系统经设计以监测并在性能低于阈值时触发。举例来说，NBTI效应使P装置P150的质量降级。P装置P150是借助信号CTRL来进行门控，而N装置N160是借助互补信号

来进行门控，以确保成对地切换分压器的P150与N160对。在一个实施例中，

是由反相器190产生。

随着P装置P150的强度随时间减弱，感测节点X 170电压电平漂移降低直到其触发信号触发器为止。在一个实施例中，信号触发器是经设计以在信号感测节点X的预定电平下触发的施密特(Schmitt)触发器180。尽管电路展示施密特触发器180，但所属领域的技术人员将理解，可使用例如反相器、感测放大器等替代触发器。触发器180激活补偿机制(未展示)。补偿电路提供对P装置P150的降级的补偿，如所描述。如上文所提及，补偿电路还可补偿N装置N160的降级。P装置P150及N装置N160是CMOS电路中的其它P型装置及N型装置的替代者。因此，将P装置P150或N型装置N160的降级视为系统中的其它P装置类似地降级的指示符。

图2是电路偏斜补偿触发系统的一个实施例的框图。P/N分压器200的感测节点X处的输出由信号触发传感器电路210感测。当感测节点X处的电压降到低于阈值时，传感器电路210被触发。当所述情况发生时，信号触发传感器电路210的输出改变。在一个实施例中，一旦传感器电路210被触发，触发锁存器220便锁存输出，因此一旦经触发，由传感器电路210输出的值便不再改变。传感器电路210的输出被输出到补偿电路230。在一个实施例中，代替被锁存的单个触发器，系统可包含多个触发器，触发器中的每一者可在与所述触发器相关联的阈值被满足时经锁存。

补偿电路230用以补偿P装置的降级。举例来说，可将并行P装置接入到电路中，或可增加电压偏压电平，或可延长保持时间，使得数据得以及时锁存。系统还可接入读取辅助或写入辅助电路或用于补偿电路中的P装置的降级的其它电路元件。

图3是针对P型装置的电路偏斜补偿触发系统的一个实施例的电路图。分压器的基本构建块是晶体管N300、N301、P302及N303。N型装置N300与N301的晶体管对旨在建立分压器的“时间恒定”组件，而成对的P型装置P302与N型装置N303经设计以在时间“零”处具有在强度上与N300:N301相同的分压器比率。然而，P302与N303对的输出是时间相依的，因为P型装置会降级。P302及N303由控制信号CTRL及其补体

进行门控。在一个实施例中，N301也由

进行门控，而N300由Vdd进行门控。

分压器输出感测节点X在CTRL未被断言且

被断言时被拉到“Vdd-Vtn”的“高”，且在CTRL被断言且

未被断言时处于电平X。电平X基于P302及N303的相对强度。在一个实施例中，当P302及N303平衡在例如0.9V的Vdd下时，Vdd-Vtn是0.65V，而电平X是0.45V。在一个实施例中，在此示范性情景中，可在0.3V下触发触发器304。在此上下文中，Vdd是供应电压，且Vtn是N装置的阈值电压。当然，这些电压电平仅是示范性的，且实际电平X及触发电平基于正被监测的电路的需要而可为不同的。

节点X处的所述电压是到信号触发传感器电路(此处由施密特触发器304表示)的输入。感测节点X处的电压随着P302减弱而随时间漂移降低，直到其低得足以触发传感器电路304为止。在一个实施例中，一旦施密特触发器304被触发，输出信号TRIG便经断言为“高”，从而允许锁存器N305将节点(感测节点X)拉低，从而将TRIG锁定于“高”(即经启用)状态中。TRIG是用于用以正被补偿的特定功能的补偿块的激活信号。在一个实施例中，信号

由简单反相器305从信号CTRL产生。尽管图3图解说明对P型装置的此种评估，但所属领域的技术人员将理解，并行测试也可用以对N型装置评估使用效应。

参考图4a及图4b，图4a是针对其中所感测分压器输出X保持高于切换触发激活施密特触发器所需要的电平的情形，图3的电路的代表性模拟输出。在此模拟中，施密特触发器由简单反相器取代以捕获最坏情形TRIG输出不稳定性，因为传感器电路(反相器或施密特触发器)正经受接近于触发电压的输入电平X。控制信号400展示CTRL信号的正常切换。信号X 401展示感测节点X处的电压在“Vdd-Vtn”的高与低(未低得足以切换感测电路)之间转变。触发信号402展示在反相器传感器不具有施密特触发器的迟滞区特性的情形下，传感器的输出停留在零处、具有陡而“低”的瞬发性波动(此处大约为200mV)。

图4b是针对其中所感测分压器输出X充分地下降以触发施密特触发器的情形，图3的电路的代表性模拟输出。其还展示锁存到永久“高”状态中的信号TRIGGER 402a。控制信号400a展示CTRL信号的正常切换。感测节点X 401a处的电压展示节点X在“Vdd-Vtn”的高与低(降低到足以切换感测电路)之间转变。TRIGGER 402a展示传感器电路的输出。一旦TRIG首次切换为“高”，其便激活图3的锁存器N305，从而将信号TRIG锁定为高，而不管控制信号CTRL如何转变。

图5是补偿触发系统的一个实施例的流程图。框500及框501的过程展示在感测节点X处感测分压器电路的输出的传感器电路(施密特触发器或反相器)的时间相依环路。只要感测节点X处的电压保持高于阈值，如在框501处所确定，系统便继续测量感测节点X处的电压，且触发器保持非作用，且返回到框500以再次进行测量。在一个实施例中，此测量是连续的。在另一实施例中，测量可为周期性的。

当感测节点X处的电压降到低于阈值(如在框501处所测量)时，传感器电路接通，从而在框502处断言信号TRIG。在框504处，传感器电路触发激活锁存器。在一个实施例中，锁存器锁定传感器输入“LO”及TRIG输出“HI”。在框503处，对输出信号TRIG的断言激活一或多个补偿电路。以此方式，系统可使用触发器来补偿P晶体管及/或N晶体管的质量的改变。在一个实施例中，对于多电平触发器来说，过程可在接入第二或后续补偿电路之前返回到框500以继续测量感测节点X处的电压。多电平触发器提供用于触发各种补偿电路的多个阈值。在将补偿电路锁存到系统中之后，系统继续测试感测节点X处的电压，且可依约定而接入额外补偿电路元件。

图6是其中在各种电平下激活多个传感器的较综合电路代表的一个实施例的电路图。此使系统能够激活数个补偿电路，每次均是响应于不同程度的P装置或N装置改变而被激活。

时间相依分压器电路N600、N601、P602及N603的操作与图3中所描述的操作相同。然而，代替一个传感器电路对感测节点X的单个预指派电平做出反应，激活一组传感器电路605、605a、605b、605c等等中的一或多者。

在感测节点X的预计划电平下激活每一触发器。在一个实施例中，触发器具有越来越低的电压阈值，使得每一触发器具有不同阈值，且因此每一触发器是在不同电压电平下被触发。在一个实施例中，每一触发器激活单独的补偿电路610、610a、610b、610c。因此，当达到第一触发电平时，激活触发器605a，且激活第一补偿电路610a。当所述电路随后降级到使得第二触发器605b被触发的电平(其为低于第一触发器的阈值电压)时，激活第二补偿电路610b。具有此触发器与补偿电路序列确保电路元件的后续降级可得到补偿。在另一实施例中，每一触发器可耦合到同一补偿电路，且调整所述同一补偿电路内的设定。可视需要使用替代的一或多个补偿电路。补偿电路可全部为相同类型或可为处于不同电平的不同类型。在一个实施例中，单个触发器可激活一个以上补偿电路。

在一个实施例中，锁存器N607由表示具有最低激活阈值的传感器的最后触发信号TRIG 606激活。以此方式，随着P晶体管继续降级，可将额外补偿电路接入到电路中。此使得能够延长电路的功能寿命，且减小严重电路问题的可能性。在一个实施例中，系统可替代N晶体管(而非P晶体管)测试，如所属领域的技术人员将理解。在此实例中，电路中的每一N型晶体管将由P型晶体管取代，且反之亦然。此外，Vdd将由接地取代，而Control及

将保持不变。所属领域的技术人员将理解如何修改此电路以适当地测试N晶体管降级。在一个实施例中，完整电路实施方案可包含对两种类型的晶体管的测试。

在一个实施例中，电路可具有多个传感器及补偿电路。在一个实施例中，系统可具有单独传感器以用于快速P晶体管、慢速P晶体管、电路上不同位置中的晶体管、具有不同电压电平输入的晶体管等等。在一个实施例中，补偿电路可为位置相依的。

图7是分压器输出节点X随时间而变的示范性曲线图，其指示时间t＝0处的DC电平及激活对应传感器电路的切换的时间相依触发电平700、701、702等等。应注意，补偿电路可处理实际晶体管处的行为，但不影响所描述的传感器电路的行为，因为补偿并未施加到此电路。

图8是SRAM预充电电路的补偿电路的一个实施例。P装置800及801是经定大小以满足对设定BL 802及

803的值的特定时序约束的初始装置。P装置810及820是由传感器电路的TRIG信号触发的补偿装置。当将先前未经使用的P装置810及820接入到电路中时，电路返回到预劣化状态。此使预充电强度及时序达到预劣化状态。尽管仅展示一组替代晶体管，但系统可包含可视需要接入到电路中的多个层级的替代晶体管。

图9a是用于时钟驱动器的劣化上升时间的数据保持补偿的补偿电路的一个实施例的电路图。补偿电路包含在先前P型装置充分劣化以导致时钟偏斜时接入到电路中的补偿P装置910。图9b图解说明示范性时钟信号及数据信号。时钟信号901表示时钟驱动器的初始上升时间。在一个实施例中，时钟信号902的虚线表示时钟驱动器因P型装置的劣化而劣化的上升时间。间隙903表示初始数据保持时间。如可见，在劣化的情况下存在不充分的保持时间。通过将N型晶体管910接入补偿电路而恢复时钟(由白色箭头展示)。可通过使用此补偿电路来设计电路，使得时钟频率不需要考虑到时钟驱动器的上升时间的预期劣化。

图10a是读取辅助电路的一个实施例的电路图。在一个实施例中，可实施读取辅助电路，从而减弱字线的电压电平，因此减弱读取操作期间对存取N装置的驱动。所述减弱可为几毫伏。基于传感器的块输出，可产生1到“n”个控制信号1004以精细调谐“泄放器”N装置的强度。通过将泄放器N装置中的一或多者接入到电路中，将如所期望地调谐字线的电压电平。

图10b是写入辅助电路的一个实施例的电路图。一种实施写入辅助的方式是：通过形成具有多个P型装置的分压器网络而使去往存储器阵列的VDD在写入期间“崩溃”。分压器网络(如所展示)可包含可通过控制1到控制n而独立地被激活的一或多个分压器。系统基于由传感器电路检测到的强度差而产生控制信号，如上文所论述。通过接入网络中的分压器中的一或多者而实现适当电平的电压崩溃。

当然，经提供用于读取及写入辅助的示范性电路仅是实例。在不背离本发明的情况下，可利用调整由触发电路所检测到的偏斜的任何方法(不论是当前已知还是后来开发)。

在前述说明书中，已参考特定示范性实施例对所揭示的实施例进行了描述。然而，将显而易见，可在不背离所附权利要求书中所陈述的本发明的较广泛精神及范围的情况下对本发明做出各种修改及改变。因此，应将说明书及图式视为说明性而非限制性意义。

Claims (20)

1.一种电路偏斜补偿触发系统，其包括：

分压器，其包含P晶体管及N晶体管；

中心节点，其位于所述分压器中，被拉到第一电平；

触发器，其用以在所述P晶体管与所述N晶体管之间的偏斜高于阈值时激活，且所述触发器用以起始补偿器以调整所述偏斜，

所述触发器通过接入读取辅助电路以实现对所述P晶体管及所述N晶体管中的一或多者的降级的校正；

其中所述补偿器包括位于SRAM中的所述读取辅助电路，其中所述分压器中的所述P晶体管将对所述读取辅助电路的需要进行建模；且

其中所述读取辅助电路减弱字线的电压电平。

2.根据权利要求1所述的电路偏斜补偿触发系统，其中所述P晶体管及所述N晶体管经定大小以实现初始电压参考值。

3.根据权利要求1所述的电路偏斜补偿触发系统，其进一步包括：

第二分压器，其包括两个N晶体管，第一N晶体管以Vdd作为输入，且第二N晶体管以经反相控制信号(CTRL)作为输入，所述第二分压器的输出在所述分压器中的所述中心节点处提供第一电平。

4.根据权利要求1所述的电路偏斜补偿触发系统，其进一步包括：

锁存器，其用以一旦激活所述触发器便使所述触发器保持接通，借此使所述补偿器保持作用。

5.根据权利要求1所述的电路偏斜补偿触发系统，其中所述补偿器包括位于SRAM中的额外预充电装置，其中所述分压器中的所述P晶体管将所述SRAM中的第一预充电装置的条件进行建模。

6.根据权利要求1所述的电路偏斜补偿触发系统，其中所述补偿器包括位于触发器中的保持时间调整器，其中所述分压器中的所述P晶体管表示时钟驱动器中经反映处于时钟上升时间降级的P装置。

7.根据权利要求1所述的电路偏斜补偿触发系统，其中所述偏斜由以下各项中的一或多者引起：电路老化或负偏压温度不稳定性、过程偏斜或随机过程变化。

8.根据权利要求1所述的电路偏斜补偿触发系统，其中所述偏斜由热载子注入HCI引起。

9.一种提供电路补偿触发系统的方法，其包括：

监测感测节点处的电压，所述感测节点位于包含P晶体管及N晶体管的分压器的输出处，所述感测节点处的所述电压表示所述P晶体管与所述N晶体管之间的偏斜；

在所述感测节点使用第二分压器设置第一电平电压，所述第二分压器包括以下各项中的一个：

两个N晶体管，第一N晶体管以Vdd作为输入，且第二N晶体管以经反相控制信号CTRL作为输入；及

两个P晶体管，第一P晶体管以接地作为输入且第二P晶体管以互补CTRL作为输入；

当所述感测节点处的所述电压低于阈值时激活触发器，所述触发器用以起始补偿器以调整所述偏斜。

10.根据权利要求9所述的方法，其中所述P晶体管及所述N晶体管经定大小以实现初始电压参考值。

11.根据权利要求9所述的方法，其进一步包括：

在所述触发器被激活之后锁存所述触发器以使所述触发器保持接通，借此使所述补偿器保持作用。

12.根据权利要求9所述的方法，其中所述补偿器包括以下各项中的一者：

额外预充电装置，其位于SRAM中，其中所述分压器中的所述P晶体管将所述SRAM中的第一预充电装置的条件进行建模，

读取辅助电路，其位于SRAM中，其中所述分压器中的所述P晶体管将对所述读取辅助电路的需要进行建模，且所述触发器接入所述读取辅助电路，

写入辅助电路，其位于所述SRAM中，其中所述分压器中的所述P晶体管将对所述写入辅助电路的需要进行建模，且所述触发器接入所述写入辅助电路，及

保持时间调整器，其位于触发器中，其中所述分压器中的所述P晶体管表示时钟驱动器中经反映处于时钟上升时间降级的P装置。

13.根据权利要求9所述的方法，其中所述偏斜由以下各项中的一或多者引起：电路老化或负偏压温度不稳定性、过程偏斜或随机过程变化。

14.根据权利要求9所述的方法，其中所述偏斜由热载子注入HCI引起。

15.一种电路，其包括：

第一对第一类型的晶体管，其位于分压器布置中；

第二对晶体管，其位于第二分压器布置中，所述第二对晶体管包含一个第一类型晶体管及一个第二类型晶体管，所述第二对晶体管经定大小以匹配所述第一对晶体管；

感测节点，其耦合到所述分压器及所述第二分压器，所述感测节点的值基于所述一个第二类型晶体管及所述一个第一类型晶体管的相对强度；及

触发电路，其在信号降到低于阈值时激活，以输出用以激活补偿器的触发信号。

16.根据权利要求15所述的电路，其中配置是以下各项中的一或多者：

所述第一类型的晶体管包括N型晶体管，且所述第二类型的晶体管包括P型晶体管，所述补偿器用以补偿因以下各项中的一或多者所致的所述P型晶体管的降级：电路老化、负偏压温度不稳定性、过程偏斜及随机过程变化；及

所述第一类型的晶体管包括P型晶体管，且所述第二类型的晶体管包括N型晶体管，所述补偿器用以补偿因以下各项中的一或多者所致的所述N型晶体管的降级：电路老化、热载子注入、过程偏斜及随机过程变化。

17.根据权利要求15所述的电路，其进一步包括：

第二触发电路，其耦合到所述感测节点，所述第二触发电路具有低于第一阈值的第二阈值，所述第二触发电路用以在所述感测节点处的电压降低到所述第二阈值时激活第二补偿器。

18.根据权利要求16所述的电路，其中所述补偿器包括SRAM中的读取辅助电路，其中所述分压器中的P型晶体管将对所述读取辅助电路的需要进行建模，且所述触发电路接入所述读取辅助电路。

19.根据权利要求16所述的电路，其中所述P型晶体管和所述N型晶体管经定大小以实现初始电压参考值。

20.根据权利要求15所述的电路，其进一步包括：锁存器，其用以一旦激活所述触发电路便使所述触发电路保持接通，借此使所述补偿器保持作用。

Images