CN106534864B - 多通道协同工作的多比特jbig编解码方法及编解码器装置 - Google Patents
多通道协同工作的多比特jbig编解码方法及编解码器装置 Download PDFInfo
- Publication number
- CN106534864B CN106534864B CN201610883133.7A CN201610883133A CN106534864B CN 106534864 B CN106534864 B CN 106534864B CN 201610883133 A CN201610883133 A CN 201610883133A CN 106534864 B CN106534864 B CN 106534864B
- Authority
- CN
- China
- Prior art keywords
- bit
- decoding
- bridge
- jbig
- dma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Error Detection And Correction (AREA)
Abstract
本发明公开了一种多通道协同工作的多比特JBIG编解码方法，应用于打印机、传真机等，适合于经过半色调处理后的1/2/4比特图片，最多可同时进行4副1比特图片，或2副2比特图片，或2副1比特图片和1副2比特图片，或者1副4比特图片的编解码。具体包括如下步骤：编码时，输入桥将总线输入的1个字图片数据取同一比特放在一起分成n个平面分别输出给n路JBIG编码器进行编码；其中n为1、2或4；解码时，每一路解码器将解出来的图片写入输出桥的FIFO中，当数量足够一个突发后被输出DMA读出，通过总线写入DDR存储。
Description
技术领域
本发明属于JBIG编解码器领域，具体是一种多通道协同工作的多比特JBIG编解码器。
背景技术
随着数字信息时代的发展，人们对图像数据的需求向高速和高分辨率方向发展，JBIG作为一种有效的二值图像压缩算法，广泛应用于打印机、传真等行业。
在实际应用中，JBIG编码模块一般对半色调处理后的图片进行压缩，JBIG解码模块一般将解压后的图片直接送出到打印模块。随着人们对分辨率需求的增加，打印模块逐渐能够支持1/2/4比特图片，因此也要求JBIG编解码模块能够对多比特图片进行压缩和解压。ITU-T T82标准规定了JBIG算法对于多比特图片处理，相当于把每一像素同一比特单独取出，当作多幅1比特的二值图片独立处理。目前业内广泛运用的JBIG编解码C代码jbigkit-2.1则是将多比特放在不同数组中进行处理。在硬件实现上，1路JBIG编解码器同样只能处理其中的1比特。同一像素的各个比特在内存中一般连续存储，若要使用1路JBIG编解码器支持多比特图片，则会浪费大量带宽，否则需要事先对数据进行处理，将每一比特单独存储，因此目前多数JBIG IP（知识产权）只支持1比特图片。
发明内容
本发明的主要目的是针对多比特二值图像的JBIG编解码问题，提供了一种多通道协同工作的多比特JBIG编解码装置，包括n路JBIG编解码器、输入桥、输出桥，其中n为1、2或4，输入桥、输出桥分别连接在JBIG编解码器两端，输入桥、输出桥另一端分别连接n路输入DMA和输出DMA，仅配置1路寄存器控制JBIG编解码方式以及比特数，通过桥判断，将正确寄存器值送到各路编解码器。
进一步的，四路编解码通道能协同工作，每一路通道能独立处理1bit数据的图片，处理B（1/2/4）比特数据的图片时，使用B路通道一起工作。
进一步的，四路编解码通道相对独立，某一路通道能配置成编码模式，也能配置成解码模式，同时其他通道也既可以配置成编码或者解码模式。
进一步的，内核通过AHB总线访问JBIG编解码器，并读写寄存器。
进一步的，各路总线请求经过仲裁器后通过AXI主机连接到DDR。
进一步的，在4比特编码时，只有第一路输入DMA被使能进行工作，其余三路输入DMA处于空闲状态，桥会将转换后的数据分别输给各个路的编解码器，编码结果则写入输出桥，通过4路输出DMA，接着分别写入4块不同的地址中；
在4比特解码时，4路压缩数据分别通过4个输入DMA从内存中读入，直接进入4路编解码器；解码结果写入输出桥中，再将数据重新拼接成4比特图片，通过第一路输出DMA写入DDR，其余输出DMA不使能。
本发明还提供了一种多通道协同工作的多比特JBIG编解码方法，，适合于处理1/2/4比特数据的图片，其编解码方法包括如下步骤：
输入桥将总线输入的1个字图片数据取同一比特放在一起分成n个平面分别输出给n路JBIG编码器进行编码；其中n为1、2或4；
解码时，每一路解码器将解出来的图片写入输出桥的FIFO中，当数量足够一个突发后被输出DMA读出，通过总线写入DDR存储。
进一步的，若n=4，对于每一行图片数据，JBIG解码器会对图片数据进行字对齐处理，即当图片宽度不为32的整数倍时，JBIG解码器会将解码后一行最后一个字的数据低位自动补0至整字输出。
进一步的，在组合2/4比特图片时，若出现多余的字，在桥输出的时将多余的数据剔除。
进一步的，具体为：把1个字拆成4个字节，分别存储到4个8比特位宽FIFO中，通过计数器判断当前字是否为行末字；通过图片宽度以及为图片的比特数判断是否有多余全0的字，以及行末字中有几个字节为多余数据；多余字节不写入FIFO中。
进一步的，仅配置1路寄存器，该寄存器控制JBIG编解码方式以及比特数，通过桥判断，将正确寄存器值送到各路编解码器。
本发明使用了4路JBIG编解码器，并使用输入和输出桥对数据进行拆分和组合，通过寄存器配置控制每一路功能，不需要改变原有单路JBIG编解码器，仅需要在外部加上输入输出桥等模块即可实现数据上1比特到多比特的扩展。
附图说明
图1是4比特图片编码数据拆分示意图；
图2是JBIG解码对图片数据进行字对齐示意图；
图3是4比特图片组合示意图；
图4是FIFO对应关系判断流程图；
图5是模式寄存器配置示意图；
图6是完整的支持1/2/4比特图片的JBIG编解码架构图。
具体实施方式
下面结合附图对本发明作进一步说明。
如图1所示，现以4比特图片编码为例，说明输入桥如何将数据进行拆分（解码与此类似，只需将步骤反过来即可）：输入桥将总线过来的1个字数据取同一比特放在一起分成4个平面分别输出给4路JBIG编码器。
解码过程中，每一路解码器将解出来的图片写入输出桥的FIFO中，当数量足够一个突发后会被输出DMA读出，通过总线写入DDR存储。如图2所示，对于每一行图片数据，JBIG解码器会对图片数据进行字对齐处理，即当图片宽度不为32的整数倍时，JBIG解码器会将解码后一行最后一个字的数据低位自动补0至整字输出。因此在组合2/4比特图片时，有可能出现多余的字，例如对于2比特图片，宽度除32后余数小于16的情况下，在组合后的数据则会出现1个多余的全0字（该字由分别来自两幅图片用于补齐的低16位全0数据组成）。4比特图片则可能出现1/2/3个字的多余数据。在桥输出的时候需要将多余的数据剔除。如图3所示为4比特图片出现2个字的多余数据情形，处理方法为把1个字拆成4个字节，分别存储到4个8比特位宽FIFO中，通过计数器判断当前字是否为行末字。通过图片宽度以及为图片的比特数判断是否有多余全0的字，以及行末字中有几个字节为多余数据。多余字节不写入FIFO中。经过该操作后JBIG解码器输出的1个字到输出桥中的4个字节的FIFO的对应关系可能发生变化，即原本JBIG解码器输出1个字中的[31:24]位写入输出桥的第一个8比特FIFO中，下一行可能写入第二个8比特FIFO中。FIFO对应关系判断流程如图4所示。
此外，为了配置方便，同时避免误配，多比特的JBIG编解码仅需配置1路寄存器即可。例如对于4比特图片进行编解码，只需配置第1路的模式寄存器，该寄存器包括JBIG如何进行编解码（例如典型预测、2/3行模板等）以及比特数。通过桥判断，将正确寄存器值送到各路编解码器。
如图5所示，若要编解码4比特图片，则会使用第1，2，3，4路编解码器，将第1路配置成4bit模式，接着只需配置第1路的模式寄存器即可。若编解码2比特图片则使用第1，2路或者第3，4路，使用第1，2路时，先将第1路配置成2bit模式，接着配置第1路的模式寄存器。剩下的3，4路可以自由使用成1个2比特编解码器或者2个1比特编解码器。使用第3，4路是，先将第3路配制成2bit模式，接着配置第3路的模式寄存器，剩下的1，2路也可以自由使用。
对于每一路编解码器，均有对应的模式寄存器，硬件需要根据对应的模式采用不同的方式对图片进行编码或者解码，且编解码配置必须一致。在多路工作的时候，硬件要求软件先配置图片为几比特，再配置模式寄存器，此时硬件会根据图片比特数，将总线配置的模式值分别写入多路的寄存器中。保证多比特情况下，每一路的编解码配置均一致，同时解简化了软件配置多次的操作。
此外在编码模式下，需要配置多个目的地址，因为此时每一路编码器把1张多比特图片当作独立多张单比特进行操作，多比特的编码结果需要写入到多块地址中独立存放。同理多比特解码时需要配置多个源地址。各路编解码器读取各自路的寄存器值。
此外，在结束中断上也需要进行一定的处理。由于多路情况下，虽然编解码器的处理速度均为1比特每周期，但是当打开典型预测功能并且遇到典型行时（当前行数据和上一行数据相同），则不需要对当前行点进行编码或者解码，仅需要复制上一行数据，速度大大加快。由此造成了多路图片的编解码速度不同步，结束也有先后。在编码时，即要求各路在编完本路的图片后，拉低该路的使能信号，当所有路都编码结束后，才给出结束中断。若出现错误中断则与是否为多比特图片无关，直接输出到内核。
如图6所示，该图为一个完整的支持1/2/4比特图片的JBIG编解码架构图，包括寄存器以及DMA等模块。将输入输出桥接在JBIG编解码器外层，完成信号以及数据转换，即可支持多比特图片。内核可以通过AHB总线访问JBIG编解码子系统，读写寄存器。每一路编解码器通过输入DMA和输出DMA向外请求读入或者写出数据。各路总线请求经过仲裁器后通过1个AXI主机连接到DDR。
在4比特编码时，将1副4比特图像通过桥转变为4副1比特的图像。因此只有第一路输入DMA被使能进行工作，其余三路输入DMA处于空闲状态，桥会将转换后的数据分别输给各个路的编解码器。编码结果则写入输出桥，通过4路输出DMA，接着分别写入4块不同的地址中。
在4比特解码时，4路压缩数据分别通过4个输入DMA从内存中读入，直接进入4路编解码器。解码结果写入输出桥中，输入桥会确保每路解码结果都已经写入内部FIFO中，再将数据重新拼接成4比特图片，通过第一路输出DMA写入DDR，其余输出DMA不使能。
Claims (4)
1.一种多通道协同工作的多比特JBIG编解码装置，包括n路JBIG编解码器、输入桥、输出桥，其中n为1、2或4，其特征在于：输入桥、输出桥分别连接在JBIG编解码器两端，输入桥、输出桥另一端分别连接n路输入DMA和输出DMA，仅配置1路寄存器控制JBIG编解码方式以及比特数，通过桥判断，将正确寄存器值送到各路编解码器；
四路编解码通道能协同工作，每一路通道能独立处理1bit数据的图片，处理1、2或4比特数据的图片时，使用1、2或4路通道工作；
在4比特编码时，只有第一路输入DMA被使能进行工作，其余三路输入DMA处于空闲状态，桥会将转换后的数据分别输给各个路的编解码器，编码结果则写入输出桥，通过4路输出DMA，接着分别写入4块不同的地址中；
在4比特解码时，4路压缩数据分别通过4个输入DMA从内存中读入，直接进入4路编解码器；解码结果写入输出桥中，再将数据重新拼接成4比特图片，通过第一路输出DMA写入DDR，其余输出DMA不使能。
2.如权利要求1所述的多通道协同工作的多比特JBIG编解码装置，其特征在于四路编解码通道相对独立，某一路通道能配置成编码模式，也能配置成解码模式，同时其他通道也既可以配置成编码或者解码模式。
3.如权利要求1所述的多通道协同工作的多比特JBIG编解码装置，其特征在于：内核通过AHB总线访问JBIG编解码器，并读写寄存器。
4.如权利要求1所述的多通道协同工作的多比特JBIG编解码装置，其特征在于：各路总线请求经过仲裁器后通过AXI主机连接到DDR。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610883133.7A CN106534864B (zh) | 2016-10-10 | 2016-10-10 | 多通道协同工作的多比特jbig编解码方法及编解码器装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610883133.7A CN106534864B (zh) | 2016-10-10 | 2016-10-10 | 多通道协同工作的多比特jbig编解码方法及编解码器装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106534864A CN106534864A (zh) | 2017-03-22 |
| CN106534864B true CN106534864B (zh) | 2019-03-26 |
Family
ID=58331285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610883133.7A Active CN106534864B (zh) | 2016-10-10 | 2016-10-10 | 多通道协同工作的多比特jbig编解码方法及编解码器装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106534864B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112835829B (zh) * | 2021-02-10 | 2022-10-28 | 西南电子技术研究所（中国电子科技集团公司第十研究所） | 多通道dma传输测控信号的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4435781A (en) * | 1980-03-07 | 1984-03-06 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Memory-based parallel data output controller |
| CN1538248A (zh) * | 2003-04-14 | 2004-10-20 | 北京启迪时代科技有限公司 | 激光打印系统的图像编解码装置及方法 |
| CN1881974A (zh) * | 2005-06-16 | 2006-12-20 | Lg电子株式会社 | 发送/接收ofdm信号的方法及其移动通信终端 |
| CN101069067A (zh) * | 2003-11-17 | 2007-11-07 | Gsi集团公司 | 采用串联多比特内插子编码器的绝对编码器 |
-
2016
- 2016-10-10 CN CN201610883133.7A patent/CN106534864B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4435781A (en) * | 1980-03-07 | 1984-03-06 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Memory-based parallel data output controller |
| CN1538248A (zh) * | 2003-04-14 | 2004-10-20 | 北京启迪时代科技有限公司 | 激光打印系统的图像编解码装置及方法 |
| CN101069067A (zh) * | 2003-11-17 | 2007-11-07 | Gsi集团公司 | 采用串联多比特内插子编码器的绝对编码器 |
| CN1881974A (zh) * | 2005-06-16 | 2006-12-20 | Lg电子株式会社 | 发送/接收ofdm信号的方法及其移动通信终端 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106534864A (zh) | 2017-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05284367A (ja) | 画像符号化装置 | |
| JPH0720096B2 (ja) | 情報処理システム | |
| CN110784225A (zh) | 数据压缩、解压方法及相关装置、电子设备、系统 | |
| CN105187845A (zh) | 视频数据解码装置及解码方法 | |
| CN106534864B (zh) | 多通道协同工作的多比特jbig编解码方法及编解码器装置 | |
| CN100508604C (zh) | 算术编码电路和算术编码控制方法 | |
| KR100694095B1 (ko) | 버스 연결 방법 및 장치 | |
| CN101778278A (zh) | 图像编码器和图像编码方法 | |
| US20070230579A1 (en) | Serial processing of video signals using a programmable hardware device | |
| CN105578116A (zh) | 一种基于dsp的多通道视频流控制系统和方法 | |
| US6104728A (en) | Device for selecting address words by demultiplex decoding | |
| US6763150B1 (en) | Image processing system with multiple processing units | |
| CN102568605A (zh) | 系统总线检错纠错方法和nand flash控制器 | |
| US20060170708A1 (en) | Circuits for processing encoded image data using reduced external memory access and methods of operating the same | |
| JPS5955657A (ja) | 回線走査方式 | |
| JP3251447B2 (ja) | 符号化装置及び方法、並びに復号化装置及び方法 | |
| CN110335323B (zh) | 现场可编程逻辑门阵列器件的比特流图像化方法 | |
| JPH10215228A (ja) | 伝送符号誤り訂正システムならびに該システムに用いる符号化装置および復号化装置 | |
| JP2899284B2 (ja) | 画像データ符号化装置 | |
| US5463734A (en) | Multiprocessing system for exchanging running-state information by encoding the information into an address for transmission between processors | |
| CN101345873A (zh) | 一种解码图片的方法及装置 | |
| CN115512738A (zh) | 双沿采样电路及用于其的数据采样方法、装置及系统 | |
| CN115580728A (zh) | 数据处理方法、电子设备及其介质 | |
| JP3271592B2 (ja) | ファクシミリ装置 | |
| JP3108243B2 (ja) | 符号化及び復号化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200210 Address after: 310012 A408 room, Neusoft building, 99 Huaxing Road, Hangzhou, Zhejiang, Xihu District Co-patentee after: ZHUHAI PANTUM ELECTRONICS Co.,Ltd. Patentee after: HANGZHOU SHUOTIAN TECHNOLOGY Co.,Ltd. Address before: 310012 A408 room, Neusoft building, 99 Huaxing Road, Hangzhou, Zhejiang, Xihu District Patentee before: HANGZHOU SHUOTIAN TECHNOLOGY Co.,Ltd. |
|
| TR01 | Transfer of patent right |