CN106505132A - 半导体发光装置及其制造方法 - Google Patents

半导体发光装置及其制造方法 Download PDF

Info

Publication number
CN106505132A
CN106505132A CN201610727568.2A CN201610727568A CN106505132A CN 106505132 A CN106505132 A CN 106505132A CN 201610727568 A CN201610727568 A CN 201610727568A CN 106505132 A CN106505132 A CN 106505132A
Authority
CN
China
Prior art keywords
groove
semiconductor layer
finger electrodes
conductive semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610727568.2A
Other languages
English (en)
Inventor
金基石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106505132A publication Critical patent/CN106505132A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21K—NON-ELECTRIC LIGHT SOURCES USING LUMINESCENCE; LIGHT SOURCES USING ELECTROCHEMILUMINESCENCE; LIGHT SOURCES USING CHARGES OF COMBUSTIBLE MATERIAL; LIGHT SOURCES USING SEMICONDUCTOR DEVICES AS LIGHT-GENERATING ELEMENTS; LIGHT SOURCES NOT OTHERWISE PROVIDED FOR
    • F21K9/00—Light sources using semiconductor devices as light-generating elements, e.g. using light-emitting diodes [LED] or lasers
    • F21K9/20—Light sources comprising attachment means
    • F21K9/23—Retrofit light sources for lighting devices with a single fitting for each light source, e.g. for substitution of incandescent lamps with bayonet or threaded fittings
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V23/00—Arrangement of electric circuit elements in or on lighting devices
    • F21V23/003—Arrangement of electric circuit elements in or on lighting devices the elements being electronics drivers or controllers for operating the light source, e.g. for a LED array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Led Devices (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

本发明提供了一种LED及其制造方法，所述LED包括：半导体堆叠件，其包括第一导电半导体层、第二导电半导体层、布置在第一导电半导体层与第二导电半导体层之间的有源层、以及穿过第二导电半导体层和有源层形成以暴露出布置在有源层下方的第一导电半导体层的一些部分的沟槽；第一指形电极，其沿着各沟槽布置，并且电连接至第一导电半导体层在沟槽中暴露出的所述一些部分；绝缘层，第一指形电极位于绝缘层上，并且绝缘层布置在第二导电半导体层和各沟槽的内侧壁上；以及第二指形电极，其电连接至第二导电半导体层。

Description

半导体发光装置及其制造方法
相关申请的交叉引用
本申请要求于2015年9月3日在韩国知识产权局提交的韩国专利申请No.10-2015-0124912的优先权，该申请的公开以引用方式全文并入本文中。
技术领域
与示例性实施例一致的设备和方法涉及半导体发光装置(LED)。
背景技术
LED通过电子和空穴的复合产生特定波长带中的光。由于与基于灯丝的光源相比，LED具有更长的有效寿命、低功耗、优秀的初始驱动特性等，因此对LED的需求持续增加。具体地说，能够发射短波长蓝光的III族氮化物半导体引起了关注。
近来，积极地研究提高LED的发光效率。具体地说，研发了各种电极结构来提高LED的发光效率和光功率。
发明内容
示例性实施例解决了至少以上问题和/或缺点以及上面未描述的其它缺点。另外，不要求示例性实施例克服上述缺点，并且其可不克服上述任何缺点。
一个或多个示例性实施例可提供一种具有新颖的电极结构的LED及其制造方法，其可防止发光效率降低和提高光功率。
根据示例性实施例的一方面，提供了一种LED，其包括：半导体堆叠件，其包括第一导电半导体层、第二导电半导体层、布置在第一导电半导体层与第二导电半导体层之间的有源层、以及穿过第二导电半导体层和有源层以到达第一导电半导体层的一些部分的多个沟槽；第一指形电极，其沿着所述多个沟槽布置，并且电连接至第一导电半导体层在沟槽中暴露出的所述一些部分；绝缘层，其布置在第一指形电极所在的第二导电半导体层的一些部分和各沟槽的内侧壁上；以及第二指形电极，其电连接至第二导电半导体层。
所述LED还可包括布置在第二导电半导体层上的电流分布层，其中，第二指形电极可布置在电流分布层上。
电流分布层可布置在第二导电半导体层的除布置有第一指形电极的那一部分之外的上表面上。
电流分布层可包括透明电极层。例如，电流分布层可包括从以下材料中选择的任一个：氧化铟锡(ITO)、掺锌ITO(ZITO)、氧化锌铟(ZIO)、氧化镓铟(GIO)、氧化锌锡(ZTO)、掺氟氧化锡(FTO)、掺铝氧化锌(AZO)、掺镓氧化锌(GZO)、In4Sn3O12和氧化锌镁(Zn(1-x)MgxO，0≤x≤1)中的至少一个。
第一指形电极和绝缘层的布置在第一指形电极下方的各部分可形成全向反射器(ODR)。
绝缘层的至少一部分可包括分布式布拉格反射器(DBR)多层膜。
所述多个沟槽中的各个沟槽之间的间距中的至少一个间距可与其它沟槽之间的间距不同。
所述多个沟槽中的至少一个中的第一指形电极与第一导电半导体层之间的接触面积可与其它沟槽中的接触面积不同。
所述LED还可包括分别连接至第一指形电极和第二指形电极的第一电极焊盘和第二电极焊盘。
第一电极焊盘可布置在位于第二导电半导体层上的绝缘层的一部分上，并且第二电极焊盘可布置在第二导电半导体层上。
所述多个沟槽的至少一部分可以以随着与第一电极焊盘相距的距离增大而增大的间距排列。可替换地，当所述多个沟槽中的至少一个沟槽与第一电极焊盘相距的距离增大时，所述至少一个沟槽中的第一指形电极与第一导电半导体层之间的接触面积可减小。
所述多个沟槽的至少一个可以以随着与第一电极焊盘相距的距离增大而减小的间距排列。可替换地，当所述至少一个沟槽远离第一电极焊盘时，所述至少一个沟槽中的第一指形电极与第一导电半导体层之间的接触面积可增大。
根据示例性实施例的一方面，提供了一种LED，该LED包括：半导体堆叠件，其包括第一导电半导体层、第二导电半导体层、布置在第一导电半导体层与第二导电半导体层之间的有源层、多个第一沟槽和至少一个第二沟槽，所述多个第一沟槽和至少一个第二沟槽穿过第二导电半导体层和有源层以到达第一导电半导体层的一些部分；第一指形电极，其沿着所述多个第一沟槽布置，并且连接至第一导电半导体层在第一沟槽中的所述一些部分；绝缘层，其布置在第一指形电极所在的第二导电半导体层和第一沟槽的内侧壁上，以及布置在所述至少一个第二沟槽的内表面上；以及第二指形电极，其布置在所述至少一个第二沟槽中的绝缘层上，并且电连接至第二导电半导体层。
所述LED还可包括电流分布层，其布置在第二导电半导体层上，并且电连接至第二指形电极，其中，电流分布层可沿着绝缘层的上表面延伸至所述至少一个第二沟槽中，并且第二指形电极可布置在电流分布层的位于所述至少一个第二沟槽中的部分上。
第一沟槽和所述至少一个第二沟槽可具有实质上相同的深度。
所述至少一个第二沟槽可包括多个沟槽，并且第二指形电极可沿着所述多个沟槽布置。
所述LED还可包括分别连接至第一指形电极和第二指形电极的第一电极焊盘和第二电极焊盘，其中，绝缘层可具有在第二电极焊盘与第二导电半导体层之间延伸的部分。
根据示例性实施例的一方面，提供了一种制造LED的方法，所述方法包括以下步骤：通过在衬底上按次序生长第一导电半导体层、有源层和第二导电半导体层来形成半导体堆叠件；在半导体堆叠件中形成多个沟槽，所述多个沟槽穿过第二导电半导体层和有源层以到达第一导电半导体层的一些部分；沿着所述多个沟槽形成绝缘层，以在所述多个沟槽中的每一个中暴露出第一导电半导体层的一些部分中的每一个；沿着所述多个沟槽形成第一指形电极，以电连接至第一导电半导体层的暴露的部分；以及形成第二指形电极，以电连接至第二导电半导体层。
附图说明
通过参照附图描述特定示例性实施例，以上和/或其它方面将变得更加清楚，其中：
图1是根据示例性实施例的LED的示意性平面图；
图2是沿着图1所示的LED的线X-X'截取的示意性剖视图；
图3是沿着图1所示的LED的线Y-Y'截取的示意性剖视图；
图4A、图4B、图4C和图4D是根据示例性实施例的制造LED的方法的剖视图；
图5是根据示例性实施例的LED的示意性平面图；
图6是沿着图5所示的LED的线I-I'截取的示意性剖视图；
图7根据示例性实施例的LED的示意性平面图；
图8是沿着图7所示的LED的线X1-X1'截取的示意性剖视图；
图9是沿着图7所示的LED的线X2-X2'截取的示意性剖视图；
图10是沿着图7所示的LED的线Y-Y'截取的示意性剖视图；
图11是根据示例性实施例的LED的示意性平面图；
图12是沿着图11所示的LED的线X3-X3'截取的示意性剖视图；
图13是采用根据示例性实施例的LED的LED封装件的侧剖视图；
图14是采用根据示例性实施例的LED的LED封装件的侧剖视图；
图15是采用根据示例性实施例的LED的侧光式背光单元的剖视图；
图16是采用根据示例性实施例的LED的直下式背光单元的剖视图；
图17是采用根据示例性实施例的LED的显示装置的分解透视图；以及
图18是包括根据示例性实施例的LED的照明装置的分解透视图。
具体实施方式
下面参照附图更加详细地描述特定示例性实施例。
在以下描述中，即使在不同的附图中，相同的附图标号也用于相同的元件。提供诸如详细的构造和元件的在描述中定义的内容来帮助综合理解示例性实施例。然而，清楚的是，可在没有这些具体限定的内容的情况下实现示例性实施例。另外，因为公知的功能或构造的不必要的细节将使得说明变得模糊，所以未详细描述它们。
在整个说明书中，应该理解，当诸如层、区或衬底的元件被称作“位于”另一元件“上”、“连接至”或“耦接至”另一元件时，其可直接“位于”另一元件“上”、直接“连接至”或“耦接至”另一元件，或者可存在介于它们之间的其它元件。相反，当元件被称作“直接位于”另一元件“上”、“直接连接至”或“直接耦接至”另一元件时，可不存在介于它们之间的元件或层。相同标号始终指代相同元件。如本文所用，术语“和/或”包括相关所列项之一或多个的任何和所有组合。
应该理解，虽然本文中可使用术语第一、第二、第三等来描述多个构件、组件、区、层和/或部分，但是这些构件、组件、区、层和/或部分不应被这些术语限制。这些术语仅用于将一个构件、组件、区、层或部分与另一区、层或部分区分开。因此，下面讨论的第一构件、组件、区、层或部分可被称作第二构件、组件、区、层或部分，而不脱离示例性实施例的教导。
为了方便描述，本文中可使用诸如“在……之上”、“上”、“在……之下”、“下”等的空间相对术语来描述附图中所示的一个元件与另一元件的关系。应该理解，空间相对术语旨在涵盖使用或操作中的装置的除图中所示的取向之外的不同取向。例如，如果图中的装置颠倒，则被描述为“在其它元件之上”或“在其它元件上方”的元件将因此被取向为“在”其它元件或特征“之下”或“下方”。因此，术语“在……之上”可根据附图的特定方向涵盖在……之上和在……之下这两个取向。装置可按照其它方式取向(旋转90度或位于其它取向)，并且可相应地解释本文所用的空间相对描述语。
本文所用的术语仅是为了描述特定实施例，并且不旨在限制本公开。如本文所用，除非上下文清楚地指明不是这样，否则单数形式“一个”、“一”和“该”也旨在包括复数形式。还应该理解，术语“包括”和/或“包括……的”当用于本说明书中时，指明存在所列特征、整体、步骤、操作、构件、元件和/或它们的组，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、构件、元件、组件和/或它们的组。
在附图中，例如，由于制造技术和/或公差，可预计所示的形状的修改。因此，示例性实施例不应理解为限于本文所示的区的具体形状，例如，以包括制造导致的形状的变化。以下实施例也可构造为一个或它们的组合。
图1是根据示例性实施例的LED的示意性平面图。图2和图3是分别沿着图1所示的LED的线X-X'和Y-Y'截取的示意性剖视图。
参照图1至图3，根据示例性实施例的LED 10可包括衬底11和布置在衬底11上的半导体堆叠件15。
半导体堆叠件15可包括第一导电半导体层15a、有源层15b和第二导电半导体层15c。缓冲层12可设置在衬底11与第一导电半导体层15a之间。
衬底11可为绝缘衬底、导电衬底和/或半导体衬底。例如，衬底11可包括蓝宝石、SiC、Si、MgAl2O4、MgO、LiAlO2、LiGaO2或GaN中的至少一个。不平部分P可形成在衬底11的上表面16上。不平部分P可增大光提取效率和提高生长的单晶的质量。不平部分P可为示例性实施例的图2所示的半球状突起，但是不限于此，并且可为具有各种其它形状和不规则性的不平坦结构。
缓冲层12可为InxAlyGa1-x-yN(0≤x≤1，0≤y≤1)。例如，缓冲层12可包括AlN、AlGaN、InGaN、GaN或InAlGaN中的至少一个。例如，缓冲层12可通过将多个层组合或者逐渐改变其成分来形成。
第一导电半导体层15a可为成分为AlxInyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的n型氮化物半导体层，并且n型杂质可为Si。例如，第一导电半导体层15a可为n型GaN。第二导电半导体层15c可为成分为AlxInyGa1-x-yN的p型氮化物半导体层，并且p型杂质可为Mg。例如，第二导电半导体层15c可为p型AlGaN/GaN。有源层15b可为其中量子阱层与量子势垒层彼此交替地堆叠的多量子阱(MQW)结构。例如，在使用氮化物半导体的情况下，有源层 15b可为GaN/InGaN MQW结构。
第一电极18(例如，n型电极)和第二电极19(例如，p型电极)可包括第一电极焊盘18a和第二电极焊盘19a以及分别从它们延伸的多个第一指形电极18b和多个第二指形电极19b。在示例性实施例中，如平面图中所示，第一电极焊盘18a和第二电极焊盘19a可布置在LED 10的相对的角中，但这不是限制。作为非限制性示例，所述多个第一指形电极18b和第二指形电极19b可布置为实质上彼此平行，以从对应的第一电极焊盘18a和第二电极焊盘19a延伸。在图1的示例性实施例中，仅示出了第一电极焊盘18a和第二电极焊盘19a中的每一个中的一个。然而，在示例性实施例中，第一电极焊盘18a和第二电极焊盘19a中的至少一个可包括多个焊盘。
半导体堆叠件15可包括多个沟槽T。在图1的示例性实施例中，示出了四个沟槽T，但这不是限制，并且可实现更多或更少的沟槽。沟槽T可穿过第二导电半导体层15c和有源层15b延伸至第一导电半导体层15a的一些部分。
所述多个沟槽T可排列在形成有第一指形电极18b的部分中。例如，所述多个沟槽T可排列在第一指形电极18b从第一电极焊盘18a延伸的纵向24上。
可在半导体堆叠件15的上表面上形成绝缘层14。如图2所示，在第一指形电极18b的位置下方，绝缘层14可设置在第二导电半导体层15c的一些部分和由半导体堆叠件形成的沟槽T的内侧壁20上。绝缘层14可确保与沿着沟槽T布置的第一指形电极18b的选择性接触。
具体地说，如图2所示，绝缘层14可允许第一导电半导体层15a的部分在由第一导电半导体层15a的上表面形成的沟槽T的底表面22处形成的开口e中暴露出来，而其上布置有第一指形电极18b的第二导电半导体层15c的部分和沟槽T的内侧壁可被绝缘。
因此，即使第一指形电极18b布置在所述多个沟槽T所排列的方向上，第一指形电极18b也可具有与第一导电半导体层15a的位于沟槽T的底表面上的各部分电连接的部分C，但是可与位于沟槽T之间的台面区(例如，有源层15b和第二导电半导体层15c)电绝缘。
这样，通过形成所述多个沟槽而不用蚀刻其上将形成第一指形电极18b的全部部分，可减小根据第一指形电极18b的形成的有效光发射区。结果，LED 10的光发射效率可增大。同时，可通过将沟槽T之间的间隔(也就是说，台面区)合适地调整至微尺寸并允许台面区用作微LED单元来预计微LED的效果(光效率的增大)。
在该结构中，如图2所示，绝缘层14的位于各沟槽T的内侧壁上的各部分及其周边和位于绝缘层14的这些部分上的第一指形电极18b可设为由低折射率层(例如，绝缘层14)和反射金属的组合形成的全向反射器(ODR)。由于反射金属本身特性的消光系数(例如，反射率的阈值；Ag为86％，Al为92％)，反射金属自身可能不允许获得具有特定阈值或更大阈值的反射率。在示例性实施例中引入的ODR在其中堆叠有相对低折射率的层和反射金属的结构的情况下可具有针对整体取向角的高反射率，并且可期望提供高光提取效率。例如(但不是限制)，用于第一指形电极18b或其下方额外层的反射金属可与诸如Ag、Al或Rh的材料一起使用。绝缘层14可与诸如SiO2、Si3N4、HfO2、SiON、TiO2、Ta2O3或SnO2的材料一起使用，并且可根据绝缘层14的折射率等具有合适厚度t0，从而提供期望的ODR结构。
在示例性实施例中，第一电极焊盘18a可与第二电极焊盘19a一起布置在第二导电半导体层15c上。第一电极焊盘18a可包括设置在其下方以与第二导电半导体层15c绝缘的绝缘层14。这样，通过不对形成了第一电极焊盘18a的区施加用于暴露第一导电半导体层15a的蚀刻，可额外减小有效光发射区。例如，绝缘层14可形成在第二电极焊盘19a的下部上，以用作电流阻挡层。这种电流阻挡层可允许电流更有效地通过第二指形电极19b分布。
电流分布层17可布置在实质上整个第二导电半导体层15c上。电流分布层17可与第二导电半导体层15c欧姆接触，并且可将通过第二电极19传递的电流均匀地分布至第二导电半导体层15c。例如，除与形成了第一导电电极的至少一部分的区域对应的区域以外，电流分布层17可形成在第二导电半导体层15c的上表面的整个区上。例如，在绝缘层14布置在第二导电半导体层15c上的情况下，可在形成绝缘层14之前形成电流分布层17，因此电流分布层17可位于绝缘层14下方。
电流分布层17可为透明导电氧化物。例如，电流分布层17可为诸如ITO、ZITO、ZIO、GIO、ZTO、FTO、AZO、GZO、In4Sn3O12或Zn(1-x)MgxO(0≤x≤1)的透光导电氧化物。
在示例性实施例中，提供布置在第二导电半导体层15c上的电流分布层17作为示例，并且可部分或全部省略电流分布层17。在示例性实施例中，绝缘层14可设为LED 10的钝化层。例如，绝缘层14可包括LED 10周围的隔离区，以设置在半导体堆叠件15的除将要形成电流分布层17的区以外的表面上。
图4A至图4D分别是沿着图1所示的LED的线X-X'截取的剖视图，作为示出制造图1所示的LED的方法的操作的剖视图。
如图4A所示，缓冲层12可形成在衬底11上，并且用于LED的半导体堆叠件15可形成在缓冲层12上。
半导体堆叠件15可包括第一导电半导体层15a、有源层15b和第二导电半导体层15c，并且可为上述氮化物半导体。可利用诸如金属有机化学气相沉积(MOCVD)、分子束外延(MBE)和氢化物气相外延(HVPE)之类的工艺在衬底11上生长半导体堆叠件15。
接着，如图4B所示，沟槽T可形成在半导体堆叠件15中，以使得第一导电半导体层15a的一些部分可被暴露出来。
可通过部分地去除第二导电半导体层15c和有源层15b的蚀刻工艺来实现这一点。在示例性沟槽形成工艺中，还可执行将半导体堆叠件15划分为器件单元的隔离ISO蚀刻工艺。隔离ISO区和沟槽T可具有实质上相同的深度。可将第一导电半导体层15a的被各沟槽T暴露的部分设为连接至第一指形电极18b。
接着，如图4C所示，绝缘层14可形成在形成了沟槽T的半导体堆叠件15上。
在该工艺中形成的绝缘层14可通过以下步骤获得：在形成有沟槽T的表面的整个区上沉积绝缘层14；以及随后选择性地去除绝缘层14的一些部分。绝缘层14可覆盖沟槽T的内侧壁、沟槽T的周边以及沟槽T之间的第二导电半导体层15c的上部。绝缘层14在各沟槽T的底表面中可具有开口e，以允许第一导电半导体层15a的一部分被暴露出来。例如，绝缘层14可为SiO2、Si3N4、HfO2、SiON、TiO2、Ta2O3或SnO2。如上所述，绝缘层14可与将在所描述的工艺中形成的第一电极18一起设为ODR结构。绝缘层14可为DBR多层膜，其中具有不同折射率的介电膜交替地堆叠。这样，采用绝缘层14作为ODR结构或者DBR多层膜结构还可提高光提取效率(参照图10)。
接着，虽然未在图4A至图4C中示出，但是电流分布层17可形成在第二导电半导体层15c的上表面上。电流分布层17可与第二导电半导体层15c欧姆接触，并且可将通过第二电极19传递的电流均匀地分布至第二导电半导体层15c。这种导电氧化物可在沉积工艺之后受到额外热处理工艺(例如，500℃或更高)，以获得期望的电/光学特性。
接着，如图4D所示，第一电极18可沿着沟槽T形成。
在该工艺中，第一电极焊盘18a可形成在绝缘层14的位于第二导电半导体层15c上的部分上，并且第一指形电极18b可沿着所述多个沟槽T形成，以在第一指形电极18b的部分C处连接至第一导电半导体层15a的暴露的部分。第一指形电极18b可通过绝缘层14与不期望的部分绝缘。虽然未在图4D中示出，但是图1和图3所示的第二电极19也可与第一电极一起形成或依次形成。
例如，第一电极18和第二电极19可包含诸如Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt和Au之类的材料，并且可被采用作为具有单层或者两层或更多层的结构。虽然不限于此，第一电极18和第二电极19可通过实质上相同的电极形成工艺形成和由实质上相同的电极材料形成。
另外，在当前电极形成工艺中，第一指形电极18b和第二指形电极19b可与第一电极焊盘18a和第二电极焊盘19a一起形成，并且可由实质上相同的电极材料形成。例如，利用分离的工艺，第一电极焊盘18a和第二电极焊盘19a可具有诸如Au、Sn和Au/Sn之类的额外接合金属。
图5是根据示例性实施例的LED的示意性平面图。图6是沿着图1所示的LED的线I-I'截取的示意性剖视图。
参照图5和图6，根据示例性实施例的LED 30可包括衬底31和布置在衬底31上的半导体堆叠件35。
半导体堆叠件35可包括第一导电半导体层35a、有源层35b和第二导电半导体层35c。缓冲层32可布置在衬底31与第一导电半导体层35a之间。除非特别另有说明，否则在该示例性实施例中采用的组件与以上参照示例性实施例描述的组件相同或相似。
第一电极38和第二电极39可包括：第一电极焊盘38a和第二电极焊盘39a；以及多个第一指形电极38b和多个第二指形电极39b，它们分别从第一电极焊盘38a和第二电极焊盘39a延伸，并且彼此交错地排列。作为非限制性示例，第一电极焊盘38a和第二电极焊盘39a可排列为彼此相对。第一指形电极38b可从第一电极焊盘38a的两侧延伸，并且可弯曲。例如，一个第二指形电极39b可从第二电极焊盘39a朝着第一电极焊盘38a延伸，从而其变得位于由第一指形电极38b形成的区域内部，并且两个第二指形电极39b可在第一指形电极38b的外侧上延伸，并且可弯曲，但这不是限制。第二电极39可通过电流分布层37将电流提供至第二导电半导体层35c。电流分布层37可为透明导电氧化物。例如，电流分布层37可为诸如ITO、ZITO、ZIO、GIO、ZTO、FTO、AZO、GZO、In4Sn3O12或Zn(1-x)MgxO(0≤x≤1)之类的透光导电氧化物。
第一电极38可连接至第一导电半导体层35a的被多个沟槽T1、T2、T3和T4暴露出的各部分。如图5和图6所示，半导体堆叠件35可包括一定排列方式的所述多个沟槽T1至T4。如图6所示，沟槽T1至T4可穿过第二导电半导体层35c和有源层35b到达第一导电半导体层35a的所述部分。
在示例性实施例中，所述多个沟槽T1至T4可针对两个第一指形电极38b按照两行设置。可在第一指形电极38b从第一电极焊盘38a延伸的方向上形成包括沟槽T1至T4的各行中的每一行。例如，布置在各行中的沟槽T1至T4可分别彼此面对。绝缘层34可设置在布置了第一指形电极38b的第二导电半导体层35c的部分和沟槽T1至T4的内侧壁上。如图6所示，绝缘层34可通过不被布置(例如，被蚀刻等)在沟槽T1至T4的底表面上而允许第一导电半导体层35a的一些部分被暴露出来，同时布置了第一指形电极38b的第二导电半导体层35c的部分和沟槽T1至T4的内侧壁可彼此绝缘。
第一指形电极38b可电连接至沟槽T1至T4的底表面上的第一导电半导体层35a的暴露的部分，但是可与位于沟槽T1至T4之间的台面区电绝缘。
这样，使用沟槽T1至T4可允许根据第一指形电极38b的形成的有效光发射区减小。另外，位于沟槽T1至T4的内侧壁及其周边上的绝缘层34的一些部分和位于绝缘层34的这些部分上的第二指形电极39b可设为ODR结构，从而显著增大光提取效率。
所述多个沟槽T1至T4的排列方式以及接触部分C1至C4的面积可调整为有助于减小电流拥挤效应。参照图5，四个沟槽T1至T4可排列为具有随着沟槽位置与第一电极焊盘38a之间的距离增大而增大的间距(d1＜d2＜d3＜d4)。这种排列方式可使第一电极焊盘38a的周边区中的电流供应减弱，并且可加强第二电极焊盘39a的周边区中的电流供应。针对与此相似的目的，各个沟槽T1至T4的接触部分C1至C4的面积可分别随着与第一电极焊盘38a的距离增大而减小(C1＞C2＞C3＞C4)。沟槽T1至T4可为不同尺寸，以改变第一指形电极38b与第一导电半导体层35a之间的接触部分C1至C4的面积。例如，沟槽T1至T4可为大尺寸(S1＞S2＞S3＞S4)，以增大接触部分C1至C4的面积(C1＞C2＞C3＞C4)。
作为示例，示出并描述了所述多个沟槽T1至T4的排列方式和接触部分C1至C4的面积，作为一种减轻第二电极焊盘39a的周边区中的电流拥挤效应的措施；然而，这种排列方式不是限制。
例如，对于在其他区中发生电流拥挤效应的电极排列方式而言，可应用沟槽T1至T4的其它排列方式和/或调整接触部分C1至C4的面积。例如，在与示例性实施例相似的电极排列方式中，当在第一电极焊盘38a的周边中发生电流拥挤效应时，四个沟槽T1至T4可排列为分别具有随着与第一电极焊盘38a之间的距离增大而减小的间距，或者可分别具有随着各个沟槽T1至T4的接触部分C1至C4与第一电极焊盘38a之间的距离增大而面积大小增大的区域。
在示例性实施例中，作为示例，各个沟槽T1至T4之间的间距或者接触部分C1至C4的面积仅示为逐渐改变。作为另一示例，可仅调整沟槽T1至T4的一些部分中的每一个之间的间距或者接触部分C1至C4的一些部分的面积。例如，可将所述多个沟槽T1至T4中的每一个之间的间距中的至少一个确定为与其它沟槽中的每一个之间的间距不同，或者可将所述多个沟槽T1至T4中的至少一个上的第一指形电极38b与第一导电半导体层35a之间的接触部分的面积确定为与其它沟槽中的每一个之间的接触部分的面积不同。
图7是根据示例性实施例的LED的示意性平面图。图8至图10是分别沿着图7所示的LED的线X1-X1'、X2-X2'和Y-Y'截取的示意性剖视图。
参照图7和图8，根据示例性实施例的LED 50可包括衬底51和布置在衬底51上的半导体堆叠件55。
半导体堆叠件55可包括第一导电半导体层55a、有源层55b和第二导电半导体层55c，如图8所示。可在衬底51与第一导电半导体层55a之间设置缓冲层52。除非另外具体说明，否则在该示例性实施例中采用的组件与以上参照各个示例性实施例描述的组件相同或相似。
第一电极58和第二电极59可包括第一电极焊盘58a和第二电极焊盘59a以及分别从它们延伸的第一指形电极58b和第二指形电极59b。在示例性实施例中，第一指形电极58b和第二指形电极59b可分别从第一电极焊盘58a和第二电极焊盘59a延伸，并且可分别布置为接近或邻近于LED的相对侧部。
半导体堆叠件55可包括用于第一指形电极58b的一个或多个第一沟槽Ta和用于第二指形电极59b的一个或多个第二沟槽Tb。第一沟槽Ta和第二沟槽Tb可穿过第二导电半导体层55c和有源层55b，以允许第一导电半导体层55a的一些部分被暴露出来，并且可分别在第一指形电极58b的纵向24和第二指形电极59b的纵向60上排列。如图10所示，第一沟槽Ta和第二沟槽Tb可具有实质上相同的深度d，因此，可通过相同的工艺形成。
第一指形电极58b可在第一沟槽Ta排列的方向上形成。如图8所示，可在布置了第一指形电极58b的第二导电半导体层55c的一些部分和第一沟槽Ta的内侧壁上设置绝缘层54，并且通过在第一沟槽Ta的底表面的至少一些部分中具有开口e，而可以允许第一指形电极58b具有与第一导电半导体层55a的在第一沟槽Ta的底表面上的部分电连接的部分C。这里，第一指形电极38b可与位于第一沟槽Ta之间的台面区的表面电绝缘。
可通过形成所述多个第一沟槽Ta而不蚀刻将要形成第一电极58的所有区来减小有效光发射区。通过如上所述调整与每个沟槽的距离和/或各沟槽之间的距离(参照图5)，可期望在电流集中的区中提供额外电流分布效应。将绝缘层54布置在第一电极58下方可允许将形成第一电极58的金属和绝缘层54设为ODR结构，从而显著提高光提取效率。
可替换地，绝缘层54可为其中交替地堆叠了具有不同折射率的介电膜的DBR多层膜。如图10所示，绝缘层54可为其中交替地堆叠了具有不同折射率的第一绝缘层54a和第二绝缘层54b的反射式结构。
可控制各个第一沟槽Ta之间的间距以在它们之间提供具有微尺寸的光发射区，并且通过微LED的效果可极大地增大光效率。
第二指形电极59b可沿着第二沟槽Tb以及第二沟槽Tb之间的第二导电半导体层55c的上表面布置。因此，第二指形电极59b可具有如图9所示的弯曲形状。绝缘层54可在第二沟槽Tb的内表面上延伸，以使得第一导电半导体层55a以及第二导电半导体层55c和有源层55b不被暴露。因此，即使第二指形电极59b沿着所述多个第二沟槽Tb的内表面形成，也可防止第二指形电极59b不期望地连接至第一导电半导体层55a和有源层55b。
在示例性实施例中，可在第二导电半导体层55c的上表面以及布置在第二沟槽Tb的由半导体堆叠件形成的内侧表面和第二沟槽Tb的由第一导电半导体层55a的上表面形成的底表面上的绝缘层54上形成电流分布层57。第二指形电极59b可连接至第二沟槽Tb中的电流分布层57。在示例性实施例中，沿着所述多个第二沟槽Tb布置第二指形电极59b可允许第二指形电极59b布置在如第二沟槽Tb的底表面那样的相对低的深度，从而提高光提取效率。
图11是根据示例性实施例的LED的示意性平面图。图12是沿着图11所示的LED的线X3-X3'截取的示意性剖视图。
如图11和图12所示，与以上参照示例性实施例描述的LED 50相似，LED 50'可包括衬底51和布置在衬底51上的半导体堆叠件55。半导体堆叠件55可包括第一导电半导体层55a、有源层55b和第二导电半导体层55c。衬底51和半导体堆叠件55可包括设置在它们之间的缓冲层52。
LED 50'还可包括布置在第二导电半导体层55c上的电流分布层57'。绝缘层54'可在第二电极59’的至少一部分的下方布置在电流分布层57'上。
与上述示例性实施例相似，第一电极58可包括第一电极焊盘58a和从其对应地延伸的第一指形电极58b。半导体堆叠件55可包括用于第一指形电极58b的多个沟槽Ta。与图8的第一沟槽Ta相似，沟槽Ta可穿过第二导电半导体层55c和有源层55b以允许第一导电半导体层55a的一些部分被暴露出来，并且可排列在第一指形电极58b的纵向上。
绝缘层54'可设置在第一电极58的下部和沟槽Ta的内侧壁上。绝缘层54'可具有开口e，沟槽Ta的底表面可通过该开口e暴露出来，并且第一指形电极58b和第一导电半导体层55a可通过开口e在如参考符号C指示的部分处彼此连接。
第二电极59'可包括第二电极焊盘59a'和从其对应地延伸的第二指形电极59b'。如图12所示，在示例性实施例中采用的第二电极59'可布置在绝缘层54'上。布置在第二电极焊盘59a'下方的绝缘层54'可用作电流阻挡层(CBL)。绝缘层54'可包括在第二指形电极59b'排列的方向上形成的多个开口O。在开口O中，第二指形电极59b'可连接至通过开口O暴露的电流分布层57'。各个开口O之间的间距及开口的面积的调整可允许第二指形电极59b'与电流分布层57'之间的接触部分的区域和各个区域之间的间距得到控制。这样，与沟槽Ta相似，使用绝缘层54'的开口O可允许有效地控制LED 50'中的电流分布。
可采用根据上述示例性实施例的LED作为各种应用中的光源。
图13是采用以上参照各个示例性实施例描述的LED的LED封装件400的剖视图。
图13所示的LED封装件400可包括LED 402、安装衬底410和包封件408。LED 402可布置在将通过布线W电连接至安装衬底410的安装衬底410上。安装衬底410可包括衬底主体411、上电极413、下电极414和将上电极413连接至下电极414的贯通电极412。安装衬底410可设为诸如印刷电路板(PCB)、金属芯印刷电路板(MCPCB)、金属印刷电路板(MPCB)或柔性印刷电路板(FPCB)的衬底，并且可按照各种形式应用安装衬底410的结构。
包封件408可具有带上凸表面的圆顶形透镜结构，并且可通过引入不同的结构来调整发射的光的取向角。
图14是采用以上参照各个示例性实施例描述的LED的LED封装件500的剖视图。
图14所示的LED封装件500可包括LED 402、封装件主体502和一对引线框503。
LED 402可布置在引线框503上，并且LED 402的各个电极焊盘可按照倒装芯片接合方式电连接至引线框503。例如，除引线框503之外，LED 402还可布置在不同的部分上，诸如布置在封装件主体502上。封装件主体502可具有杯形的凹槽部分，从而可增大光反射效率，并且包括透光材料的包封件508可形成在凹槽部分中，以包封LED402。
例如，包封件408和508可包含诸如荧光体和/或量子点的波长转换材料。
荧光体可具有以下分子式和颜色：
黄色和绿色Y3Al5O12:Ce、黄色和绿色Tb3Al5O12:Ce以及黄色和绿色Lu3Al5O12:Ce(基于氧化物的)；黄色和绿色(Ba,Sr)2SiO4:Eu以及黄色和橙色(Ba,Sr)3SiO5:Ce(基于硅酸盐的)；绿色β-SiAlON:Eu、黄色La3Si6N11:Ce、橙色α-SiAlON:Eu、红色CaAlSiN3:Eu、红色Sr2Si5N8:Eu、红色SrSiAl4N7:Eu和红色SrLiAl3N4:Eu(基于氮化物的)；Ln4-x(EuzM1-z)xSi12- yAlyO3+x+yN18-x-y(0.5≤x≤3，0＜z＜0.3，0＜y≤4)-分子式(1),其中Ln可为选自IIIa族元素和稀土元素的至少一种元素，并且M可为选自Ca、Ba、Sr和Mg的至少一种元素；以及基于KSF的红色K2SiF6:Mn4+、基于KSF的红色K2TiF6:Mn4+、基于KSF的红色NaYF4:Mn4+和基于KSF的红色NaGdF4:Mn4+(基于氟化物的)。
另外，可使用量子点(QD)来替代荧光体或者与荧光体混合，以作为波长转换材料。QD可根据其大小实现各种颜色，例如，当用作荧光体替代物时，可采用QD作为红色或绿色荧光体。在使用QD的情况下，可实现窄半峰宽(例如，约35nm)。
波长转换材料可按照被包含在包封件中的形式来实现。作为另外一种选择，波长转换材料可按照膜的形式被制造，并且可附着于诸如LED或者导光板的光学结构的表面。在这种情况下，波长转换材料可容易地应用于厚度均匀的结构的期望部分。
波长转换材料可用于诸如背光单元、显示装置和照明装置的各种光源装置中。图15和图16分别是根据示例性实施例的背光单元的剖视图，并且图17是根据示例性实施例的显示装置的分解透视图。
参照图15，背光单元1200可包括导光板1203和布置在导光板1203的表面上并且其上安装有多个光源1201的电路板1202。反射层1204可布置在背光单元1200的导光板1203下方。
光源1201可将光辐射至导光板1203的表面，并且光可入射至导光板1203的内侧上，以在导光板1203的上方反射。根据示例性实施例的背光装置也可被称作“侧光式背光单元”。光源1201可包括上述LED或者包含上述LED以及波长转换材料的LED封装件。例如，光源1201可为LED封装件400和/或500。
参照图16，作为直下式背光单元的背光单元1500可包括波长转换器1550、排列在波长转换器1550下方的光源模块1510和容纳光源模块1510的底部外壳1560。光源模块1510还可包括PCB 1501和布置在PCB 1501的上表面上的多个光源1505。光源1505可为上述LED或者包括上述LED的LED封装件。光源1505未使用波长转换材料。
可根据光源1505的波长合适地选择波长转换器1550以发射白光。可将波长转换器1550制造为分离的膜，或者可将其与诸如分离的光散射板之类的另一光学元件一体化。这样，在示例性实施例中，波长转换器1550可布置为与光源1505间隔开，从而降低由光源1505发射的热导致的波长转换器1550的可靠性的劣化。
图17是根据示例性实施例的显示装置的示意分解透视图。
参照图17，显示装置2000可包括背光单元2200、一个或多个光学片材2300和诸如液晶显示(LCD)面板的图像显示面板2400。
背光单元2200可包括底部外壳2210、反射器2220、导光板2240和设置在导光板2240的至少一个表面上的光源模块2230。光源模块2230可包括PCB 2001和光源2005。光源2005可为上述LED或者包括上述LED的LED封装件。在示例性实施例中采用的光源2005可为布置在与发光表面相邻的表面上的侧光式发光装置。根据示例性实施例，背光单元2200可包括分别在图15和图16中所示的背光单元1200和1500中的任一个。
光学片材2300可布置在导光板2240与图像显示面板2400之间，并且可包括诸如散射片材、棱镜片材和保护片材的各种片材。
图像显示面板2400可利用通过光学片材2300发射的光显示图像。图像显示面板2400可包括阵列基板2420、液晶层2430和滤色器基板2440。阵列基板2420可包括布置在矩阵中的像素电极、将驱动电压施加至像素电极的薄膜晶体管和操作薄膜晶体管的信号线。滤色器基板2440可包括透明衬底、滤色器和公共电极。滤色器可包括使背光单元2200发射的白光中的特定波长的光选择性地通过的滤波器。液晶层2430可被像素电极与公共电极之间产生的电场重排，以调整透射率。可对透射率经调整的光进行投射，以经滤色器基板2440的滤色器来显示图像。图像显示面板2400还可包括用于处理图像信号的驱动电路单元等。
图18是采用根据示例性实施例的LED的LED灯的分解透视图。
参照图18，照明装置4300可包括插接座4210、电源4220、散热器4230和光源模块4240。根据示例性实施例，光源模块4240可包括LED阵列，并且电源4220可包括LED驱动器。
插接座4210可被构造为替代现有技术的照明装置的插接座。供应至照明装置4300的电力可经插接座4210而施加。如图18所示，电源4220可通过第一电源4221和第二电源4222以分离方式连接。散热器4230可包括内部散热器4231和外部散热器4232。内部散热器4231可直接连接至光源模块4240和/或电源4220。这样，可允许热传递至外部散热器4232。
光源模块4240可从电源4220接收电力，以将光发射至光学单元4330。光源模块4240可包括光源4241、电路板4242和控制器4243，并且控制器4243可存储光源4241的驱动信息。光源4241可为上述LED或者包括上述LED的LED封装件。
可将反射器4310布置在光源模块4240上方，并且可通过将光源4241发射的光均匀地散布至反射器4310的侧部和后部来减少眩光。另外，可将通信模块4320布置在反射器4310上，并且可执行家庭网络通信。例如，通信模块4320可为利用Wi-Fi或者光保真(Li-Fi)的无线通信模块，并且可通过智能电话或者无线控制器控制安装在家中或周围的照明装置的开/关功能和亮度。此外，使用利用安装在住宅、商场或工业场地中和周围的照明装置的可见光波长的Li-Fi通信模块可控制诸如TV、冰箱、空调、门锁的电器，或者可控制车辆。反射器4310和通信模块4320可由光学单元4330覆盖。
如上所述，根据示例性实施例，可通过形成多个沟槽而不蚀刻其中将要形成第一电极(例如，n型电极)的所有区来减小有效光发射区。通过调整这种沟槽之间的间距，可期望在电流集中的区中提供额外的电流分布效果。将绝缘层布置在第一电极下方可允许形成第一电极的金属和绝缘层作为ODR结构提供，从而显著提高光提取效率。
可将各个沟槽之间的间距控制为在它们之间提供具有微尺寸的光发射区，并且可通过微LED的效果极大地增大光效率。
根据示例性实施例，可将n型电极布置在沟槽区上方，以改进电流分布和光提取效率，同时最小化由n型电极(指形电极)导致的有源区的损失。结果，减小了有源层去除区，从而增大了光发射区。
另外，可通过控制沟槽的排列间距和每一个沟槽中n型电极与第一导电半导体层之间的接触面积来降低电流集中效应。
沟槽之间的区可用作微LED，其提供了光效率的提高。
以上示例性实施例和优点仅是示例性的，并且不应理解为限制。当前教导可容易地应用于其它类型的设备。另外，示例性实施例的描述旨在是示出性的，而不是限制权利要求的范围，并且许多替代形式、修改形式和变型形式对于本领域技术人员将是清楚的。

Claims (25)

1.一种发光装置，包括：
半导体堆叠件，其包括第一导电半导体层、第二导电半导体层、布置在所述第一导电半导体层与所述第二导电半导体层之间的有源层、以及穿过所述第二导电半导体层和所述有源层形成以暴露出布置在所述有源层下方的第一导电半导体层的一些部分的沟槽；
第一指形电极，其沿着各沟槽布置，并且电连接至所述第一导电半导体层在各沟槽中暴露出的所述一些部分；
绝缘层，所述第一指形电极位于所述绝缘层上，并且所述绝缘层布置在所述第二导电半导体层和各沟槽的内侧壁上；以及
第二指形电极，其电连接至所述第二导电半导体层。
2.根据权利要求1所述的发光装置，还包括布置在所述第二导电半导体层上的电流分布层，
其中，所述第二指形电极布置在所述电流分布层上。
3.根据权利要求2所述的发光装置，其中，所述电流分布层布置在除第二导电半导体的上表面中布置有第一指形电极的那一部分之外的第二导电半导体层的上表面上。
4.根据权利要求2所述的发光装置，其中，所述电流分布层包括透明电极层。
5.根据权利要求4所述的发光装置，其中，所述电流分布层包括从以下材料中选出的至少一个：氧化铟锡(ITO)、掺锌ITO(ZITO)、氧化锌铟(ZIO)、氧化镓铟(GIO)、氧化锌锡(ZTO)、掺氟氧化锡(FTO)、掺铝氧化锌(AZO)、掺镓氧化锌(GZO)、In4Sn3O12和氧化锌镁(Zn(1-x)MgxO，0≤x≤1)。
6.根据权利要求1所述的发光装置，其中，所述第一指形电极和所述绝缘层的布置在所述第一指形电极下方的各部分形成全向反射器。
7.根据权利要求1所述的发光装置，其中，绝缘层的至少一部分包括分布式布拉格反射器多层膜。
8.根据权利要求1所述的发光装置，其中，各沟槽布置为彼此间隔开，并且
至少两个相邻的沟槽之间的距离与另两个相邻的沟槽之间的距离不同。
9.根据权利要求1所述的发光装置，其中，至少一个沟槽中的第一指形电极与第一导电半导体层之间的接触面积与所述沟槽当中的另一沟槽中的第一指形电极与第一导电半导体层之间的接触面积不同。
10.根据权利要求1所述的发光装置，还包括分别连接至所述第一指形电极和所述第二指形电极的第一电极焊盘和第二电极焊盘。
11.根据权利要求10所述的发光装置，其中，所述第一电极焊盘布置在绝缘层的位于所述第二导电半导体层上的部分上，并且
所述第二电极焊盘布置在所述第二导电半导体层上。
12.根据权利要求10所述的发光装置，其中，所述沟槽包括布置为以第一距离靠近所述第一电极焊盘的第一沟槽和在远离所述第一电极焊盘的方向上在所述第一沟槽之后一个接一个地布置的其它沟槽，所述其它沟槽与第一沟槽之间以及彼此之间以第二距离间隔开，并且
各第二距离中的至少一个大于所述第一沟槽与所述第一电极焊盘之间的所述第一距离。
13.根据权利要求10所述的发光装置，其中，所述沟槽中的所述第一指形电极与所述第一导电半导体层之间的接触面积随着所述沟槽与所述第一电极焊盘相距的距离增大而减小。
14.根据权利要求10所述的发光装置，其中，所述沟槽包括布置为以第一距离靠近所述第一电极焊盘的第一沟槽和在远离所述第一电极焊盘的方向上在所述第一沟槽之后一个接一个地布置的其它沟槽，所述其它沟槽与所述第一沟槽之间以及彼此之间以第二距离间隔开，并且
各第二距离中的至少一个小于所述第一沟槽与所述第一电极焊盘之间的所述第一距离。
15.根据权利要求10所述的发光装置，其中，所述沟槽中的所述第一指形电极与所述第一导电半导体层之间的接触面积随着所述沟槽与所述第一电极焊盘相距的距离增大而增大。
16.一种发光装置，包括：
半导体堆叠件，其包括第一导电半导体层、第二导电半导体层、布置在所述第一导电半导体层与所述第二导电半导体层之间的有源层、第一沟槽和第二沟槽，各第一沟槽和所述第二沟槽穿过所述第二导电半导体层和所述有源层以暴露出所述第一导电半导体层的一些部分；
第一指形电极，其沿着各第一沟槽布置，并且连接至所述第一导电半导体层在各第一沟槽中暴露出的所述部分；
绝缘层，其布置在所述第二导电半导体层和各第一沟槽的内侧壁上，以及布置在所述第二沟槽的内表面上；以及
第二指形电极，其布置在所述第二沟槽中的绝缘层上，并且电连接至所述第二导电半导体层。
17.根据权利要求16所述的发光装置，还包括电流分布层，其布置在所述第二导电半导体层上，并且电连接至所述第二指形电极，
其中，所述电流分布层沿着所述绝缘层的上表面延伸至所述第二沟槽中，并且
所述第二指形电极布置在电流分布层的位于所述第二沟槽中的部分上。
18.根据权利要求16所述的发光装置，其中，所述第一沟槽的底表面和所述第二沟槽的底表面布置在实质上相同的深度。
19.根据权利要求16所述的发光装置，其中，所述第二沟槽包括多个第二沟槽，并且
所述第二指形电极沿着所述多个第二沟槽布置。
20.根据权利要求16所述的发光装置，还包括分别连接至所述第一指形电极和所述第二指形电极的第一电极焊盘和第二电极焊盘，
其中，所述绝缘层具有在所述第二电极焊盘与所述第二导电半导体层之间延伸的部分。
21.一种制造发光装置的方法，所述方法包括以下步骤：
通过在衬底上按次序生长第一导电半导体层、有源层和第二导电半导体层形成半导体堆叠件；
在所述半导体堆叠件中形成沟槽，各沟槽穿过所述第二导电半导体层和所述有源层到达所述第一导电半导体层的一些部分；
沿着各沟槽形成绝缘层，以暴露出所述第一导电半导体层在所述沟槽中的一些部分；
沿着各沟槽形成第一指形电极，以电连接至所述第一导电半导体层的已暴露出的所述一些部分；以及
形成第二指形电极，以电连接至所述第二导电半导体层。
22.根据权利要求21所述的方法，还包括在形成所述第二指形电极之前在所述第二导电半导体层上形成电流分布层，
其中，形成所述第二指形电极的步骤包括在所述电流分布层上形成所述第二指形电极。
23.一种发光装置，包括：
半导体堆叠件，其包括n型半导体层、布置在所述n型半导体层上的有源层和布置在所述有源层上的p型半导体层；
第一沟槽，其穿过所述p型半导体层和所述有源层形成，以暴露出所述n型半导体层的一些部分；
n型指形电极，其在所述第一沟槽上方在所述p型半导体层上延伸，并且将所述n型半导体层的在所述第一沟槽中暴露的各部分电连接；
绝缘层，所述n型指形电极位于所述绝缘层上，并且所述绝缘层布置在所述p型半导体层和所述第一沟槽的侧壁上并形成开口，n型半导体层的所述一些部分通过所述开口在所述第一沟槽中暴露出来；以及
p型指形电极，其电连接至所述p型半导体层。
24.根据权利要求23所述的发光装置，还包括：
n型电极焊盘，所述n型指形电极从所述n型电极焊盘延伸；以及
p型电极焊盘，所述p型指形电极沿着所述n型指形电极的纵向从所述p型电极焊盘延伸。
25.根据权利要求23所述的发光装置，还包括：
第二沟槽，其穿过所述p型半导体层和所述有源层形成，并且所述绝缘层布置在所述第二沟槽中，所述绝缘层在所述第二沟槽中没有开口，以便隔离所述n型半导体层的暴露的部分；以及
电流分布层，其布置在所述p型半导体层的一部分和所述绝缘层上，
其中，所述p型指形电极在所述第二沟槽上方的电流分布层上和所述p型半导体层的所述一部分上延伸。
CN201610727568.2A 2015-09-03 2016-08-25 半导体发光装置及其制造方法 Pending CN106505132A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0124912 2015-09-03
KR1020150124912A KR20170028082A (ko) 2015-09-03 2015-09-03 반도체 발광소자 및 제조방법

Publications (1)

Publication Number Publication Date
CN106505132A true CN106505132A (zh) 2017-03-15

Family

ID=58189632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610727568.2A Pending CN106505132A (zh) 2015-09-03 2016-08-25 半导体发光装置及其制造方法

Country Status (3)

Country Link
US (1) US20170069794A1 (zh)
KR (1) KR20170028082A (zh)
CN (1) CN106505132A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110943158A (zh) * 2018-09-21 2020-03-31 三星电子株式会社 制造半导体装置的方法
CN113707779A (zh) * 2021-08-30 2021-11-26 安徽三安光电有限公司 发光二极管及发光装置
TWI786276B (zh) * 2019-03-08 2022-12-11 晶元光電股份有限公司 發光元件之製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112587A1 (de) 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
DE102017117164A1 (de) 2017-07-28 2019-01-31 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, Hochvolthalbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
KR102507630B1 (ko) * 2017-12-08 2023-03-09 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR101997104B1 (ko) * 2018-02-21 2019-07-05 순천대학교 산학협력단 마이크로 어레이 발광 다이오드 및 이의 제조 방법
CN110875346A (zh) * 2018-09-04 2020-03-10 启端光电股份有限公司 顶部与底部发光型微发光二极管显示器及其形成方法
JP7514828B2 (ja) * 2019-06-05 2024-07-11 ヌヴォトンテクノロジージャパン株式会社 半導体発光素子
KR102705311B1 (ko) * 2019-06-13 2024-09-10 엘지전자 주식회사 마이크로미터 단위 크기의 반도체 발광 소자를 이용하는 발광 장치 및 그 제조 방법
TWI838548B (zh) * 2020-06-24 2024-04-11 方略電子股份有限公司 發光裝置
KR20220043742A (ko) * 2020-09-29 2022-04-05 삼성전자주식회사 마이크로 led 및 이를 구비한 디스플레이 모듈
KR20230061031A (ko) * 2021-10-28 2023-05-08 삼성전자주식회사 마이크로 발광 소자 및 이를 포함하는 디스플레이 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101478339B1 (ko) * 2008-06-19 2015-01-08 서울바이오시스 주식회사 발광 소자 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110943158A (zh) * 2018-09-21 2020-03-31 三星电子株式会社 制造半导体装置的方法
CN110943158B (zh) * 2018-09-21 2023-10-10 三星电子株式会社 制造半导体装置的方法
TWI786276B (zh) * 2019-03-08 2022-12-11 晶元光電股份有限公司 發光元件之製造方法
CN113707779A (zh) * 2021-08-30 2021-11-26 安徽三安光电有限公司 发光二极管及发光装置

Also Published As

Publication number Publication date
US20170069794A1 (en) 2017-03-09
KR20170028082A (ko) 2017-03-13

Similar Documents

Publication Publication Date Title
CN106505132A (zh) 半导体发光装置及其制造方法
US10553752B2 (en) Light-emitting device and display device including the same
US10217914B2 (en) Semiconductor light emitting device
TWI460888B (zh) 發光裝置
CN102074625B (zh) 发光器件、发光器件封装以及照明系统
CN102064262B (zh) 发光器件和发光器件封装
US20170040515A1 (en) Semiconductor light emitting device and method of manufacturing the same
CN106206907A (zh) 半导体发光二极管芯片和具有该芯片的发光装置
US10566502B2 (en) Semiconductor light-emitting device
US9455371B2 (en) Light emitting device
KR20170031289A (ko) 반도체 발광 소자
KR102384663B1 (ko) 발광 소자를 포함하는 표시 장치
US9705040B2 (en) Light-emitting device
US9567669B2 (en) Chemical vapor deposition apparatus and method of manufacturing light-emitting diode device using the same
CN109075221A (zh) 发光器件和包括发光器件的显示器
CN102097563A (zh) 发光器件和发光器件封装
CN102969415A (zh) 发光器件
KR20150120551A (ko) 발광장치, 백라이트 유닛 및 디스플레이 장치
CN102881786A (zh) 发光器件及其制造方法和发光器件封装
US20170040494A1 (en) Semiconductor light emitting device and method of manufacturing same
CN105489715A (zh) 制造半导体发光器件的方法
CN102881787A (zh) 发光器件及其制造方法和发光器件封装
US10644205B2 (en) Light-emitting diode package and method of manufacturing the same
EP2381492B1 (en) Light emitting device with resonant thickness of one semiconductor layer
KR101709991B1 (ko) 발광소자 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170315