CN110943158A - 制造半导体装置的方法 - Google Patents

制造半导体装置的方法 Download PDF

Info

Publication number
CN110943158A
CN110943158A CN201910863571.0A CN201910863571A CN110943158A CN 110943158 A CN110943158 A CN 110943158A CN 201910863571 A CN201910863571 A CN 201910863571A CN 110943158 A CN110943158 A CN 110943158A
Authority
CN
China
Prior art keywords
layer
magnetic
tunnel junction
treatment process
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910863571.0A
Other languages
English (en)
Other versions
CN110943158B (zh
Inventor
南坰兑
高升必
金禹珍
申贤哲
崔营秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110943158A publication Critical patent/CN110943158A/zh
Application granted granted Critical
Publication of CN110943158B publication Critical patent/CN110943158B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7687—Thin films associated with contacts of capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

制造半导体装置的方法包括：形成包括第一磁性层、第二磁性层和介于第一磁性层与第二磁性层之间的隧道阻挡层的磁隧道结层；图案化磁隧道结层以形成磁隧道结图案；形成覆盖磁隧道结图案的绝缘层；以及执行热处理工艺以结晶第一磁性层和第二磁性层的至少一部分。热处理工艺可包括：在形成磁隧道结层之后在第一温度下执行第一热处理工艺，以及在形成绝缘层之后在高于或等于第一温度的第二温度下执行第二热处理工艺。

Description

制造半导体装置的方法
相关申请的交叉引用
于2018年9月21日在韩国知识产权局提交的题为“制造半导体装置的方法”的韩国专利申请No.10-2018-0113513通过引用整体地并入本文。
技术领域
实施例涉及制造半导体装置的方法。
背景技术
随着对具有提升的速度和/或降低的功耗的电子装置的需求不断增加，期望半导体存储器装置具有更快的操作速度和/或更低的操作电压。
发明内容
实施例涉及制造半导体装置的方法，所述方法包括：在衬底上形成磁隧道结层，磁隧道结层包括第一磁性层、第二磁性层和介于第一磁性层与第二磁性层之间的隧道阻挡层，隧道阻挡层包括非晶材料；图案化磁隧道结层以形成磁隧道结，磁隧道结包括第一磁性图案、第二磁性图案和介于第一磁性图案与第二磁性图案之间的隧道阻挡图案；形成覆盖磁隧道结的绝缘层；以及执行热处理工艺以结晶第一磁性层和第二磁性层的至少一部分。热处理工艺可包括在形成磁隧道结层之后执行第一热处理工艺和在形成绝缘层之后执行第二热处理工艺。可以在比第一热处理工艺中的温度高的温度下执行第二热处理工艺。
实施例可提供制造半导体装置的方法，所述方法包括：在衬底上形成磁隧道结层，磁隧道结层包括第一磁性层、第二磁性层和介于第一磁性层与第二磁性层之间的隧道阻挡层，隧道阻挡层包括非晶材料；在磁隧道结层上形成顶电极；使用顶电极作为掩膜图案化磁隧道结层以形成磁隧道结，磁隧道结包括第一磁性图案、第二磁性图案和介于第一磁性图案与第二磁性图案之间的隧道阻挡图案；在磁隧道结和顶电极上形成覆盖磁隧道结和顶电极的绝缘层；形成穿透绝缘层并暴露顶电极的通孔；以及对其上设置了由通孔暴露的顶电极的衬底执行热处理工艺。热处理工艺可以在约300℃至约400℃的温度下执行。
附图说明
通过参照附图详细地描述示例实施例，特征对于本领域技术人员将变得显而易见，在附图中：
图1示出了根据示例实施例的磁存储器装置的框图。
图2示出了根据示例实施例的磁存储器装置的存储器单元阵列的电路图。
图3示出了根据示例实施例的磁存储器装置的单位存储器单元的电路图。
图4示出了根据示例实施例的制造磁存储器装置的方法的流程图。
图5A至图5G示出了图4的制造磁存储器装置的过程中各阶段的剖视图。
图6A示出了图5G的磁隧道结的示例的剖视图。
图6B示出了图5G的磁隧道结的另一示例的剖视图。
图7示出了示出磁隧道结的隧道磁阻比与热处理工艺的工艺温度之间的关系的曲线图。
图8示出了示出根据本发明构思的一些实施例和比较例的磁隧道结的隧道磁阻比的图。
具体实施方式
图1是示出根据示例实施例的磁存储器装置的框图。
参照图1，磁存储器装置可包括存储器单元阵列10、行解码器20、列选择电路30、读/写电路40和控制逻辑50。
存储器单元阵列10可包括多条字线、多条位线和多个存储器单元，所述多个存储器单元分别设置在字线与位线的交叉点处。将参照图2更详细地描述存储器单元阵列10的结构。
行解码器20可通过字线连接至存储器单元阵列10。行解码器20可配置为对从外部发送的地址信息进行解码并且基于解码的地址信息选择字线之一。
列选择电路30可通过位线连接至存储器单元阵列10，并且可配置为对从外部输入的地址信息进行解码并且基于解码的地址信息选择位线之一。由列选择电路30选择的位线可连接至读/写电路40。
读/写电路40可提供位线电压以访问在控制逻辑50的控制下选择的存储器单元。读/写电路40可将位线电压提供至位线，该位线被选择用于将输入数据写至存储器单元或者从存储器单元读输入数据。
控制逻辑50可根据从外部提供的命令信号输出用于控制半导体存储器装置的控制信号。例如，从控制逻辑50输出的控制信号可用于控制读/写电路40。
图2是示出根据示例实施例的磁存储器装置的存储器单元阵列的电路图，并且图3是示出根据示例实施例的磁存储器装置的单位存储器单元的电路图。
参照图2，存储器单元阵列10可包括多条第一导线、多条第二导线和多个单位存储器单元MC。第一导线可为字线WL0-WL3，并且第二导线可为位线BLO-BL3。单位存储器单元MC可二维地或三维地排列。字线WL0-WL3和位线BL0-BL3可设置为彼此交叉，并且单位存储器单元MC中的每一个可置于字线WL0-WL3和位线BL0-BL3之间的交叉点中的对应一个处。字线WL0-WL3中的每一条可连接至多个单位存储器单元MC。连接至字线WL0-WL3中的每一条的多个单位存储器单元MC可分别连接至位线BL0-BL3，并且连接至位线BL0-BL3中的每一条的多个单位存储器单元MC可分别连接至字线WL0-WL3。由字线WL0-WL3中的每一条连接的单位存储器单元MC可通过位线BL0-BL3连接至已参照图1描述的读/写电路40。
参照图2和图3，单位存储器单元MC中的每一个可包括存储器元件ME和选择元件SE。存储器元件ME可设置在选择元件SE和位线BL之间并且连接至选择元件SE和位线BL，该位线BL可为图2的位线BL0-BL3中的一条，并且选择元件SE可设置在存储器元件ME和字线WL之间并且连接至存储器元件ME和字线WL，该字线WL可为图2的字线WL0-WL3中的一条。存储器元件ME可为可变电阻装置，其电阻可通过施加至其的电脉冲而切换至至少两种状态之一。
在示例实施例中，存储器元件ME可形成为具有分层结构，其电阻可通过使用穿过其的电流的旋转转移过程而改变。例如，存储器元件ME可具有分层结构，该分层结构配置为呈现磁阻属性，并且可包括至少一种铁磁材料和/或至少一种反铁磁材料。
选择元件SE可配置为选择性地控制通过存储器元件ME的电流的电流流动。作为示例，选择元件SE可为以下各项之一：二极管、pnp双极型晶体管、npn双极型晶体管、NMOS场效应晶体管和PMOS场效应晶体管。在选择元件SE为三端器件(例如，双极型晶体管或MOS场效应晶体管)的情况下，额外的互连线可连接至选择元件SE。
存储器元件ME可包括第一磁性图案MS1、第二磁性图案MS2和介于它们之间的隧道阻挡图案TBP。第一磁性图案MS1、第二磁性图案MS2和隧道阻挡图案TBP可构成磁隧道结MTJ。第一磁性图案MS1和第二磁性图案MS2中的每一个可包括至少一个由磁性材料制成的磁性层。存储器元件ME可包括介于第一磁性图案MS1与选择元件SE之间的底电极BE和介于第二磁性图案MS2与位线BL之间的顶电极TE。
图4是示出根据示例实施例的制造磁存储器装置的方法的流程图。图5A至图5G是示出图4的制造磁存储器装置的过程中各阶段的剖视图。
参照图4和图5A，可在衬底100上形成磁隧道结层MTJa(S110)并且可在衬底100上形成下层间绝缘层102。衬底100可包括半导体衬底。例如，衬底100可包括硅衬底、锗衬底、硅锗衬底等。在示例实施例中，可在衬底100上形成选择元件，并且可形成下层间绝缘层102以覆盖选择元件。选择元件可为例如场效应晶体管、二极管等。下层间绝缘层102可具有单层结构或多层结构，所述单层结构或多层结构包括例如氧化物、氮化物和氮氧化物中的一项或多项。可在下层间绝缘层102中形成下接触插塞104。下接触插塞104可形成为穿透下层间绝缘层102并且可电耦接至选择元件中的对应一个的端子。在示例实施例中，下接触插塞104可具有与下层间绝缘层102的顶表面实质上共面的顶表面。下接触插塞104可包括例如以下各项中的一项或多项：掺杂半导体材料(例如，掺杂硅)、金属(例如，钨、钛和/或钽)、导电金属氮化物(例如，氮化钛、氮化钽和/或氮化钨)、和金属半导体化合物(例如，金属硅化物)。
可在下层间绝缘层102上形成底电极层106。底电极层106可由一种或多种导电金属氮化物(例如，氮化钛和氮化钽)形成或可包括一种或多种导电金属氮化物(例如，氮化钛和氮化钽)。底电极层106可包括有助于其上的磁性层在结晶结构中生长的材料(例如，钌(Ru))。可通过例如溅射工艺、化学气相沉积工艺或原子层沉积工艺来形成底电极层106。
磁隧道结层MTJa可形成在底电极层106上。磁隧道结层MTJa可包括第一磁性层120、第二磁性层110和介于第一磁性层120与第二磁性层110之间的隧道阻挡层130。在示例实施例中，第二磁性层110、隧道阻挡层130和第一磁性层120可顺序地形成在底电极层106上。
第二磁性层110可包括具有固定磁化方向的至少一个固定层。作为示例，固定层的磁化方向可实质上垂直于隧道阻挡层130与第二磁性层110之间的界面。在这种情况下，固定层可包括例如以下各项中的一项或多项：垂直磁性材料(例如，CoFeTb、CoFeGd和CoFeDy)、L10垂直磁性材料、具有六方密堆积结构的基于CoPt的材料、以及垂直磁性结构。L10垂直磁性材料可包括例如L10 FePt、L10 FePd、L10 CoPd和L10 CoPt中的一项或多项。垂直磁性结构可包括交替重复堆叠的磁性层和非磁性层。例如，垂直磁性结构可包括例如(Co/Pt)n、(CoFe/Pt)n、(CoFe/Pd)n、(Co/Pd)n、(Co/Ni)n、(CoNi/Pt)n、(CoCr/Pt)n和(CoCr/Pd)n中的一项或多项，其中n是堆叠的层对(stacked pairs of the layers)的数量。在示例实施例中，固定层的磁化方向可实质上平行于隧道阻挡层130与第二磁性层110之间的界面。在这种情况下，固定层可由铁磁材料形成或者可包括铁磁材料。固定层还可包括用于在固定层中固定铁磁材料的磁化方向的反铁磁材料。
隧道阻挡层130可包括例如氧化镁、氧化钛、氧化铝、镁-锌氧化物和镁-硼氧化物中的一项或多项。作为示例，隧道阻挡层130可为氧化镁(MgO)层。在实施方式中，隧道阻挡层130可包括多个层，并且构成隧道阻挡层130的层中的每一个可由例如氧化镁、氧化钛、氧化铝、镁-锌氧化物、镁-硼氧化物、氮化钛和氮化钒中的一项或多项形成，或者可包括例如氧化镁、氧化钛、氧化铝、镁-锌氧化物、镁-硼氧化物、氮化钛和氮化钒中的一项或多项。
第一磁性层120可为自由层，其磁化方向可改变以与固定层的固定磁化方向平行或反平行。第一磁性层120可包括呈现固有的面内磁化特性的磁性材料。固有的面内磁化特性可通过使用单层结构或多层结构来实现，其中所述单层结构或多层结构包含钴(Co)、铁(Fe)、及其合金中的至少一项。在示例实施例中，第一磁性层120可包含钴(Co)、铁(Fe)和第一非金属元素。第一非金属元素可为例如硼(B)。例如，第一磁性层120可为CoFeB单层结构。作为示例，第一磁性层120可形成为具有与隧道阻挡层130和第一磁性层120之间的界面实质上垂直的磁化方向。
可通过例如原子层沉积方法、物理气相沉积方法或化学气相沉积方法来形成第一磁性层120、隧道阻挡层130和第二磁性层110中的每一个。另外，可在第一磁性层120上形成氧化物层和/或覆盖层。
参照图4和图5B，可执行第一热处理工艺(S120)。可对设置有磁隧道结层MTJa的衬底100执行第一热处理工艺。可执行第一热处理工艺以将衬底100加热至第一温度。第一温度可为约250℃至约300℃。例如，第一温度可为约300℃。
图7是示出磁隧道结的隧道磁阻比(TMR)与热处理工艺的工艺温度之间的关系的曲线图。参照图7，曲线(1)示出了从具有不同化学成分的磁隧道结测得的隧道磁阻比。如图7的曲线(1)所示，在高于约300℃的温度下，隧道磁阻比降低。作为示例，在热处理工艺在300℃或更高的工艺温度下执行的情况下，诸如磁性层之间的离子扩散之类的副作用可导致磁隧道结的合成反铁磁(SAF)耦合劣化和磁隧道结的隧道磁阻减小。
第一磁性层120和第二磁性层110的至少一部分可通过第一热处理工艺而结晶。作为示例，在第一热处理工艺期间，第一磁性层120的硼原子可扩散至相邻层。例如，在第一热处理工艺期间，第一磁性层120的硼原子可扩散至隧道阻挡层130中。因此，第一磁性层120的至少一部分可结晶。例如，第一磁性层120的至少一部分可重结晶。作为第一热处理工艺的结果，第一磁性层120中的铁原子可与隧道阻挡层130的氧原子在第一磁性层120和隧道阻挡层130之间的界面处键合，并且在这种情况下，可在第一磁性层120和隧道阻挡层130之间的界面处诱导界面垂直磁各向异性。
返回参照图4和图5B，可在磁隧道结层MTJa上形成导电图案140(在S130中)。
具体地，可在磁隧道结层MTJa上形成导电层，并且可图案化导电层以形成导电图案140。导电图案140可由例如钨、钛、钽、铝和金属氮化物(例如，氮化钛和氮化钽)中的一项或多项形成，或者可包括例如钨、钛、钽、铝和金属氮化物(例如，氮化钛和氮化钽)中的一项或多项。导电图案140可限定将要在后续步骤中形成的磁隧道结的位置或形状。如下面将要描述的，导电图案140可用作顶电极TE。
参照图4和图5C，可图案化磁隧道结层MTJa以形成磁隧道结图案MTJ(在S140中)。
可使用导电图案140作为蚀刻掩模顺序地蚀刻第一磁性层120、隧道阻挡层130、第二磁性层110和底电极层106。可使用例如离子束蚀刻工艺来执行蚀刻处理。可顺序地蚀刻第一磁性层120、隧道阻挡层130、第二磁性层110和底电极层106以分别形成第一磁性图案MS1、隧道阻挡图案TBP、第二磁性图案MS2和底电极BE。导电图案140可用作顶电极TE。第一磁性图案MS1、第二磁性图案MS2和第一磁性图案MS1与第二磁性图案MS2之间的隧道阻挡图案TBP可构成磁隧道结图案MTJ。磁隧道结图案MTJ可形成在底电极BE和顶电极TE之间。
底电极BE、磁隧道结图案MTJ和顶电极TE可具有彼此对齐的侧表面。在示例实施例中，底电极BE、磁隧道结图案MTJ和顶电极TE可形成为具有与衬底100的顶表面成角度倾斜的侧表面。
参照图4和图5D，可在磁隧道结图案MTJ上形成绝缘层(例如，上层间绝缘层160)(在S150中)。
在示例实施例中，还可在磁隧道结图案MTJ和下层间绝缘层102上形成覆盖层150。覆盖层150可形成为覆盖磁隧道结图案MTJ、顶电极TE和下层间绝缘层102。覆盖层150可由例如一种或多种金属氧化物材料形成，或者可包括例如一种或多种金属氧化物材料。例如，覆盖层150可由例如氧化钽、氧化镁、氧化钛、氧化锆、氧化铪和氧化锌中的一项或多项形成，或者可包括例如氧化钽、氧化镁、氧化钛、氧化锆、氧化铪和氧化锌中的一项或多项。
可在覆盖层150上形成上层间绝缘层160以覆盖覆盖层150、磁隧道结图案MTJ和顶电极TE。上层间绝缘层160可由例如氧化物、氮化物和氮氧化物中的一项或多项形成，或者可包括例如氧化物、氮化物和氮氧化物中的一项或多项。
参照图4和图5E，可形成穿透上层间绝缘层160并且暴露顶电极TE的通孔162(在S160中)。
可通过蚀刻上层间绝缘层160来形成通孔162。通孔162可形成为完全暴露顶电极TE的顶表面。通孔162可暴露顶电极TE以及覆盖层150的覆盖顶电极TE的侧表面的部分。在形成通孔162之后，残留物RSD可在通孔162中保留在顶电极TE上。残留物RSD可保留在通孔162的内侧表面(例如，上层间绝缘层160的暴露侧表面)上。残留物RSD可为即使在蚀刻上层间绝缘层160之后也未被移除的残留材料。残留物RSD可包括HF、H2、H2O等。
参照图4和图5F，可执行第二热处理工艺(在S170中)。
可对其上形成有磁隧道结图案MTJ和覆盖磁隧道结图案MTJ的上层间绝缘层160的衬底100执行第二热处理工艺。可执行第二热处理工艺以将衬底100加热至第二温度。第二温度可高于或等于第一温度。第二温度的范围可从约300℃至约400℃。例如，第二温度的范围可从320℃至350℃。如上参照图5B所述，热处理工艺的温度上限可为约300℃。然而，可允许高于第一温度的第二温度用于第二热处理工艺，这是因为第二热处理工艺的热能通过由上层间绝缘层160的通孔162暴露的顶电极TE而间接地传输至磁隧道结图案MTJ。
第一磁性层120和第二磁性层110的至少一部分可通过第二热处理工艺而结晶。作为示例，在第二热处理工艺期间，第一磁性层120的硼原子可扩散至相邻层。例如，在第二热处理工艺期间，第一磁性层120的硼原子可扩散至隧道阻挡层130中。因此，第一磁性层120的至少一部分可结晶。例如，第一磁性层120的至少一部分可重结晶。作为第二热处理工艺的结果，第一磁性层120中的铁原子可与隧道阻挡层130的氧原子在第一磁性层120和隧道阻挡层130之间的界面处键合，并且在这种情况下，可在第一磁性层120和隧道阻挡层130之间的界面处诱导界面垂直磁各向异性。
可在第二热处理工艺期间执行用于将残留物RSD从通孔162移除的排气处理。例如，残留物RSD可通过蒸发等从通孔162排出。根据示例实施例，可同时执行排气处理和结晶处理。
之后，可对通孔162执行清洁处理。
如上所述，根据示例实施例，磁隧道结层MTJa的结晶可包括两步热处理工艺。例如，可在形成磁隧道结层MTJa之后执行第一热处理工艺，可形成上层间绝缘层160以覆盖磁隧道结MTJ，可形成通孔162以暴露顶电极TE，并且随后可对磁隧道结层MTJa执行第二热处理工艺。在这种情况下，第二热处理工艺的热能可通过顶电极TE间接地传输至磁隧道结图案MTJ，而不是直接地传输至磁隧道结图案MTJ，因此，可在高于第一热处理工艺中的温度的工艺温度下执行第二热处理工艺。此外，可在第二热处理工艺期间执行用于移除残留物RSD的排气处理。在通过两步热处理工艺制造磁存储器装置的情况下，磁存储器装置可具有改善的隧道磁阻特性。
参照图4和图5G，可形成填充通孔162的互连结构(在S180中)。
互连结构可包括导电过孔170和互连线180。导电过孔170可形成为穿透上层间绝缘层160并且电连接至顶电极TE。导电过孔170可由例如金属(例如，钛、钽、铜、铝和钨)和导电金属氮化物(例如，氮化钛和氮化钽)中的一项或多项形成，或者可包括例如金属(例如，钛、钽、铜、铝和钨)和导电金属氮化物(例如，氮化钛和氮化钽)中的一项或多项。形成导电过孔170可包括：在通孔162中形成阻挡层；在阻挡层上形成导电种子层；用导电材料填充通孔162；以及执行平坦化处理。作为示例，阻挡层可由钽或氮化钽形成，或者可包括钽或氮化钽。导电种子层可由例如铜形成，或者可包括例如铜。填充通孔162可包括使用导电种子层执行电镀处理。
可在上层间绝缘层160上形成互连线180。互连线180可与导电过孔170耦接。互连线180可由例如金属(例如，钛、钽、铜、铝和钨)和导电金属氮化物(例如，氮化钛和氮化钽)中的一项或多项形成，或者可包括例如金属(例如，钛、钽、铜、铝和钨)和导电金属氮化物(例如，氮化钛和氮化钽)中的一项或多项。在示例实施例中，互连线180可用作磁存储器装置的位线。
在示例实施例中，还可对设置有互连结构(170和180)的衬底100执行第三热处理工艺。可执行第三热处理工艺以将衬底100加热至第三温度。第三温度可以为250℃至约300℃。第三温度可低于或等于第二温度。作为示例，第三温度可为约300℃。第三热处理工艺可为固化工艺。
图6A是示出图5G的磁隧道结的示例的剖视图，并且图6B是示出图5G的磁隧道结的另一示例的剖视图。
作为示例，如图6A所示，第一磁性图案MS1可为具有可切换磁化方向a1的自由层。第二磁性图案MS2可包括具有固定磁化方向b1的至少一个固定层。磁化方向a1和磁化方向b1可实质上垂直于第一磁性图案MS1和隧道阻挡图案TBP之间的界面表面。
虽然第一磁性图案MS1固有地呈现面内磁化特性，但是第一磁性图案MS1的磁化方向可通过外部因素而由面内磁化方向改变为垂直磁化方向。因此，在存在外部因素的情况下，第一磁性图案MS1可呈现固有的垂直磁化特性。具体地，第一磁性图案MS1可与隧道阻挡图案TBP接触，并且第一磁性图案MS1与隧道阻挡图案TBP之间的这种接触可诱导磁各向异性，从而允许第一磁性图案MS1具有固有的垂直磁化特性。作为示例，在隧道阻挡图案TBP包括MgO并且第一磁性图案MS1包括CoFeB的情况下，可通过隧道阻挡图案TBP中的氧原子与第一磁性图案MS1中的铁原子之间的键合导致磁各向异性。
第二磁性图案MS2可包括具有垂直磁化方向b1的至少一个固定层。固定层可包括例如以下各项中的一项或多项：垂直磁性材料(例如，CoFeTb、CoFeGd和CoFeDy)、L10垂直磁性材料、具有六方密堆积结构的基于CoPt的材料、以及垂直磁性结构。L10垂直磁性材料可包括例如L10 FePt、L10 FePd、L10 CoPd和L10 CoPt中的一项或多项。垂直磁性结构可包括交替重复堆叠的磁性层和非磁性层。例如，垂直磁性结构可包括例如(Co/Pt)n、(CoFe/Pt)n、(CoFe/Pd)n、(Co/Pd)n、(Co/Ni)n、(CoNi/Pt)n、(CoCr/Pt)n和(CoCr/Pd)n中的一项或多项，其中n是堆叠的层对的数量。
作为另一示例，如图6B所示，第一磁性图案MS1可为具有可切换磁化方向a2的自由层。第二磁性图案MS2可包括具有固定磁化方向b2的至少一个固定层。磁化方向a2和磁化方向b2可实质上平行于第一磁性图案MS1和隧道阻挡图案TBP彼此接触的表面。在这种情况下，第一磁性图案MS1可形成为具有一定厚度，以允许其具有面内磁化方向a2。第二磁性图案MS2可包括具有面内磁化方向b2的至少一个固定层。固定层可包括铁磁材料并且还可包括用于固定铁磁材料的磁化方向的反铁磁材料。
图8是示出根据一些示例实施例和比较例的磁隧道结的隧道磁阻比的图。参考字符A(比较例)示出了当在低温度(例如，约200℃)下执行排气处理时测得的隧道磁阻比。参考字符B(示例实施例)示出了当执行第二退火处理时测得的隧道磁阻比。图8示出了当在从约320℃至约350℃范围内的温度下执行第二退火处理时，与比较例相比，磁隧道结可具有改善的隧道磁阻特性。
上述制造方法可不同地修改以实现其中需要局部加热处理的各种半导体装置(例如，DRAM)。此外，也可随着第二热处理工艺一起执行用于移除副产品的排气处理。此外，在上述实施例中，已经描述了其中对具有完全暴露顶表面的顶电极执行第二热处理工艺的示例，但是可对具有局部暴露顶表面的顶电极执行第二热处理工艺。针对直接和间接退火工艺(即，第一热处理工艺和第二热处理工艺)，已经描述了关于工艺温度的示例范围，但是取决于半导体装置的技术细节，可不同地改变工艺温度。
通过总结和回顾，在包括磁隧道结(MTJ)图案的磁存储器装置中，MTJ图案可包括两个磁性层和介于它们之间的绝缘层。MTJ图案的电阻可根据磁性层的磁化方向而变化，例如，与磁性层的磁化方向彼此平行相比，当磁性层的磁化方向彼此反平行时，MTJ图案的电阻可更高，并且电阻差可用于磁存储器装置的数据存储/读取操作。磁存储器装置可呈现高速和/或非易失性。
如上所述，实施例涉及制造包括磁隧道结的磁存储器装置的方法。
实施例可提供具有改善的隧道磁阻特性的磁存储器装置。实施例可提供制造高度可靠的半导体装置的方法。实施例可提供具有高集成密度和低功耗特性的磁存储器装置。实施例可提供制造具有改善的隧道磁阻特性的磁存储器装置的方法。
本文已公开了示例实施例，并且虽然采用了特定术语，但是它们仅以通用和描述性意义而非限制目的使用和解释。在一些实例中，对于本领域普通技术人员来说，在提交本申请时是显而易见的是，除非另有明确说明，则结合特定实施例描述的特征、特性和/或元素可单独地使用，或者可与结合其它实施例描述的特征、特性和/或元素结合使用。因此，本领域技术人员将理解，在不脱离如随附权利要求所述的本发明的精神和范围的情况下，可在形式和细节上进行各种改变。

Claims (20)

1.一种制造半导体装置的方法，所述方法包括：
形成磁隧道结层，所述磁隧道结层包括第一磁性层、第二磁性层和介于所述第一磁性层与所述第二磁性层之间的隧道阻挡层；
图案化所述磁隧道结层以形成磁隧道结图案；
形成覆盖所述磁隧道结图案的绝缘层；以及
执行热处理工艺以结晶所述第一磁性层和所述第二磁性层的至少一部分，所述热处理工艺包括：
在形成所述磁隧道结层之后，在第一温度下执行第一热处理工艺；以及
在形成所述绝缘层之后，在高于或等于所述第一温度的第二温度下执行第二热处理工艺。
2.根据权利要求1所述的方法，其中，在所述第二温度高于或等于所述第一温度的条件下，所述第一温度为250℃至300℃，所述第二温度为300℃至400℃。
3.根据权利要求1所述的方法，还包括：在所述磁隧道结层上形成顶电极，其中，
使用所述顶电极作为掩膜执行图案化所述磁隧道结层，并且
所述绝缘层形成为覆盖所述顶电极和所述磁隧道结图案。
4.根据权利要求3所述的方法，其中，在形成穿透所述绝缘层并暴露所述顶电极的通孔之后执行所述第二热处理工艺。
5.根据权利要求4所述的方法，其中，在执行所述第二热处理工艺的同时执行用于从所述通孔移除残留物的排气处理。
6.根据权利要求4所述的方法，还包括：在执行所述第二热处理工艺之后形成填充所述通孔的互连结构。
7.根据权利要求6所述的方法，其中，形成所述互连结构包括：
形成填充所述通孔的导电过孔；以及
在所述绝缘层和所述导电过孔上形成电连接至所述导电过孔的导电线。
8.根据权利要求7所述的方法，其中，形成所述导电过孔包括：
在所述通孔中形成阻挡层；
在所述阻挡层上形成导电种子层；以及
使用所述导电种子层形成填充所述通孔的所述导电过孔。
9.根据权利要求6所述的方法，还包括：在形成所述互连结构之后，在第三温度下执行第三热处理工艺，其中，所述第三温度低于或等于所述第二温度。
10.根据权利要求9所述的方法，其中，所述第三温度的范围从250℃至300℃。
11.根据权利要求4所述的方法，还包括：在图案化所述磁隧道结层之后并且在形成所述绝缘层之前，形成覆盖所述磁隧道结图案和所述顶电极的覆盖层。
12.根据权利要求11所述的方法，其中，所述通孔形成为暴露所述磁隧道结图案以及所述覆盖层的覆盖所述顶电极的侧表面的至少一部分。
13.根据权利要求4所述的方法，其中，所述通孔形成为完全暴露所述顶电极的顶表面。
14.一种制造半导体装置的方法，所述方法包括：
在衬底上形成磁隧道结层，所述磁隧道结层包括第一磁性层、第二磁性层和所述第一磁性层与所述第二磁性层之间的隧道阻挡层；
在所述磁隧道结层上形成顶电极；
使用所述顶电极作为掩膜来图案化所述磁隧道结层以形成磁隧道结图案；
在所述磁隧道结图案和所述顶电极上形成绝缘层；
形成穿透所述绝缘层并暴露所述顶电极的通孔；以及
对所述衬底执行热处理工艺，在所述衬底上设置有由所述通孔暴露的所述顶电极，
其中，在300℃至400℃的温度下执行所述热处理工艺。
15.根据权利要求14所述的方法，其中，在执行所述热处理工艺的同时执行用于从所述通孔移除残留物的排气处理。
16.根据权利要求14所述的方法，其中，所述热处理工艺是第二热处理工艺，
所述方法还包括：在图案化所述磁隧道结层之前，对设置有所述磁隧道结层的所述衬底执行第一热处理工艺，并且
在比所述第二热处理工艺中的温度低的温度下执行所述第一热处理工艺。
17.根据权利要求16所述的方法，其中，在250℃至300℃的温度下执行所述第一热处理工艺。
18.根据权利要求14所述的方法，还包括：在图案化所述磁隧道结层之后并且在形成所述绝缘层之前，形成覆盖所述磁隧道结图案和所述顶电极的覆盖层。
19.根据权利要求18所述的方法，其中，所述通孔形成为暴露所述磁隧道结图案以及所述覆盖层的覆盖所述顶电极的侧表面的至少一部分。
20.根据权利要求14所述的方法，还包括：在执行所述热处理工艺之后，形成填充所述通孔的互连结构。
CN201910863571.0A 2018-09-21 2019-09-12 制造半导体装置的方法 Active CN110943158B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180113513A KR102577238B1 (ko) 2018-09-21 2018-09-21 반도체 소자 제조 방법
KR10-2018-0113513 2018-09-21

Publications (2)

Publication Number Publication Date
CN110943158A true CN110943158A (zh) 2020-03-31
CN110943158B CN110943158B (zh) 2023-10-10

Family

ID=69590967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910863571.0A Active CN110943158B (zh) 2018-09-21 2019-09-12 制造半导体装置的方法

Country Status (3)

Country Link
US (1) US10573806B1 (zh)
KR (1) KR102577238B1 (zh)
CN (1) CN110943158B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113497084A (zh) * 2020-04-01 2021-10-12 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090229111A1 (en) * 2008-03-12 2009-09-17 Headway Technologies, Inc. Two step annealing process for TMR device with amorphous free layer
US20150280074A1 (en) * 2012-12-14 2015-10-01 Seoul Viosys Co., Ltd. Light-emitting diode with improved light extraction efficiency
US20160020386A1 (en) * 2014-07-21 2016-01-21 Samsung Electronics Co., Ltd. Method of manufacturing magnetic device
CN106505132A (zh) * 2015-09-03 2017-03-15 三星电子株式会社 半导体发光装置及其制造方法
CN107112416A (zh) * 2015-01-15 2017-08-29 美光科技公司 半导体装置、磁性隧道结及其制造方法
US20170294565A1 (en) * 2016-04-11 2017-10-12 Samsung Display Co., Ltd. Display apparatus
US20170331009A1 (en) * 2016-05-11 2017-11-16 Nichia Corporation Semiconductor element, semiconductor device, and method for manufacturing semiconductor element
US20180006215A1 (en) * 2016-06-29 2018-01-04 Daeeun JEONG Methods for Manufacturing Magnetic Memory Devices
US20180240950A1 (en) * 2017-02-17 2018-08-23 Seoul Viosys Co., Ltd. Light emitting diode having side reflection layer
US20190273185A1 (en) * 2018-03-02 2019-09-05 Samsung Electronics Co., Ltd. Semiconductor light emitting device
CN110364514A (zh) * 2018-03-26 2019-10-22 日亚化学工业株式会社 发光模块
US20200220049A1 (en) * 2017-09-28 2020-07-09 Seoul Viosys Co., Ltd. Light emitting diode chip
US20210135059A1 (en) * 2017-03-08 2021-05-06 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package
CN114975721A (zh) * 2022-05-31 2022-08-30 京东方科技集团股份有限公司 显示面板及其制作方法、以及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544801B1 (en) 2000-08-21 2003-04-08 Motorola, Inc. Method of fabricating thermally stable MTJ cell and apparatus
US7449345B2 (en) 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
US7479394B2 (en) 2005-12-22 2009-01-20 Magic Technologies, Inc. MgO/NiFe MTJ for high performance MRAM application
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
US8138561B2 (en) 2008-09-18 2012-03-20 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM
US9028910B2 (en) 2010-12-10 2015-05-12 Avalanche Technology, Inc. MTJ manufacturing method utilizing in-situ annealing and etch back
KR101663958B1 (ko) 2014-12-08 2016-10-12 삼성전자주식회사 자기 메모리 소자의 제조방법
US10288494B2 (en) 2016-11-30 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. MTJ-based temperature-sensing device
KR20180084497A (ko) * 2017-01-17 2018-07-25 삼성전자주식회사 메모리 소자 제조 방법

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090229111A1 (en) * 2008-03-12 2009-09-17 Headway Technologies, Inc. Two step annealing process for TMR device with amorphous free layer
US20150280074A1 (en) * 2012-12-14 2015-10-01 Seoul Viosys Co., Ltd. Light-emitting diode with improved light extraction efficiency
US20160020386A1 (en) * 2014-07-21 2016-01-21 Samsung Electronics Co., Ltd. Method of manufacturing magnetic device
CN107112416A (zh) * 2015-01-15 2017-08-29 美光科技公司 半导体装置、磁性隧道结及其制造方法
CN106505132A (zh) * 2015-09-03 2017-03-15 三星电子株式会社 半导体发光装置及其制造方法
US20170294565A1 (en) * 2016-04-11 2017-10-12 Samsung Display Co., Ltd. Display apparatus
US20170331009A1 (en) * 2016-05-11 2017-11-16 Nichia Corporation Semiconductor element, semiconductor device, and method for manufacturing semiconductor element
US20180006215A1 (en) * 2016-06-29 2018-01-04 Daeeun JEONG Methods for Manufacturing Magnetic Memory Devices
US20180240950A1 (en) * 2017-02-17 2018-08-23 Seoul Viosys Co., Ltd. Light emitting diode having side reflection layer
US20210135059A1 (en) * 2017-03-08 2021-05-06 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package
US20200220049A1 (en) * 2017-09-28 2020-07-09 Seoul Viosys Co., Ltd. Light emitting diode chip
US20190273185A1 (en) * 2018-03-02 2019-09-05 Samsung Electronics Co., Ltd. Semiconductor light emitting device
CN110364514A (zh) * 2018-03-26 2019-10-22 日亚化学工业株式会社 发光模块
CN114975721A (zh) * 2022-05-31 2022-08-30 京东方科技集团股份有限公司 显示面板及其制作方法、以及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113497084A (zh) * 2020-04-01 2021-10-12 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
CN110943158B (zh) 2023-10-10
KR20200034859A (ko) 2020-04-01
KR102577238B1 (ko) 2023-09-12
US10573806B1 (en) 2020-02-25

Similar Documents

Publication Publication Date Title
CN108665921B (zh) 半导体器件
US6977181B1 (en) MTJ stack with crystallization inhibiting layer
US9608040B2 (en) Memory device and method of fabricating the same
US10515678B2 (en) Magnetic memory devices
US10199431B2 (en) Magnetic memory devices
KR20180065071A (ko) 반도체 소자
KR102338319B1 (ko) 자기 메모리 장치 및 그 제조 방법
CN107681046B (zh) 磁存储器件
CN109935682B (zh) 磁性存储器装置和用于制造其的方法
KR102638610B1 (ko) 자기 메모리 장치
JP2024528302A (ja) スピン軌道トルク磁気抵抗ランダム・アクセス・メモリ・アレイ
CN107689418B (zh) 磁存储器件以及用于制造其的方法
US10910552B2 (en) Magnetic memory device, method for manufacturing the same, and substrate treating apparatus
CN110943158B (zh) 制造半导体装置的方法
CN113424331A (zh) 磁性存储器装置及形成方法
KR20170045080A (ko) 자기 메모리 장치
KR102665796B1 (ko) 가변 저항 메모리 소자 및 그 제조 방법
US20240349615A1 (en) Magnetic memory device and method for fabricating the same
US10147871B2 (en) Magnetic memory devices
US20240090338A1 (en) Magnetic memory devices
US20240365678A1 (en) Magnetic memory devices
KR100427716B1 (ko) 엠.아이.엘.씨.를 이용한 다이오드가 사용된 마그네틱 램및 그 형성방법
JP2024122389A (ja) 半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant