CN106505041A - 一种抵抗高温波动的防护层及cmos晶体管的制备方法 - Google Patents
一种抵抗高温波动的防护层及cmos晶体管的制备方法 Download PDFInfo
- Publication number
- CN106505041A CN106505041A CN201611034176.4A CN201611034176A CN106505041A CN 106505041 A CN106505041 A CN 106505041A CN 201611034176 A CN201611034176 A CN 201611034176A CN 106505041 A CN106505041 A CN 106505041A
- Authority
- CN
- China
- Prior art keywords
- source
- drain electrode
- preparation
- grid
- prefabricated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 78
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 5
- 239000001301 oxygen Substances 0.000 claims abstract description 5
- 239000002210 silicon-based material Substances 0.000 claims abstract description 5
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 25
- 238000000137 annealing Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 abstract description 3
- 239000002019 doping agent Substances 0.000 abstract description 3
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- -1 B (boron) Chemical class 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉半导体良率提升领域，尤其涉及一种抵抗高温波动的防护层的制备方法，以及包括制备防护层的步骤的CMOS晶体管的制备方法，包括：采用硅材料制备一基底，基底上包括一阱，一N阱和一浅沟道隔离；于N阱上方制备一第一栅极，同时于P阱上方制备一第二栅极，并于形成第一栅极后的N阱定义形成第一源漏极预制备区；制备一第一介质层以将基底表面覆盖；刻蚀第一介质层以将第一栅极和第一源漏极预制备区暴露；于第一源漏极预制备区上外延一第一锗硅层；将第一锗硅层暴露在氧气氛中形成一氧化硅层，同时于第一源漏极预制备区形成厚度控制在一第一预设厚度范围内的一第二锗硅层；利用掺杂离子在硅锗中扩散速率小的特点，使得最终形成的PMOS管能够抵抗快速热处理退火温度波动的影响。
Description
技术领域
本发明涉及半导体良率提升领域，尤其涉及一种抵抗高温波动的防护层及包括制备该防护层的方法的CMOS晶体管的制备方法。
背景技术
随着集成电路集成度的提高，CMOS(Complementary Metal OxideSemiconductor，金属氧化物半导体)晶体管尺寸越来越小，掺杂离子在RTP(Rapid ThermalProcess，快速热处理)退火工艺中的扩散对器件影响也越来越明显，特别是PMOS(P-channel Metal Oxide Semiconductor，P沟道金属氧化物半导体)，器件性能对RTP退火温度均匀性的敏感程度也越来越高。RTP局部温度的波动将会导致PMOS器件均匀性变差。
发明内容
针对上述问题，本发明提出了一种抵抗高温波动的防护层的制备方法，应用于制备CMOS晶体管的工艺中；包括：
步骤S1：采用硅材料制备一基底，所述基底上包括一P阱，一N阱和将所述P阱和所述N阱分隔开的一浅沟道隔离；
步骤S2：于所述N阱上方制备一具有侧墙的第一栅极，同时于所述P阱上方制备一第二栅极，并于形成所述第一栅极后的所述N阱定义形成第一源漏极预制备区；
步骤S3：制备一第一介质层以将所述基底表面覆盖；
步骤S4：刻蚀所述第一介质层以将所述第一栅极和所述第一源漏极预制备区暴露；
步骤S5：于所述第一源漏极预制备区上外延一第一锗硅层；
步骤S6：将所述第一锗硅层暴露在氧气氛中退火形成一氧化硅层，同时使得所述第一锗硅层中的锗元素向下游离与所述N阱中的硅元素结合，以于所述第一源漏极预制备区形成厚度控制在一第一预设厚度范围内的一第二锗硅层。
上述的制备方法，其中，通过对所述氧化硅层进行清洗将所述氧化硅层的厚度控制在一第二预设厚度范围内。
上述的制备方法，其中，所述第二预设厚度范围为1～5nm。
上述的制备方法，其中，所述步骤S4中，刻蚀所述第一介质层形成的对所述第一源漏极预制备区的暴露还延伸至所述浅沟道隔离上方。
上述的制备方法，其中，所述步骤S5中，外延所述第一锗硅层的厚度控制在60～100nm。
上述的制备方法，其中，所述步骤S6中，于一预设温度范围内形成所述氧化层和所述第二锗硅层。
上述的制备方法，其中，所述预设温度范围为600～900℃。
上述的制备方法，其中，所述第一预设厚度范围为30～80nm。
一种CMOS晶体管的制备方法，包括如上任意一项所述的抵抗高温波动的防护层的制备方法，还包括：
步骤S7：清洗刻蚀后的所述第一介质层，并于所述P阱上方定义形成一第二源漏极预制备区；
步骤S8：对所述第一源漏极预制备区进行N-轻掺杂工艺，以及对所述第二源漏极预制备区进行P-轻掺杂工艺；
步骤S9：制备所述第二栅极的侧墙；
步骤S10：对所述第一源漏极预制备区和所述第二源漏极预制备区进行源漏极制备工艺，以形成第一源漏极和第二源漏极；
步骤S11：制备一第二介质层以将所述步骤S10形成的结构上方覆盖；
步骤S12：刻蚀所述第二介质层形成多个接触孔，用以分别连接所述第一源漏极，所述第一栅极，所述第二源漏极和所述第二栅极。
有益效果：本发明提出的一种抵抗高温波动的防护层的制备方法所形成的防护层，加入了外延锗硅层的步骤，从而在第一源漏极预制备区形成能够抵抗后续形成PMOS晶体管的工艺中RTP退火温度的波动的一第二锗硅层，同时不会对PMOS晶体管的其他工艺步骤产生影响；还提出了一种CMOS晶体管的制备方法，包括上述防护层的制备方法，所形成的PMOS晶体管能够抵抗RTP退火温度的波动，从而形成均匀性好、性能优良的CMOS晶体管。
附图说明
图1为本发明一实施例中抵抗高温波动的防护层的制备方法的流程示意图；
图2为本发明一实施例中步骤S1形成的结构的结构示意图；
图3为本发明一实施例中步骤S2形成的结构的结构示意图；
图4为本发明一实施例中步骤S3形成的结构的结构示意图；
图5为本发明一实施例中步骤S4形成的结构的结构示意图；
图6为本发明一实施例中步骤S5形成的结构的结构示意图；
图7为本发明一实施例中步骤S6形成的结构的结构示意图；
图8为本发明一实施例中CMOS晶体管的制备方法的流程示意图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
在一个较佳的实施例中，如图1所示，提出了一种抵抗高温波动的防护层的制备方法，可以应用于制备CMOS晶体管的工艺中，所形成的结构可以如图2～7所示；可以包括：
步骤S1：采用硅材料制备一基底10，基底上包括一P阱11，一N阱12和将P阱11和N阱12分隔开的一浅沟道隔离13；
步骤S2：于N阱12上方制备一具有侧墙(附图中未显示)的第一栅极14，同时于P阱11上方制备一第二栅极15，并于形成第一栅极后的N阱12定义形成第一源漏极预制备区(即为N阱12上方第一栅极14两侧的区域)；
步骤S3：制备一第一介质层16以将基底10表面覆盖；
步骤S4：刻蚀第一介质层16以将第一栅极14和第一源漏极预制备区暴露(刻蚀后形成部分第一介质层17)；
步骤S5：于第一源漏极预制备区上外延一第一锗硅层18；
步骤S6：将第一锗硅层18暴露在氧气氛中退火形成一氧化硅层19，同时使得第一锗硅层18中的锗元素向下游离与N阱12中的硅元素结合，以于第一源漏极预制备区形成厚度控制在一第一预设厚度范围内的一第二锗硅层20。
具体地，由于第一锗硅层18在第一栅极14的阻隔下为非连续的两部分，因此在下方形成的第二锗硅层20也为非连续的，从而使得第一栅极14与N阱12之间不会受到第二锗硅层20的影响，但这只是优选的情况，不应视为是对本发明的限制；第二锗硅层形成后能够抵抗后续的快速退火工艺中温度波动的影响，使得形成的CMOS晶体管中的PMOS(P-channelMetal Oxide Semiconductor，P沟道金属氧化物半导体)晶体管具有较高的均匀度；可以通过采用锗浓缩技术，将N阱上外延的SiGe(锗硅)层中的Ge(锗)推入N阱中，从而使得Si(硅)表面变为SiGe，进而提高了B(硼)等掺杂离子的扩散激活能，降低扩散系数，从而降低了PMOS对RTP退火温度波动的敏感性。该工艺简单可行。
在一个较佳的实施例中，可以通过对氧化硅层进行清洗将氧化硅层的厚度控制在一第二预设厚度范围内，从而防止后续的刻蚀步骤过度损伤晶圆表面。
上述实施例中，优选地，第二预设厚度范围可以为1～5nm。
在一个较佳的实施例中，步骤S4中，刻蚀第一介质层形成的对第一源漏极预制备区的暴露还延伸至浅沟道隔离13上方，以保证将第一源漏极预制备区完全暴露。
在一个较佳的实施例中，步骤S5中，外延第一锗硅层18的厚度可以控制在60～100nm，从而使得下方形成第二锗硅层具有一理想的厚度。
在一个较佳的实施例中，步骤S6中，可以于一预设温度范围内形成氧化层18和第二锗硅层20。
在一个较佳的实施例中，预设温度范围可以为600～900℃。
在一个较佳的实施例中，第一预设厚度范围可以为30～80nm，比如将第二锗硅层20控制在40nm～60nm。
本发明还提出了一种CMOS晶体管的制备方法，可以包括如上的抵抗高温波动的防护层的制备方法，如图8所示，还可以包括：
步骤S7：清洗刻蚀后的第一介质层，并于P阱上方定义形成一第二源漏极预制备区；
步骤S8：对第一源漏极预制备区进行N-轻掺杂工艺，以及对第二源漏极预制备区进行P-轻掺杂工艺；
步骤S9：制备第二栅极的侧墙；
步骤S10：对第一源漏极预制备区和第二源漏极预制备区进行源漏极制备工艺，以形成第一源漏极和第二源漏极；
步骤S11：制备一第二介质层以将步骤S10形成的结构上方覆盖；
步骤S12：刻蚀第二介质层形成多个接触孔，用以分别连接第一源漏极，第一栅极，第二源漏极和第二栅极。
具体地，源漏极制备工艺可以是对第一源漏极预制备区依次进行N+掺杂工艺及第一热退火工艺制备，以在第一源漏极预制备区形成第一源极和第一漏极，以及对第二源漏极预制备区依次进行P+掺杂工艺及第二热退火工艺制备，以在第二源漏极预制备区形成第二源极和第二漏极；此时，第一热退火工艺和第二热退火工艺产生的高温波动对有第二锗硅层的PMOS晶体管影响得到了降低，最终形成的CMOS晶体管性能较现有的CMOS晶体管更为优良。
综上所述，本发明提出了一种抵抗高温波动的防护层的制备方法，以及包括制备防护层的步骤的CMOS晶体管的制备方法，包括：采用硅材料制备一基底，基底上包括一P阱，一N阱和将P阱和N阱分隔开的一浅沟道隔离；于N阱上方制备一第一栅极，于P阱上方制备一第二栅极，并于形成第一栅极后的N阱定义形成第一源漏极预制备区；制备一第一介质层以将基底表面覆盖；刻蚀第一介质层以将第一栅极和第一源漏极预制备区暴露；于第一源漏极预制备区上外延一第一锗硅层；将第一锗硅层暴露在氧气氛中退火，使得第一锗硅层中的锗元素向下游离与N阱中的硅元素结合，以于第一源漏极预制备区形成厚度控制在一第一预设厚度范围内的一第二锗硅层；使得最终形成的PMOS管能够抵抗RTP退火温度的波动，从而形成表面均匀的性能优良的晶体管。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (9)
1.一种抵抗高温波动的防护层的制备方法，应用于制备CMOS晶体管的工艺中；其特征在于，包括：
步骤S1：采用硅材料制备一基底，所述基底上包括一P阱，一N阱和将所述P阱和所述N阱分隔开的一浅沟道隔离；
步骤S2：于所述N阱上方制备一具有侧墙的第一栅极，同时于所述P阱上方制备一第二栅极，并于形成所述第一栅极后的所述N阱定义形成第一源漏极预制备区；
步骤S3：制备一第一介质层以将所述基底表面覆盖；
步骤S4：刻蚀所述第一介质层以将所述第一栅极和所述第一源漏极预制备区暴露；
步骤S5：于所述第一源漏极预制备区上外延一第一锗硅层；
步骤S6：将所述第一锗硅层暴露在氧气氛中退火形成一氧化硅层，同时使得所述第一锗硅层中的锗元素向下游离与所述N阱中的硅元素结合，以于所述第一源漏极预制备区形成厚度控制在一第一预设厚度范围内的一第二锗硅层。
2.根据权利要求1所述的制备方法，其特征在于，通过对所述氧化硅层进行清洗将所述氧化硅层的厚度控制在一第二预设厚度范围内。
3.根据权利要求2所述的制备方法，其特征在于，所述第二预设厚度范围为1～5nm。
4.根据权利要求1所述的制备方法，其特征在于，所述步骤S4中，刻蚀所述第一介质层形成的对所述第一源漏极预制备区的暴露还延伸至所述浅沟道隔离上方。
5.根据权利要求1所述的制备方法，其特征在于，所述步骤S5中，外延所述第一锗硅层的厚度控制在60～100nm。
6.根据权利要求1所述的制备方法，其特征在于，所述步骤S6中，于一预设温度范围内形成所述氧化层和所述第二锗硅层。
7.根据权利要求6所述的制备方法，其特征在于，所述预设温度范围为600～900℃。
8.根据权利要求1所述的制备方法，其特征在于，所述第一预设厚度范围为30～80nm。
9.一种CMOS晶体管的制备方法，包括如权利要求1～8任意一项所述的抵抗高温波动的防护层的制备方法，其特征在于，还包括：
步骤S7：清洗刻蚀后的所述第一介质层，并于所述P阱上方定义形成一第二源漏极预制备区；
步骤S8：对所述第一源漏极预制备区进行N-轻掺杂工艺，以及对所述第二源漏极预制备区进行P-轻掺杂工艺；
步骤S9：制备所述第二栅极的侧墙；
步骤S10：对所述第一源漏极预制备区和所述第二源漏极预制备区进行源漏极制备工艺，以形成第一源漏极和第二源漏极；
步骤S11：制备一第二介质层以将所述步骤S10形成的结构上方覆盖；
步骤S12：刻蚀所述第二介质层形成多个接触孔，用以分别连接所述第一源漏极，所述第一栅极，所述第二源漏极和所述第二栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611034176.4A CN106505041B (zh) | 2016-11-22 | 2016-11-22 | 一种抵抗高温波动的防护层及cmos晶体管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611034176.4A CN106505041B (zh) | 2016-11-22 | 2016-11-22 | 一种抵抗高温波动的防护层及cmos晶体管的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106505041A true CN106505041A (zh) | 2017-03-15 |
| CN106505041B CN106505041B (zh) | 2019-05-28 |
Family
ID=58327588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611034176.4A Active CN106505041B (zh) | 2016-11-22 | 2016-11-22 | 一种抵抗高温波动的防护层及cmos晶体管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106505041B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060014354A1 (en) * | 2004-07-14 | 2006-01-19 | Yun-Hsiu Chen | Method of making transistor with strained source/drain |
| US20120205749A1 (en) * | 2011-02-11 | 2012-08-16 | International Business Machines Corporation | Silicon germanium film formation method and structure |
| CN103681502A (zh) * | 2012-09-18 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的形成方法 |
| CN103779277A (zh) * | 2012-10-18 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
-
2016
- 2016-11-22 CN CN201611034176.4A patent/CN106505041B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060014354A1 (en) * | 2004-07-14 | 2006-01-19 | Yun-Hsiu Chen | Method of making transistor with strained source/drain |
| US20120205749A1 (en) * | 2011-02-11 | 2012-08-16 | International Business Machines Corporation | Silicon germanium film formation method and structure |
| CN103681502A (zh) * | 2012-09-18 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | Cmos晶体管的形成方法 |
| CN103779277A (zh) * | 2012-10-18 | 2014-05-07 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106505041B (zh) | 2019-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6214654B1 (en) | Method for forming super-steep retrograded channel (SSRC) for CMOS transistor using rapid laser annealing to reduce thermal budget | |
| US9865747B2 (en) | Etch stop region based fabrication of bonded semiconductor structures | |
| US20120021583A1 (en) | Semiconductor process | |
| US7338910B2 (en) | Method of fabricating semiconductor devices and method of removing a spacer | |
| US20060105518A1 (en) | Ultra-shallow arsenic junction formation in silicon germanium | |
| US10559674B2 (en) | Manufacturing method of a trench power semiconductor device | |
| CN104752205A (zh) | 半导体器件及其形成方法 | |
| JP3255427B2 (ja) | 半導体デバイスの製造方法及び金属ケイカ物層を自己整合的に形成する方法 | |
| CN116504718B (zh) | 一种半导体结构的制作方法 | |
| US20130109173A1 (en) | Methods for removing silicon nitride spacer, forming transistor and forming semiconductor devices | |
| US8877595B2 (en) | Transistor structure with silicided source and drain extensions and process for fabrication | |
| CN106505041A (zh) | 一种抵抗高温波动的防护层及cmos晶体管的制备方法 | |
| CN102832129B (zh) | 一种半导体器件的制造方法 | |
| JP2002324811A (ja) | ローカルｌｄｄ領域を有するトランジスタ及びその製造方法 | |
| JP2008047820A (ja) | 半導体装置の製造方法および半導体装置 | |
| CN102891112B (zh) | 改善双栅cmos多晶硅耗尽的方法以及双栅cmos | |
| JP5408132B2 (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 | |
| TW201826526A (zh) | 具有凹槽結構的金屬氧化半導體元件及其製造方法 | |
| CN107946172B (zh) | 一种先进制作工艺控制方法 | |
| KR20000073372A (ko) | 반도체 소자의 제조방법 | |
| KR100597084B1 (ko) | 반도체 소자의 트랜지스터제조방법 | |
| CN104409505A (zh) | 嵌入式锗硅器件及其制作方法 | |
| CN104022030B (zh) | 间隙壁去除方法 | |
| TW580728B (en) | High doping concentration ion-implantation method to reduce substrate defect | |
| CN103594364B (zh) | 一种半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |