CN106464421B - 一种数据发送方法和装置 - Google Patents

一种数据发送方法和装置 Download PDF

Info

Publication number
CN106464421B
CN106464421B CN201480078088.7A CN201480078088A CN106464421B CN 106464421 B CN106464421 B CN 106464421B CN 201480078088 A CN201480078088 A CN 201480078088A CN 106464421 B CN106464421 B CN 106464421B
Authority
CN
China
Prior art keywords
variable node
check bit
check
codeword sequence
ldpc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480078088.7A
Other languages
English (en)
Other versions
CN106464421A (zh
Inventor
陈州辉
马征
林伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN106464421A publication Critical patent/CN106464421A/zh
Application granted granted Critical
Publication of CN106464421B publication Critical patent/CN106464421B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/1177—Regular LDPC codes with parity-check matrices wherein all rows and columns have the same row weight and column weight, respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6527—IEEE 802.11 [WLAN]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
    • H04L1/0013—Rate matching, e.g. puncturing or repetition of code symbols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H04L1/0069—Puncturing patterns

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computational Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种数据发送方法和装置，解决了现有的基于变量节点度分布的打孔方式，不能对所采用LDPC码的待打孔的校验比特进行有效区分，所获得的高码率LDPC码性能较差的问题。方法包括：采用LDPC码校验矩阵对需要发送的信息比特进行编码，得到码字序列；根据该码字序列中的每个校验比特对应的变量节点对LDPC码校验矩阵的行破坏力和/或环破坏力，确定每个校验比特的打孔优先级；按照该码字序列中各校验比特的打孔优先级，对该码字序列进行打孔处理；根据打孔后的码字序列，生成比特序列并发送，从而提高了得到的高码率LDPC码的性能。

Description

一种数据发送方法和装置
技术领域
本发明涉及无线通信技术领域，特别涉及一种采用低密度校验(Low DensityParity Check，LDPC)码进行编码的数据发送方法和装置。
背景技术
未来宽带无线通信系统需要在有限的频谱资源上实现综合业务内容的高速可靠传输，因此需要高可靠性的信道编码方案。作为一类性能可逼近信道容量的信道编码方案，LDPC码具有并行高速译码、低错误平层、自交织性、码率设计灵活等诸多优点，因此成为无线局域网络(Wireless Local Area Networks，WLAN)标准(即电气和电子工程师学会(Institute of Electrical and Electronic Engineers，IEEE)802.11ac标准)的可选信道编码方案。
是一类特殊的(N，K)线性分组码，N，K分别为码长和信息比特长度，LDPC码校验矩阵H＝{Hi，j}中大部分元素为0，少部分元素为1，即H为稀疏矩阵。LDPC码也可等效的由其因子图(Tanner图)确定，Tanner图与LDPC码校验矩阵之间一一对应，Tanner图中包括变量节点集{Vi}和校验节点集{Ci}，其中，Tanner图中校验节点Ci对应于H中的第i行，即矩阵中第i个校验方程；而变量节点Vj对应于H中的第j列，即编码后码字中第j个比特。下面以4×8维度的LDPC码校验矩阵为例进行说明，LDPC码校验矩阵H如下：
图1为该LDPC码校验矩阵H对应的Tanner图。其中，Tanner图中的校验节点Ci对应于H中的第i行，且Tanner图中的变量节点Vj对应于H中的第j列，例如，校验节点C1所对应的校验方程为：V1+V3+V5+V7＝0。图1中节点集{V3，C3，V7，C1}构成了一个长度为4的环。
现有WLAN标准(IEEE 802.11ac)中采用的LDPC码校验矩阵H具有系统(Systematic)和准循环(Quasi-Cyclic)结构。图2为所采用的一个码长N＝648且码率R＝1/2的LDPC码校验矩阵H。该12×24维度的母矩阵中的每个元素表示一个z＝N/24阶的方阵，其中，该母矩阵中的“-”表示z×z阶的全零方阵，i(0≤i≤z-1)表示z×z阶单位阵中各行循环右移i位得到的方阵0为z×z阶单位阵，的示例如下：
在可获得信道状态信息的时变信道，采用根据不同的信道条件自适应编码速率的差错控制策略，可在保证可靠性的前提下提高系统的传输效率。这种情况下，采用多个编码器和译码器对的方案，实现复杂度过高，因此采用单对编译码器的速率兼容信道编码方案更具有可实现性。设计速率兼容LDPC编码方案时，首先设计一个码率适中的LDPC码校验矩阵作为母码，随后可灵活的通过打孔(Puncturing)提高码率或通过重复(Repetition)降低码率。
对于给定参数的LDPC码，其码率为R＝K/N，想要得到码率为R′＞R的高速率码，需要打孔的变量节点数为mp＝N-K/R′。在采用LDPC码校验矩阵编码后码字序列中的校验比特部分随机删除mp个比特，得到码率为R′的高速率码，该打孔方式为随机打孔。目前的混合自动重传请求(HARQ，Hybrid Automatic Repeat reQuest)系统中，LDPC码的打孔方式大多采用随机打孔方案。该方式下，每次由低速率LDPC码构造高速率LDPC码时，删除的比特位置是随机选择的。由于译码时接收端需要预知删除矩阵，使得每次传输都需要额外的开销将删除矩阵发送给接收端，这会造成系统资源的浪费。另外，随机打孔没有对LDPC码校验矩阵的打孔位置和顺序进行优化，因此无法提供较优的打孔性能。
对上述打孔方式进行改进，提出了基于变量节点的度分布的打孔方式，即优先打孔所对应变量节点度较小的校验比特。这种方式基于对非规则LDPC码的译码性能的分析，度较高的变量节点可在迭代译码中获得更多的校验信息，因此译码收敛更快且可靠性越高。基于这种分析，度越低的变量节点对译码性能的影响越小。WLAN标准中采用的LDPC码为系统码，采用LDPC码校验矩阵进行编码后得到的矩阵中，左半部分为信息部分，右半部分为校验部分。信息部分中列对应的比特为编码后码字中的信息比特，校验部分中列对应的比特为编码后码字中的校验比特。在进行码率变换时，所有方案打孔时只针对校验比特进行打孔，由图2可见，WLAN标准中LDPC码校验矩阵H的校验部分前z列的度均为3，后面所有列的度均为2。IEEE 802.11ac标准规定由LDPC码校验矩阵的最后列依次往前打孔，即WLAN标准采用的LDPC码打孔方案是基于度分布进行打孔。然而，由于WLAN标准中的校验矩阵的校验比特所对应的度大部分为2，只有小部分为3，按度分布打孔并不能有效的区分校验比特，很难确定优先打孔的校验比特。由于该方式在度为2的所有校验比特中也是随机筛选进行打孔，也无法提供较优的打孔性能。
综上所述，现有的基于变量节点度分布的打孔方式，不能对所采用LDPC码的待打孔的校验比特进行有效区分，所获得的高码率LDPC码性能较差。
发明内容
本发明提供了一种数据发送方法和装置，解决了采用现有的基于变量节点度分布的打孔方式，获得的高码率LDPC码的性能较差的问题。
第一方面，一种数据发送方法，该方法包括：
采用低密度校验LDPC码校验矩阵对需要发送的信息比特进行编码，得到码字序列，所述码字序列包括所述信息比特和校验比特；
根据所述码字序列中的每个校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力和/或环破坏力，确定每个校验比特的打孔优先级；
按照所述码字序列中各校验比特的打孔优先级，对所述码字序列进行打孔处理；
根据打孔后的码字序列，生成比特序列并发送；
其中，所述行破坏力用于衡量所述LDPC码校验矩阵中所述变量节点对与该变量节点相邻的变量节点的正确译码的影响，其中，所述相邻的变量节点为与该变量节点相连的各校验节点所连接的变量节点中与该变量节点相邻的各变量节点；所述环破坏力用于衡量所述LDPC码校验矩阵中所述变量节点对该变量节点对应的最小环所遍历的变量节点的正确译码的影响，其中，该变量节点对应的最小环为该变量节点与周围的变量节点和校验节点连接形成的长度最小的封闭图形。
结合第一方面，在第一种可能的实现方式中，针对所述码字序列中各校验比特，按照以下公式确定该校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力：
其中，RowDestruction(i)表示所述码字序列中的第i个校验比特对应的变量节点VN(i)对所述LDPC码校验矩阵造成的行破坏力，i＝1，2，…，N，N表示所述码字序列中校验比特的个数；GC(i)表示与变量节点VN(i)连接的校验节点CN(m)的集合，m＝1，...，M，M表示与变量节点VN(i)连接的校验节点的个数；D(m)表示所述LDPC码校验矩阵中校验节点CN(m)所连接的变量节点中与变量节点VN(i)相邻的变量节点的个数。
结合第一方面的第一种可能的实现方式，在第二种可能的实现方式中，根据所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力，确定所述码字序列中各校验比特的打孔优先级，包括：
按照所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力的值从小到大，依次确定所述码字序列中各校验比特的打孔优先级，其中，行破坏力的值小的变量节点对应的校验比特的打孔优先级低于行破坏力的值大的变量节点对应的校验比特的打孔优先级。
结合第一方面，在第三种可能的实现方式中，针对所述码字序列中各校验比特，按照以下公式确定该校验比特对应的变量节点对所述LDPC码校验矩阵的环破坏力：
CycDestruction(i)＝CycNum(i)*S；
其中，CycDestruction(i)表示所述码字序列中的第i个校验比特对应的变量节点VN(i)对所述LDPC码校验矩阵造成的环破坏力，i＝1，2，…，N，N表示所述码字序列中校验比特的个数；CycNum(i)表示所述LDPC码校验矩阵中变量节点VN(i)与其周围的变量节点和校验节点连接形成的最小环的个数；S为设定的优化因子，且S＞0。
结合第一方面的第三种可能的实现方式，在第四种可能的实现方式中，根据所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的环破坏力，确定所述码字序列中各校验比特的打孔优先级，包括：
按照所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的环破坏力的值从小到大，依次确定所述码字序列中各校验比特的打孔优先级，其中，环破坏力的值小的变量节点对应的校验比特的打孔优先级低于环破坏力的值大的变量节点对应的校验比特的打孔优先级。
结合第一方面、第一方面的第一种至第四种可能的实现方式中的任一项，在第五种可能的实现方式中，根据所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力和环破坏力，确定所述码字序列中各校验比特的打孔优先级，包括：
针对所述码字序列中各校验比特，将该校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力和环破坏力求和，并将得到的和值作为该校验比特对应的变量节点对所述LDPC码校验矩阵的总破坏力；以及，
按照所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的总破坏力的值从小到大，依次确定所述码字序列中各校验比特的打孔优先级，其中，总破坏力的值小的变量节点对应的校验比特的打孔优先级低于总破坏力的值大的变量节点对应的校验比特的打孔优先级。
结合第一方面，在第六种可能的实现方式中，按照所述码字序列中各校验比特的打孔优先级，对所述码字序列进行打孔处理，包括：
在所述码字序列中确定出需要打孔的校验比特的个数；
根据确定出的需要打孔的校验比特的个数，按照所述码字序列中各校验比特的打孔优先级从小到大的顺序，对所述码字序列进行打孔处理。
第二方面，一种数据发送装置，该装置包括：
编码模块，用于采用LDPC码校验矩阵对需要发送的信息比特进行编码，得到码字序列，所述码字序列包括所述信息比特和校验比特；
优先级确定模块，用于根据所述码字序列中的每个校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力和/或环破坏力，确定每个校验比特的打孔优先级；
打孔模块，用于按照所述码字序列中各校验比特的打孔优先级，对所述码字序列进行打孔处理；
发送模块，用于根据打孔后的码字序列，生成比特序列并发送；
其中，所述行破坏力用于衡量所述LDPC码校验矩阵中所述变量节点对与该变量节点相邻的变量节点的正确译码的影响，其中，所述相邻的变量节点为与该变量节点相连的各校验节点所连接的变量节点中与该变量节点相邻的各变量节点；所述环破坏力用于衡量所述LDPC码校验矩阵中所述变量节点对该变量节点对应的最小环所遍历的变量节点的正确译码的影响，其中，该变量节点对应的最小环为该变量节点与周围的变量节点和校验节点连接形成的长度最小的封闭图形。
结合第二方面，在第一种可能的实现方式中，针对所述码字序列中各校验比特，所述优先级确定模块按照以下公式确定该校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力：
其中，RowDestruction(i)表示所述码字序列中的第i个校验比特对应的变量节点VN(i)对所述LDPC码校验矩阵造成的行破坏力，i＝1，2，…，N，N表示所述码字序列中校验比特的个数；GC(i)表示与变量节点VN(i)连接的校验节点CN(m)的集合，m＝1，...，M，M表示与变量节点VN(i)连接的校验节点的个数；D(m)表示所述LDPC码校验矩阵中校验节点CN(m)所连接的变量节点中与变量节点VN(i)相邻的变量节点的个数。
结合第二方面的第一种可能的实现方式，在第二种可能的实现方式中，所述优先级确定模块具体用于：
按照所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力的值从小到大，依次确定所述码字序列中各校验比特的打孔优先级，其中，行破坏力的值小的变量节点对应的校验比特的打孔优先级低于行破坏力的值大的变量节点对应的校验比特的打孔优先级。
结合第二方面，在第三种可能的实现方式中，针对所述码字序列中各校验比特，所述优先级确定模块按照以下公式确定该校验比特对应的变量节点对所述LDPC码校验矩阵的环破坏力：
CycDestruction(i)＝CycNum(i)*S；
其中，CycDestruction(i)表示所述码字序列中的第i个校验比特对应的变量节点VN(i)对所述LDPC码校验矩阵造成的环破坏力，i＝1，2，…，N，N表示所述码字序列中校验比特的个数；CycNum(i)表示所述LDPC码校验矩阵中变量节点VN(i)与其周围的变量节点和校验节点连接形成的最小环的个数；S为设定的优化因子，且S＞0。
结合第二方面的第三种可能的实现方式，在第四种可能的实现方式中，所述优先级确定模块具体用于：
按照所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的环破坏力的值从小到大，依次确定所述码字序列中各校验比特的打孔优先级，其中，环破坏力的值小的变量节点对应的校验比特的打孔优先级低于环破坏力的值大的变量节点对应的校验比特的打孔优先级。
结合第二方面、第二方面的第一种至第四种可能的实现方式中的任一项，在第五种可能的实现方式中，所述优先级确定模块具体用于：
针对所述码字序列中各校验比特，将该校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力和环破坏力求和，并将得到的和值作为该校验比特对应的变量节点对所述LDPC码校验矩阵的总破坏力；以及，
按照所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的总破坏力的值从小到大，依次确定所述码字序列中各校验比特的打孔优先级，其中，总破坏力的值小的变量节点对应的校验比特的打孔优先级低于总破坏力的值大的变量节点对应的校验比特的打孔优先级。
结合第二方面，在第六种可能的实现方式中，所述打孔模块具体用于：
在所述码字序列中确定出需要打孔的校验比特的个数；
根据确定出的需要打孔的校验比特的个数，按照所述码字序列中各校验比特的打孔优先级从小到大的顺序，对所述码字序列进行打孔处理。
第三方面，一种通信设备，该设备包括：
处理器，用于采用LDPC码校验矩阵对需要发送的信息比特进行编码，得到码字序列，所述码字序列包括所述信息比特和校验比特；根据所述码字序列中的每个校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力和/或环破坏力，确定每个校验比特的打孔优先级；按照所述码字序列中各校验比特的打孔优先级，对所述码字序列进行打孔处理；以及根据打孔后的码字序列，生成比特序列；
发射机，用于发送所述处理器生成的比特序列；
其中，所述行破坏力用于衡量所述LDPC码校验矩阵中所述变量节点对与该变量节点相邻的变量节点的正确译码的影响，其中，所述相邻的变量节点为与该变量节点相连的各校验节点所连接的变量节点中与该变量节点相邻的各变量节点；所述环破坏力用于衡量所述LDPC码校验矩阵中所述变量节点，对该变量节点与周围的变量节点和校验节点连接形成的最小环所遍历的变量节点的正确译码的影响。
本发明提供的通信设备中发射机与处理器之间通过总线连接。
结合第三方面，在第一种可能的实现方式中，针对所述码字序列中各校验比特，所述处理器按照以下公式确定该校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力：
其中，RowDestruction(i)表示所述码字序列中的第i个校验比特对应的变量节点VN(i)对所述LDPC码校验矩阵造成的行破坏力，i＝1，2，…，N，N表示所述码字序列中校验比特的个数；GC(i)表示与变量节点VN(i)连接的校验节点CN(m)的集合，m＝1，...，M，M表示与变量节点VN(i)连接的校验节点的个数；D(m)表示所述LDPC码校验矩阵中校验节点CN(m)所连接的变量节点中与变量节点VN(i)相邻的变量节点的个数。
结合第三方面的第一种可能的实现方式，在第二种可能的实现方式中，所述处理器具体用于：
按照所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力的值从小到大，依次确定所述码字序列中各校验比特的打孔优先级，其中，行破坏力的值小的变量节点对应的校验比特的打孔优先级低于行破坏力的值大的变量节点对应的校验比特的打孔优先级。
结合第三方面，在第三种可能的实现方式中，针对所述码字序列中各校验比特，所述处理器按照以下公式确定该校验比特对应的变量节点对所述LDPC码校验矩阵的环破坏力：
CycDestruction(i)＝CycNum(i)*S；
其中，CycDestruction(i)表示所述码字序列中的第i个校验比特对应的变量节点VN(i)对所述LDPC码校验矩阵造成的环破坏力，i＝1，2，…，N，N表示所述码字序列中校验比特的个数；CycNum(i)表示所述LDPC码校验矩阵中变量节点VN(i)与其周围的变量节点和校验节点连接形成的最小环的个数；S为设定的优化因子，且S＞0。
结合第三方面的第三种可能的实现方式，在第四种可能的实现方式中，所述处理器具体用于：
按照所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的环破坏力的值从小到大，依次确定所述码字序列中各校验比特的打孔优先级，其中，环破坏力的值小的变量节点对应的校验比特的打孔优先级低于环破坏力的值大的变量节点对应的校验比特的打孔优先级。
结合第三方面、第三方面的第一种至第四种可能的实现方式中的任一项，在第五种可能的实现方式中，所述处理器具体用于：
针对所述码字序列中各校验比特，将该校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力和环破坏力求和，并将得到的和值作为该校验比特对应的变量节点对所述LDPC码校验矩阵的总破坏力；以及，
按照所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的总破坏力的值从小到大，依次确定所述码字序列中各校验比特的打孔优先级，其中，总破坏力的值小的变量节点对应的校验比特的打孔优先级低于总破坏力的值大的变量节点对应的校验比特的打孔优先级。
结合第三方面，在第六种可能的实现方式中，所述处理器具体用于：
在所述码字序列中确定出需要打孔的校验比特的个数；
根据确定出的需要打孔的校验比特的个数，按照所述码字序列中各校验比特的打孔优先级从小到大的顺序，对所述码字序列进行打孔处理。
本发明提供的数据发送方法、装置或者通信设备，由于在对码字序列中的校验比特进行打孔时，利用了码字序列中各校验比特对应的变量节点对LDPC码校验矩阵的行破坏力和/或环破坏力，确定各校验比特对应的打孔优先级，并按照码字序列中各校验比特对应的打孔优先级，对码字序列进行打孔，从而能够有效的对LDPC码的校验比特进行区分，提高了得到的高码率LDPC码的性能。
附图说明
图1为背景技术提供的LDPC码校验矩阵对应的Tanner图；
图2为背景技术提供的码长N＝648且码率R＝1/2的LDPC码的校验矩阵的示意图；
图3为本发明提供的一种数据发送方法的流程示意图；
图4为本发明提供的Tanner图中与校验节点CNA相连的变量节点的示例的示意图；
图5为本发明提供的LDPC码校验矩阵中长度为4的最小环的示例的示意图；
图6为本发明提供的LDPC码校验矩阵中长度为6的最小环的示例的示意图；
图7为本发明提供的一种确定变量节点的行破坏力的示例的示意图；
图8为本发明提供的实施例一的仿真结果示意图；
图9为本发明提供的实施例二的仿真结果示意图；
图10为本发明提供的实施例三的仿真结果示意图；
图11为本发明提供的一种数据发送装置的结构示意图；
图12为本发明提供的一种通信设备的结构示意图。
具体实施方式
本发明利用码字序列中各校验比特对应的变量节点对LDPC码校验矩阵的行破坏力和/或环破坏力，确定各校验比特对应的打孔优先级，并按照码字序列中各校验比特对应的打孔优先级，对码字序列进行打孔，能有效的对WLAN标准中LDPC码的校验比特进行区分，提高了得到的高码率LDPC码的性能，也提高了其差错控制性能。
下面结合说明书附图对本发明作进一步详细描述。应当理解，此处所描述的实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明提供了一种数据发送方法，参见图3所示，该方法包括：
步骤31、采用LDPC码校验矩阵对需要发送的信息比特进行编码，得到码字序列。
步骤32、根据该码字序列中每个校验比特对应的变量节点对LDPC码校验矩阵的行破坏力和/或环破坏力，确定每个校验比特的打孔优先级。
其中，每个变量节点对LDPC码校验矩阵的行破坏力用于衡量LDPC码校验矩阵中该变量节点对与该变量节点相邻的变量节点的正确译码的影响，其中，所述相邻的变量节点为与该变量节点相连的各校验节点所连接的变量节点中与该变量节点相邻的各变量节点；
每个变量节点对LDPC码校验矩阵的环破坏力用于衡量LDPC码校验矩阵中该变量节点对该变量节点对应的最小环所遍历的变量节点的正确译码的影响，其中，该变量节点对应的最小环为该变量节点与周围的变量节点和校验节点连接形成的长度最小的封闭图形。
步骤33、按照码字序列中各校验比特的打孔优先级，对该码字序列进行打孔处理。
本步骤中，对该码字序列进行打孔处理是指对码字序列中的校验比特进行打孔处理。
本步骤中，码字序列中需要通过打孔处理打掉的校验比特的数量可以根据所需提升的LDPC码的码率、码长等参数确定。
步骤34、根据打孔后的码字序列，生成比特序列并发送。
本步骤中，根据需要发送的信息比特和打孔后的校验比特，生成比特序列，其中，该比特序列包括信息比特和打孔后的校验比特。
相应的，接收端在接收到上述比特序列后，对打孔后的码字序列进行反打孔处理，以恢复被打孔的校验比特；并根据恢复后的码字序列，对码字序列进行译码处理，以得到信息比特。
本发明中，采用LDPC码校验矩阵对需要发送的信息比特进行编码，得到码字序列；根据该码字序列中每个校验比特对应的变量节点对LDPC码校验矩阵的行破坏力和/或环破坏力，确定每个校验比特的打孔优先级；按照码字序列中各校验比特的打孔优先级，对该码字序列进行打孔处理；以及，根据打孔后的码字序列，生成比特序列并发送。由于利用了码字序列中各校验比特对应的变量节点对LDPC码校验矩阵的行破坏力和/或环破坏力，确定各校验比特对应的打孔优先级，并按照码字序列中各校验比特对应的打孔优先级，对码字序列进行打孔，从而能够有效的对LDPC码的校验比特进行区分，提高了得到的高码率LDPC码的性能，也提高了其差错控制性能。
本发明中，由于标准中所采用的LDPC码校验矩阵是固定的，因此，各校验比特的打孔优先级的确定可离线完成，即可预先确定码字序列的打孔图样，因此，本发明的打孔方案不增加系统实现的复杂度，具有较强的竞争力。
下面举例说明本发明中涉及的行破坏力和环破坏力的定义。
一、针对每个变量节点，该变量节点对LDPC码校验矩阵的行破坏力用于衡量LDPC码校验矩阵中该变量节点对与该变量节点相邻的变量节点的正确译码的影响，其中，所述相邻的变量节点为与该变量节点相连的各校验节点所连接的变量节点中与该变量节点相邻的各变量节点。
如图4所示，假设一个LDPC码校验矩阵对应的Tanner图中与校验节点CNA(CheckNode A)相连的变量节点包括VN1(Variable Node 1)，VN3以及VN4。为了提高该LDPC码的码率，若编码时对变量节点VN3对应的校验比特进行打孔，则接收端在进行反打孔译码时，变量节点VN3的迭代译码初始似然消息被赋值为0，即VN3的初始似然消息不提供任何有助于整体译码恢复的消息。此时，译码消息传递时与CNA相连且与VN3相邻的变量节点VN1、VN4收到破坏性的更新消息的值为0，这将对VN1、VN4的正确译码造成破坏性的影响。此时，若变量节点VN3被打孔，将会对LDPC码校验矩阵中校验节点CNA所在行造成值为2(即校验节点CNA所在行中与该CNA连接且与该变量节点VN3相邻的变量节点的个数)的行破坏力。
二、针对每个变量节点，该变量节点对LDPC码校验矩阵的环破坏力用于衡量LDPC码校验矩阵中该变量节点，对该变量节点对应的最小环所遍历的变量节点的正确译码的影响。
其中，该变量节点对应的最小环为该变量节点与周围的变量节点和校验节点依次连接所形成的长度最小的封闭图形，该封闭图形(即所形成的最小环)的长度即为该封闭图形所遍历的变量节点及校验节点的个数。
如图5所示，变量节点VN1、VN2与校验节点CNA、CNC构成了一个长度为4的环，如图5中的粗线条所示。此时，若编码时对变量节点VN1对应的校验比特进行打孔，则接收端进行反打孔译码时，变量节点VN1的迭代译码初始似然消息被赋值为0。由图5可见，变量节点VN2在迭代译码过程中进行似然消息更新时，将同时收到与变量节点VN1相连的校验节点CNA、CNC传递来的破坏性消息(即值为0的更新消息)，从而严重影响变量节点VN2的正确译码。同时，译码器第二次迭代时，该破坏性的似然消息又传回给变量节点VN1，从而加剧了VN1的恢复难度，因此会对译码性能造成严重的不良影响。
又如图6所示，变量节点VN1、VN2、VN3与校验节点CNA、CNB、CNC构成了一个长度为6的环，如图6中的粗线条所示。此时，若编码时对变量节点VN1对应的校验比特进行打孔，则接收端在进行反打孔译码时，变量节点VN1的迭代译码初始似然消息被赋值为0，该最小环中的变量节点VN2和VN3在迭代译码过程中进行似然消息更新时，均会收到校验节点CNA、CNB、CNC传递来的破坏性消息(即值为0的更新消息)，从而严重影响该最小环中的变量节点VN2、VN3的正确译码。同时，译码器在第三次迭代时，破坏性的似然消息将传回到VN1，从而进一步影响整个译码器的译码性能。由以上分析可见，应尽量减少被打孔的校验比特所对应的变量节点所参与的最小环的数目，从而提高打孔后码字的译码性能。
基于上述任一实施例，针对码字序列中各校验比特，按照以下公式确定该校验比特对应的变量节点对LDPC码校验矩阵的行破坏力：
其中，RowDestruction(i)表示码字序列中的第i个校验比特对应的变量节点VN(i)对LDPC码校验矩阵造成的行破坏力，i＝1，2，…，N，N表示所述码字序列中校验比特的个数；GC(i)表示与变量节点VN(i)连接的校验节点CN(m)的集合，m＝1，...，M，M表示与变量节点VN(i)连接的校验节点的个数；D(m)表示LDPC码校验矩阵中校验节点CN(m)所连接的变量节点中与变量节点VN(i)相邻的变量节点的个数。
举例说明，如图7所示，与变量节点VN3相连的校验节点有CAN，CNB以及CNC。因此，在进行编码时，为了提高LDPC码码率，若变量节点VN3被打孔，则将会对LDPC码校验矩阵中校验节点CNA所在行造成的破坏力为2，对LDPC码校验矩阵中校验节点CNB所在行造成的破坏力为1，对LDPC码校验矩阵中校验节点CNC所在行造成的破坏力为1。因此，若变量节点VN3被打孔，则对整个LDPC码校验矩阵造成的破坏力为2+1+1＝4。
基于上述任一实施例，针对码字序列中各校验比特，按照以下公式确定该校验比特对应的变量节点对LDPC码校验矩阵的环破坏力：
CycDestruction(i)＝CycNum(i)*S......公式2；
其中，CycDestruction(i)表示码字序列中的第i个校验比特对应的变量节点VN(i)对LDPC码校验矩阵造成的环破坏力，i＝1，2，…，N，N表示所述码字序列中校验比特的个数；CycNum(i)表示LDPC码校验矩阵中变量节点VN(i)与其周围的变量节点和校验节点连接形成的最小环的个数；S为设定的优化因子，且S＞0。
优化因子S的值可根据LDPC码的性能，通过对打孔性能进行仿真取性能较好的S值。可选的，优化因子S的值为2。通过仿真优化因子S的值取2时，可得到良好的LDPC码性能。
基于上述任一实施例，步骤32中，根据该码字序列中每个校验比特对应的变量节点对LDPC码校验矩阵的行破坏力和/或环破坏力，确定每个校验比特的打孔优先级，包括以下三种可选的实现方式：
方式1、该码字序列中各校验比特的打孔优先级是根据该校验比特对应的变量节点对该LDPC码校验矩阵的行破坏力确定的。
该方式下，根据码字序列中各校验比特对应的变量节点对LDPC码校验矩阵的行破坏力，确定该码字序列中各校验比特的打孔优先级，包括：
按照码字序列中各校验比特对应的变量节点对LDPC码校验矩阵的行破坏力的值从小到大，依次确定该码字序列中各校验比特的打孔优先级，其中，行破坏力的值小的变量节点对应的校验比特的打孔优先级低于行破坏力的值大的变量节点对应的校验比特的打孔优先级。
在实施中，行破坏力的值相同的变量节点对应的校验比特具有相同的打孔优先级。
可选的，可以按照码字序列中各校验比特对应的变量节点对LDPC码校验矩阵的行破坏力的值，将码字序列中的校验比特划分为至少一个集合，每个集合中的校验比特对应的变量节点对LDPC码校验矩阵的行破坏力的值相同，即同一集合中的各校验比特具有相同的打孔优先级。
该方式下，进一步，步骤33中，按照码字序列中各校验比特的打孔优先级，对该码字序列进行打孔处理，包括：
根据确定出的需要打掉的校验比特的个数，按照码字序列中各校验比特的打孔优先级从小到大的顺序，对该码字序列进行打孔处理。
其中，打孔处理中需要打掉的校验比特的个数是预知的，可以根据所需提升的LDPC码的码率、码长等参数确定，与现有技术相同，此处不再赘述。
具体的，在进行打孔处理时，根据需要打掉的校验比特的个数，按照码字序列中各校验比特的打孔优先级从小到大的顺序，对该码字序列进行打孔处理。即先对码字序列中打孔优先级低的校验比特进行打孔，直至达到需要打掉的校验比特的个数。
在实施中，对于同一打孔优先级的校验比特(即包含在同一集合中的校验比特)，采用随机选择方式进行打孔。
方式2、该码字序列中各校验比特的打孔优先级是根据该校验比特对应的变量节点对该LDPC码校验矩阵的环破坏力确定的。
该方式下，根据码字序列中各校验比特对应的变量节点对LDPC码校验矩阵的环破坏力，确定该码字序列中各校验比特的打孔优先级，包括：
按照码字序列中各校验比特对应的变量节点对LDPC码校验矩阵的环破坏力的值从小到大，依次确定该码字序列中各校验比特的打孔优先级，其中，环破坏力的值小的变量节点对应的校验比特的打孔优先级低于环破坏力的值大的变量节点对应的校验比特的打孔优先级。
在实施中，环破坏力的值相同的变量节点对应的校验比特具有相同的打孔优先级。
可选的，可以按照码字序列中各校验比特对应的变量节点对LDPC码校验矩阵的环破坏力的值，将码字序列中的校验比特划分为至少一个集合，每个集合中的校验比特对应的变量节点对LDPC码校验矩阵的环破坏力的值相同，即同一集合中的各校验比特具有相同的打孔优先级。
该方式下，进一步，步骤33中，按照码字序列中各校验比特的打孔优先级，对该码字序列进行打孔处理，包括：
根据确定出的需要打掉的校验比特的个数，按照码字序列中各校验比特的打孔优先级从小到大的顺序，对该码字序列进行打孔处理。
具体的，在进行打孔处理时，根据需要打掉的校验比特的个数，按照码字序列中各校验比特的打孔优先级从小到大的顺序，对该码字序列进行打孔处理。即先对码字序列中打孔优先级低的校验比特进行打孔，直至达到需要打掉的校验比特的个数。
在实施中，对于同一打孔优先级的校验比特(即包含在同一集合中的校验比特)，采用随机选择方式进行打孔。
方式3、该码字序列中各校验比特的打孔优先级是根据该校验比特对应的变量节点对该LDPC码校验矩阵的行破坏力和环破坏力确定的。
该方式下，根据码字序列中各校验比特对应的变量节点对LDPC码校验矩阵的行破坏力和环破坏力，确定该码字序列中各校验比特的打孔优先级，包括：
针对码字序列中各校验比特，将该校验比特对应的变量节点对LDPC码校验矩阵的行破坏力和环破坏力求和，并将得到的和值作为该校验比特对应的变量节点对LDPC码校验矩阵的总破坏力，即SumDestruction(i)＝RowDestruction(i)+CycDestruction(i)；以及，
按照该码字序列中各校验比特对应的变量节点对LDPC码校验矩阵的总破坏力的值从小到大，依次确定该码字序列中各校验比特的打孔优先级，其中，总破坏力的值小的变量节点对应的校验比特的打孔优先级低于总破坏力的值大的变量节点对应的校验比特的打孔优先级。
在实施中，总破坏力的值相同的变量节点对应的校验比特具有相同的打孔优先级。
可选的，可以按照码字序列中各校验比特对应的变量节点对LDPC码校验矩阵的总破坏力的值，将码字序列中的校验比特划分为至少一个集合，每个集合中的校验比特对应的变量节点对LDPC码校验矩阵的总破坏力的值相同，即同一集合中的各校验比特具有相同的打孔优先级。
举例说明，将这些校验比特按该总破坏力的值的大小进行分集，每个集合中所有校验比特所对应的总破坏力的值相等。假设所有待打孔校验比特可分为J个集合Set(1)，...，Set(J)，且满足：
SumDestructionSet(1)＜SumDestructionSet(2)＜...＜SumDestructionSet(J)。
该方式下，进一步，步骤33中，按照码字序列中各校验比特的打孔优先级，对该码字序列进行打孔处理，包括：
在码字序列中确定出需要打掉的校验比特的个数；
根据确定出的需要打掉的校验比特的个数，按照码字序列中各校验比特的打孔优先级从小到大的顺序，对该码字序列进行打孔处理。
具体的，在进行打孔处理时，根据确定出的需要打掉的校验比特的个数，按照码字序列中各校验比特的打孔优先级从小到大的顺序，对该码字序列进行打孔处理。即先对码字序列中打孔优先级低的校验比特进行打孔，直至达到需要打掉的校验比特的个数。
在实施中，对于同一打孔优先级的校验比特(即包含在同一集合中的校验比特)，采用随机选择方式进行打孔。
举例说明，以上述分集后的校验比特为例，可按照总破坏力的值从小到大的顺序，对各集合中的校验比特进行打孔，即优先打孔集合Set(1)中的校验比特，随后打孔集合Set(2)中的校验比特，依此顺序打孔，直到得到所需LDPC码码率。
下面结合以下三个实施例，以采用方式3为例，对本发明提供的数据发送方法中的打孔方式进行说明。
实施例一、对于现有WLAN标准中所采用的码长N＝648比特、码率R＝1/2的LDPC码，其LDPC码校验矩阵H是由27×27的循环移位方阵组成。按照本发明提供的打孔方法，对该校验矩阵中校验比特所对应的变量节点进行分集，可分为7个集合，具体如表1所示：
表1；
Set(1) Set(2) Set(3) Set(4) Set(5) Set(6) Set(7)
SumDestruction值 74 78 85 87 89 93 108
集合中校验比特的数目 27 54 108 27 54 27 27
若需要将该LDPC码码率提高至R′＝2/3，则需要打孔掉162个校验比特。按本发明提供的方法，需要打孔的校验比特为集合Set(1)、集合Set(2)中的所有校验比特，以及集合Set(3)中的81个校验比特(相当于3个27维子矩阵块所对应的校验比特)；其中，随机从集合Set(3)中选择81个校验比特进行打孔。
若需要将该LDPC码码率提高至R′＝3/4，则需要打孔掉216个校验比特。按本发明提供的方法，需要打孔的校验比特为集合Set(1)、集合Set(2)、集合Set(3)、集合Set(4)中的所有校验比特。
若需要将该LDPC码码率提高至R′＝5/6，则需要打孔掉259个校验比特。按本发明提供的方法，需要打孔的校验比特为集合Set(1)、集合Set(2)、集合Set(3)、集合Set(4)中的所有校验比特，以及集合Set(5)中43个校验比特；其中，随机从集合Set(5)中选择43个校验比特进行打孔。
图8示出了码长为648时，采用本发明提供的打孔方法打孔后的LDPC码性能与采用现有的打孔方法打孔后的LDPC码性能的仿真结果，即块误码字率(Block Error Rate，BLER)的性能对比。该仿真过程中所采用的信道均为加性白高斯噪声(Additive WhiteGaussian Noise，AWGN)信道、调制方式均为二进制移相键控(Binary Phase ShiftKeying，BPSK)、译码算法均为对数似然比-置信传播(Log-Likelihood Ratio-BeliefPropagation，LLR-BP)算法、译码虽大迭代次数均为50次。从图8可以看出，码长为648时，在各码率下，本实施例打孔后LDPC码性能均优于采用现有的打孔方法打孔后的LDPC码性能。
实施例二、对于现有WLAN标准中所采用的码长N＝1296比特、码率R＝1/2的LDPC码，其LDPC码校验矩阵H是由54×54的循环移位方阵组成。按照本发明提供的打孔方法，对该校验矩阵中校验比特部分所对应变量节点进行分集，可分为7个集合，具体如表2所示：
表2；
Set(1) Set(2) Set(3) Set(4) Set(5) Set(6) Set(7)
SumDestruction值 72 74 76 85 87 89 112
集合中校验比特数目 54 216 108 54 108 54 54
若需要将该LDPC码码率提高至R′＝2/3，则需要打孔掉324个校验比特。按照本发明提供的打孔方法，需要打孔的校验比特为集合Set(1)、集合Set(2)中的所有校验比特，以及集合Set(3)中54个校验比特(相当于1个54维子矩阵块所对应的校验比特)；其中，随机从集合Set(3)中选择54个校验比特进行打孔。
若需要将该LDPC码码率提高至R′＝3/4，则需要打孔掉432个校验比特。按照本发明提供的打孔方法，需要打孔的校验比特为集合Set(1)、集合Set(2)、集合Set(3)、集合Set(4)中的所有校验比特。
若需要将该LDPC码码率提高至R′＝5/6，则需要打孔掉518个校验比特。按照本发明提供的打孔方法，需要打孔的校验比特为集合Set(1)、集合Set(2)、集合Set(3)、集合Set(4)中的所有校验比特，以及Set(5)中的86个校验比特；其中，随机从集合Set(5)中选择86个校验比特进行打孔。
图9示出了码长为1296时，采用本发明提供的打孔方法打孔后的LDPC码性能与采用现有的打孔方法打孔后的LDPC码性能的仿真结果，即块误码率(Block Error Rate，BLER)的性能对比。该仿真过程中所采用的信道均为AWGN信道、调制方式均为BPSK、译码算法均为LLR-BP算法、译码虽大迭代次数均为50次。从图9可以看出，码长为1296时，在各码率下，本实施例打孔后LDPC码性能均优于采用现有的打孔方法打孔后的LDPC码性能。
实施例三、对于现有WLAN标准中所采用的码长N＝1944比特、码率R＝1/2的LDPC码，其校验矩阵H是由81×81的循环移位方阵组成。按照本发明提供的打孔方法，对该矩阵中校验比特部分所对应变量节点进行分集，可分为6个集合，具体如表3所示：
表3；
Set(1) Set(2) Set(3) Set(4) Set(5) Set(6)
SumDestruction值 72 74 76 87 89 142
集合中校验比特数目 243 243 162 162 81 81
若需要将该LDPC码码率提高至R′＝2/3，则需要打孔掉486个校验比特。按照本发明提供的打孔方法，需要打孔的校验比特为集合Set(1)、集合Set(2)中的所有校验比特。
若需要将该LDPC码码率提高至R′＝3/4，则需要打孔掉648个校验比特。按照本发明提供的打孔方法，需要打孔的校验比特为集合Set(1)、集合Set(2)、集合Set(3)中的所有校验比特。
若需要将该LDPC码码率提高至R′＝5/6，则需要打孔掉778个校验比特。按照本发明提供的打孔方法，需要打孔的校验比特为集合Set(1)、集合Set(2)、集合Set(3)中的所有校验比特，以及Set(4)中130个校验比特；其中，随机从集合Set(4)中选择130个校验比特进行打孔。
图10示出了码长为1944时，采用本发明提供的打孔方法打孔后的LDPC码性能与采用现有的打孔方法打孔后的LDPC码性能的仿真结果，即块误码率(Block Error Rate，BLER)的性能对比。该仿真过程中所采用的信道均为AWGN信道、调制方式均为BPSK、译码算法均为LLR-BP算法、译码虽大迭代次数均为50次。从图10可以看出，码长为1944时，在各码率下，本实施例打孔后LDPC码性能均优于采用现有的打孔方法打孔后的LDPC码性能。
基于上述三个实施例，将以上仿真结果中的数据转化为表格形式，BLER在1.0×10-2时，本发明提供的打孔方法相对于WLAN打孔方法的增益如表4所示：
表4；
2/3码率 3/4码率 5/6码率
648码长 0.6 0.7 0.2
1296码长 0.6 0.7 0.6
1944码长 0.7 1.1 0.8
由表4可见，相对于现有WLAN标准LDPC码打孔方法，本发明提供的打孔方法有明显的性能提升。同时，由于标准中所采用的校验矩阵固定，可以通过本发明提供的打孔方法预先确定打孔图样，所以并不增加硬件复杂度，因此本发明提供的打孔方法具有较强竞争力。
上述方法处理流程可以用软件程序实现，该软件程序可以存储在存储介质中，当存储的软件程序被调用时，执行上述方法步骤。
基于同一发明构思，本发明提供的一种数据发送装置，该装置的结构参见图11所示，包括：
编码模块110，用于采用LDPC码校验矩阵对需要发送的信息比特进行编码，得到码字序列，所述码字序列包括所述信息比特和校验比特；
优先级确定模块111，用于根据所述码字序列中的每个校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力和/或环破坏力，确定每个校验比特的打孔优先级；
打孔模块112，用于按照所述码字序列中各校验比特的打孔优先级，对所述码字序列进行打孔处理；
发送模块113，用于根据打孔后的码字序列，生成比特序列并发送；
其中，所述行破坏力用于衡量所述LDPC码校验矩阵中所述变量节点对与该变量节点相邻的变量节点的正确译码的影响，其中，所述相邻的变量节点为与该变量节点相连的各校验节点所连接的变量节点中与该变量节点相邻的各变量节点；所述环破坏力用于衡量所述LDPC码校验矩阵中所述变量节点对该变量节点对应的最小环所遍历的变量节点的正确译码的影响，其中，该变量节点对应的最小环为该变量节点与周围的变量节点和校验节点连接形成的长度最小的封闭图形。
在实施中，针对所述码字序列中各校验比特，优先级确定模块111按照以下公式确定该校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力：
其中，RowDestruction(i)表示所述码字序列中的第i个校验比特对应的变量节点VN(i)对所述LDPC码校验矩阵造成的行破坏力，i＝1，2，…，N，N表示所述码字序列中校验比特的个数；GC(i)表示与变量节点VN(i)连接的校验节点CN(m)的集合，m＝1，...，M，M表示与变量节点VN(i)连接的校验节点的个数；D(m)表示所述LDPC码校验矩阵中校验节点CN(m)所连接的变量节点中与变量节点VN(i)相邻的变量节点的个数。
进一步，作为第一种可选的实现方式，优先级确定模块111具体用于：
按照所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力的值从小到大，依次确定所述码字序列中各校验比特的打孔优先级，其中，行破坏力的值小的变量节点对应的校验比特的打孔优先级低于行破坏力的值大的变量节点对应的校验比特的打孔优先级。
在实施中，针对所述码字序列中各校验比特，优先级确定模块111按照以下公式确定该校验比特对应的变量节点对所述LDPC码校验矩阵的环破坏力：
CycDestruction(i)＝CycNum(i)*S；
其中，CycDestruction(i)表示所述码字序列中的第i个校验比特对应的变量节点VN(i)对所述LDPC码校验矩阵造成的环破坏力，i＝1，2，…，N，N表示所述码字序列中校验比特的个数；CycNum(i)表示所述LDPC码校验矩阵中变量节点VN(i)与其周围的变量节点和校验节点连接形成的最小环的个数；S为设定的优化因子，且S＞0。
进一步，作为第二种可选的实现方式，优先级确定模块111具体用于：
按照所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的环破坏力的值从小到大，依次确定所述码字序列中各校验比特的打孔优先级，其中，环破坏力的值小的变量节点对应的校验比特的打孔优先级低于环破坏力的值大的变量节点对应的校验比特的打孔优先级。
基于上述任一实施例，作为第三种可选的实现方式，优先级确定模块111具体用于：
针对所述码字序列中各校验比特，将该校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力和环破坏力求和，并将得到的和值作为该校验比特对应的变量节点对所述LDPC码校验矩阵的总破坏力；以及，
按照所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的总破坏力的值从小到大，依次确定所述码字序列中各校验比特的打孔优先级，其中，总破坏力的值小的变量节点对应的校验比特的打孔优先级低于总破坏力的值大的变量节点对应的校验比特的打孔优先级。
基于上述任一实施例，打孔模块112具体用于：
在所述码字序列中确定出需要打孔的校验比特的个数；以及根据确定出的需要打孔的校验比特的个数，按照所述码字序列中各校验比特的打孔优先级从小到大的顺序，对所述码字序列进行打孔处理。
本发明提供的数据发送装置中，由于利用了码字序列中各校验比特对应的变量节点对LDPC码校验矩阵的行破坏力和/或环破坏力，确定各校验比特对应的打孔优先级，并按照码字序列中各校验比特对应的打孔优先级，对码字序列进行打孔，从而能够有效的对WLAN标准中LDPC码的校验比特进行区分，提高了得到的高码率LDPC码的性能，也提高了其差错控制性能。
基于同一发明构思，本发明还提供了一种通信设备，该通信设备的结构参见图12所示，包括发射机120和处理器121，其中：
处理器121，用于采用LDPC码校验矩阵对需要发送的信息比特进行编码，得到码字序列，所述码字序列包括所述信息比特和校验比特；根据所述码字序列中的每个校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力和/或环破坏力，确定每个校验比特的打孔优先级；按照所述码字序列中各校验比特的打孔优先级，对所述码字序列进行打孔处理；以及根据打孔后的码字序列，生成比特序列；
发射机120，用于发送处理器121生成的比特序列；
其中，所述行破坏力用于衡量所述LDPC码校验矩阵中所述变量节点对与该变量节点相邻的变量节点的正确译码的影响，其中，所述相邻的变量节点为与该变量节点相连的各校验节点所连接的变量节点中与该变量节点相邻的各变量节点；所述环破坏力用于衡量所述LDPC码校验矩阵中所述变量节点对该变量节点对应的最小环所遍历的变量节点的正确译码的影响，其中，该变量节点对应的最小环为该变量节点与周围的变量节点和校验节点连接形成的长度最小的封闭图形。
本发明提供的通信设备中的发射机120与处理器121之间通过总线连接。
在实施中，针对所述码字序列中各校验比特，处理器121按照以下公式确定该校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力：
其中，RowDestruction(i)表示所述码字序列中的第i个校验比特对应的变量节点VN(i)对所述LDPC码校验矩阵造成的行破坏力，i＝1，2，…，N，N表示所述码字序列中校验比特的个数；GC(i)表示与变量节点VN(i)连接的校验节点CN(m)的集合，m＝1，...，M，M表示与变量节点VN(i)连接的校验节点的个数；D(m)表示所述LDPC码校验矩阵中校验节点CN(m)所连接的变量节点中与变量节点VN(i)相邻的变量节点的个数。
进一步，作为第一种可选的实现方式，处理器121具体用于：
按照所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力的值从小到大，依次确定所述码字序列中各校验比特的打孔优先级，其中，行破坏力的值小的变量节点对应的校验比特的打孔优先级低于行破坏力的值大的变量节点对应的校验比特的打孔优先级。
在实施中，针对所述码字序列中各校验比特，处理器121按照以下公式确定该校验比特对应的变量节点对所述LDPC码校验矩阵的环破坏力：
CycDestruction(i)＝CycNum(i)*S；
其中，CycDestruction(i)表示所述码字序列中的第i个校验比特对应的变量节点VN(i)对所述LDPC码校验矩阵造成的环破坏力，i＝1，2，…，N，N表示所述码字序列中校验比特的个数；CycNum(i)表示所述LDPC码校验矩阵中变量节点VN(i)与其周围的变量节点和校验节点连接形成的最小环的个数；S为设定的优化因子，且S＞0。
进一步，作为第二种可选的实现方式，处理器121具体用于：
按照所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的环破坏力的值从小到大，依次确定所述码字序列中各校验比特的打孔优先级，其中，环破坏力的值小的变量节点对应的校验比特的打孔优先级低于环破坏力的值大的变量节点对应的校验比特的打孔优先级。
基于上述任一实施例，作为第三种可选的实现方式，处理器121具体用于：
针对所述码字序列中各校验比特，将该校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力和环破坏力求和，并将得到的和值作为该校验比特对应的变量节点对所述LDPC码校验矩阵的总破坏力；以及，
按照所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的总破坏力的值从小到大，依次确定所述码字序列中各校验比特的打孔优先级，其中，总破坏力的值小的变量节点对应的校验比特的打孔优先级低于总破坏力的值大的变量节点对应的校验比特的打孔优先级。
基于上述任一实施例，处理器121具体用于：
在所述码字序列中确定出需要打孔的校验比特的个数；以及根据确定出的需要打孔的校验比特的个数，按照所述码字序列中各校验比特的打孔优先级从小到大的顺序，对所述码字序列进行打孔处理。
本发明提供的通信设备中，由于利用了码字序列中各校验比特对应的变量节点对LDPC码校验矩阵的行破坏力和/或环破坏力，确定各校验比特对应的打孔优先级，并按照码字序列中各校验比特对应的打孔优先级，对码字序列进行打孔，从而能够有效的对WLAN标准中LDPC码的校验比特进行区分，提高了得到的高码率LDPC码的性能，也提高了其差错控制性能。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种数据发送方法，其特征在于，该方法包括：
采用低密度校验LDPC码校验矩阵对需要发送的信息比特进行编码，得到码字序列，所述码字序列包括所述信息比特和校验比特；
根据所述码字序列中的每个校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力和/或环破坏力，确定每个校验比特的打孔优先级；
按照所述码字序列中各校验比特的打孔优先级，对所述码字序列进行打孔处理；
根据打孔后的码字序列，生成比特序列并发送；
其中，所述行破坏力用于衡量所述LDPC码校验矩阵中所述变量节点对与该变量节点相邻的变量节点的正确译码的影响，其中，所述相邻的变量节点为与该变量节点相连的各校验节点所连接的变量节点中与该变量节点相邻的各变量节点；所述环破坏力用于衡量所述LDPC码校验矩阵中所述变量节点对该变量节点对应的最小环所遍历的变量节点的正确译码的影响，其中，该变量节点对应的最小环为该变量节点与周围的变量节点和校验节点连接形成的长度最小的封闭图形；
根据所述码字序列中的每个校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力和/或环破坏力，确定每个校验比特的打孔优先级，包括：
按照所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力的值从小到大，依次确定所述码字序列中各校验比特的打孔优先级，其中，行破坏力的值小的变量节点对应的校验比特的打孔优先级低于行破坏力的值大的变量节点对应的校验比特的打孔优先级；或者，
按照所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的环破坏力的值从小到大，依次确定所述码字序列中各校验比特的打孔优先级，其中，环破坏力的值小的变量节点对应的校验比特的打孔优先级低于环破坏力的值大的变量节点对应的校验比特的打孔优先级；或者，
针对所述码字序列中各校验比特，将该校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力和环破坏力求和，并将得到的和值作为该校验比特对应的变量节点对所述LDPC码校验矩阵的总破坏力；以及，按照所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的总破坏力的值从小到大，依次确定所述码字序列中各校验比特的打孔优先级，其中，总破坏力的值小的变量节点对应的校验比特的打孔优先级低于总破坏力的值大的变量节点对应的校验比特的打孔优先级。
2.如权利要求1所述的方法，其特征在于，针对所述码字序列中各校验比特，按照以下公式确定该校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力：
其中，RowDestruction(i)表示所述码字序列中的第i个校验比特对应的变量节点VN(i)对所述LDPC码校验矩阵造成的行破坏力，i＝1,2,…,N，N表示所述码字序列中校验比特的个数；GC(i)表示与变量节点VN(i)连接的校验节点CN(m)的集合，m＝1,...,M，M表示与变量节点VN(i)连接的校验节点的个数；D(m)表示所述LDPC码校验矩阵中校验节点CN(m)所连接的变量节点中与变量节点VN(i)相邻的变量节点的个数。
3.如权利要求1所述的方法，其特征在于，针对所述码字序列中各校验比特，按照以下公式确定该校验比特对应的变量节点对所述LDPC码校验矩阵的环破坏力：
CycDestruction(i)＝CycNum(i)*S；
其中，CycDestruction(i)表示所述码字序列中的第i个校验比特对应的变量节点VN(i)对所述LDPC码校验矩阵造成的环破坏力，i＝1,2,…,N，N表示所述码字序列中校验比特的个数；CycNum(i)表示所述LDPC码校验矩阵中变量节点VN(i)与其周围的变量节点和校验节点连接形成的最小环的个数；S为设定的优化因子，且S>0。
4.如权利要求1所述的方法，其特征在于，按照所述码字序列中各校验比特的打孔优先级，对所述码字序列进行打孔处理，包括：
在所述码字序列中确定出需要打孔的校验比特的个数；
根据确定出的需要打孔的校验比特的个数，按照所述码字序列中各校验比特的打孔优先级从小到大的顺序，对所述码字序列进行打孔处理。
5.一种数据发送装置，其特征在于，该装置包括：
编码模块，用于采用LDPC码校验矩阵对需要发送的信息比特进行编码，得到码字序列，所述码字序列包括所述信息比特和校验比特；
优先级确定模块，用于根据所述码字序列中的每个校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力和/或环破坏力，确定每个校验比特的打孔优先级；
打孔模块，用于按照所述码字序列中各校验比特的打孔优先级，对所述码字序列进行打孔处理；
发送模块，用于根据打孔后的码字序列，生成比特序列并发送；
其中，所述行破坏力用于衡量所述LDPC码校验矩阵中所述变量节点对与该变量节点相邻的变量节点的正确译码的影响，其中，所述相邻的变量节点为与该变量节点相连的各校验节点所连接的变量节点中与该变量节点相邻的各变量节点；所述环破坏力用于衡量所述LDPC码校验矩阵中所述变量节点对该变量节点对应的最小环所遍历的变量节点的正确译码的影响，其中，该变量节点对应的最小环为该变量节点与周围的变量节点和校验节点连接形成的长度最小的封闭图形；
所述优先级确定模块，具体用于：按照所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力的值从小到大，依次确定所述码字序列中各校验比特的打孔优先级，其中，行破坏力的值小的变量节点对应的校验比特的打孔优先级低于行破坏力的值大的变量节点对应的校验比特的打孔优先级；或者，
按照所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的环破坏力的值从小到大，依次确定所述码字序列中各校验比特的打孔优先级，其中，环破坏力的值小的变量节点对应的校验比特的打孔优先级低于环破坏力的值大的变量节点对应的校验比特的打孔优先级；或者，
针对所述码字序列中各校验比特，将该校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力和环破坏力求和，并将得到的和值作为该校验比特对应的变量节点对所述LDPC码校验矩阵的总破坏力；以及，按照所述码字序列中各校验比特对应的变量节点对所述LDPC码校验矩阵的总破坏力的值从小到大，依次确定所述码字序列中各校验比特的打孔优先级，其中，总破坏力的值小的变量节点对应的校验比特的打孔优先级低于总破坏力的值大的变量节点对应的校验比特的打孔优先级。
6.如权利要求5所述的装置，其特征在于，针对所述码字序列中各校验比特，所述优先级确定模块按照以下公式确定该校验比特对应的变量节点对所述LDPC码校验矩阵的行破坏力：
其中，RowDestruction(i)表示所述码字序列中的第i个校验比特对应的变量节点VN(i)对所述LDPC码校验矩阵造成的行破坏力，i＝1,2,…,N，N表示所述码字序列中校验比特的个数；GC(i)表示与变量节点VN(i)连接的校验节点CN(m)的集合，m＝1,…,M，M表示与变量节点VN(i)连接的校验节点的个数；D(m)表示所述LDPC码校验矩阵中校验节点CN(m)所连接的变量节点中与变量节点VN(i)相邻的变量节点的个数。
7.如权利要求5所述的装置，其特征在于，针对所述码字序列中各校验比特，所述优先级确定模块按照以下公式确定该校验比特对应的变量节点对所述LDPC码校验矩阵的环破坏力：
CycDestruction(i)＝CycNum(i)*S；
其中，CycDestruction(i)表示所述码字序列中的第i个校验比特对应的变量节点VN(i)对所述LDPC码校验矩阵造成的环破坏力，i＝1,2,…,N，N表示所述码字序列中校验比特的个数；CycNum(i)表示所述LDPC码校验矩阵中变量节点VN(i)与其周围的变量节点和校验节点连接形成的最小环的个数；S为设定的优化因子，且S>0。
8.如权利要求5所述的装置，其特征在于，所述打孔模块具体用于：
在所述码字序列中确定出需要打孔的校验比特的个数；
根据确定出的需要打孔的校验比特的个数，按照所述码字序列中各校验比特的打孔优先级从小到大的顺序，对所述码字序列进行打孔处理。
CN201480078088.7A 2014-04-30 2014-04-30 一种数据发送方法和装置 Active CN106464421B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2014/076641 WO2015165093A1 (zh) 2014-04-30 2014-04-30 一种数据发送方法和装置

Publications (2)

Publication Number Publication Date
CN106464421A CN106464421A (zh) 2017-02-22
CN106464421B true CN106464421B (zh) 2019-10-18

Family

ID=54358046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480078088.7A Active CN106464421B (zh) 2014-04-30 2014-04-30 一种数据发送方法和装置

Country Status (4)

Country Link
US (1) US10135466B2 (zh)
EP (2) EP3131219B1 (zh)
CN (1) CN106464421B (zh)
WO (1) WO2015165093A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114679185A (zh) 2017-08-11 2022-06-28 中兴通讯股份有限公司 数据编码方法及装置
CN110011756B (zh) * 2018-01-05 2021-11-09 中兴通讯股份有限公司 一种无源光网络编码处理方法及装置
CN109409901B (zh) * 2018-08-20 2021-08-10 同济大学 用于商品外包装的打孔式信息编解码方法
CN109889418B (zh) * 2018-12-29 2020-12-08 百度在线网络技术（北京）有限公司 基于can总线的数据传输方法和装置
CN112187402B (zh) * 2019-07-05 2024-05-17 北京京东振世信息技术有限公司 一种数据处理的方法、装置和存储介质
CN113395132A (zh) * 2020-03-13 2021-09-14 华为技术有限公司 Ldpc码的速率匹配的方法和通信装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007085653A1 (en) * 2006-01-27 2007-08-02 Jacobs University Bremen Ggmbh Check-irregular ldpc codes for uep
CN102546122A (zh) * 2010-12-17 2012-07-04 华为技术有限公司 校验矩阵构造方法及设备、编解码方法及设备
WO2013055046A3 (ko) * 2011-10-10 2013-06-13 삼성전자주식회사 통신/방송 시스템에서 데이터 송수신 장치 및 방법
CN105356890A (zh) * 2015-11-30 2016-02-24 华侨大学 一种基于重要性采样技术的ldpc码打孔算法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7222284B2 (en) * 2003-06-26 2007-05-22 Nokia Corporation Low-density parity-check codes for multiple code rates
US20100107033A1 (en) * 2007-01-31 2010-04-29 Kenichi Kuri Radio communication device and puncturing method
CN101630989B (zh) * 2008-07-14 2012-10-03 上海华为技术有限公司 一种数据发送方法、装置及通信系统
US8392789B2 (en) * 2009-07-28 2013-03-05 Texas Instruments Incorporated Method and system for decoding low density parity check codes
KR101670511B1 (ko) * 2010-05-07 2016-10-28 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
EP2525495A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007085653A1 (en) * 2006-01-27 2007-08-02 Jacobs University Bremen Ggmbh Check-irregular ldpc codes for uep
CN102546122A (zh) * 2010-12-17 2012-07-04 华为技术有限公司 校验矩阵构造方法及设备、编解码方法及设备
WO2013055046A3 (ko) * 2011-10-10 2013-06-13 삼성전자주식회사 통신/방송 시스템에서 데이터 송수신 장치 및 방법
CN105356890A (zh) * 2015-11-30 2016-02-24 华侨大学 一种基于重要性采样技术的ldpc码打孔算法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Novel intentional puncturing schemes for finite-length irregular LDPC codes";Jingjing Liu;《2011 17th International Conference on Digital Signal Processing (DSP)》;20110830;正文第2.1，第3节，图1 *

Also Published As

Publication number Publication date
EP3131219B1 (en) 2023-11-15
EP3131219A1 (en) 2017-02-15
EP4340267A2 (en) 2024-03-20
US20170047945A1 (en) 2017-02-16
EP3131219A4 (en) 2017-05-10
CN106464421A (zh) 2017-02-22
US10135466B2 (en) 2018-11-20
EP4340267A3 (en) 2024-04-10
WO2015165093A1 (zh) 2015-11-05

Similar Documents

Publication Publication Date Title
CN106464421B (zh) 一种数据发送方法和装置
KR100929079B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템의 복호 장치 및 방법
CN106685586B (zh) 生成用于在信道中传输的低密度奇偶校验码的方法及设备
KR100984289B1 (ko) 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법
CN102292917B (zh) 利用二元删除替代信道在awgn信道条件下将比特交织器适配于ldpc码和调制的方法和装置
KR101351140B1 (ko) 통신 시스템에서 신호 송수신 장치 및 방법
CN108282259B (zh) 一种编码方法及装置
US11870460B2 (en) Method and apparatus for rate-matching of polar codes
CN101630989B (zh) 一种数据发送方法、装置及通信系统
CN107888331A (zh) 数据发送方法、装置及信源
EP4084375A1 (en) Polar code encoding method and apparatus
CN100508442C (zh) 一种编译码方法及编译码装置
CN108429599A (zh) 用于通信系统中的数据处理的方法和设备
CN109067408A (zh) 一种原模图ldpc码的设计方法
CN108777605B (zh) 适用于块衰落信道的多链sc-ldpc编码方法
CN101159435A (zh) 基于移位矩阵分级扩展的低密度校验码校验矩阵构造方法
CN102546122B (zh) 校验矩阵构造方法及设备、编解码方法及设备
CN110352562A (zh) 在无线通信系统中基于ldpc码的奇偶校验矩阵执行编码的方法和使用其的终端
CN108270448A (zh) 准循环低密度奇偶校验编码方法及装置
CN106233683A (zh) 用于生成码字的方法和装置以及用于恢复码字的方法和装置
CN110519012B (zh) 极化码编译的方法及装置
CN111490798A (zh) 译码的方法和译码装置
WO2017214851A1 (zh) 一种信号传输的方法、发射端及接收端
Khan et al. Maximizing throughput of free space communication systems using puncturing technique
Shang et al. Second-order memory based LT encoder design

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant