CN102546122B - 校验矩阵构造方法及设备、编解码方法及设备 - Google Patents

Abstract

本发明实施例公开了一种校验矩阵构造方法及设备、编解码方法及设备，用于提高解码性能。本发明实施例方法包括：接收信息序列；利用低密度奇偶校验LDPC校验矩阵对所述信息序列进行编码，得到编码后的校验序列；对所述校验序列进行打孔；根据所述信息序列以及打孔结果生成码字；其中，所述LDPC校验矩阵是根据LDPC原型图邻接矩阵得到的。本发明实施例还提供一种编解码方法以及设备。本发明实施例能够有效提高解码性能，且编码过程简单。

Description

校验矩阵构造方法及设备、编解码方法及设备

技术领域

本发明涉及通信领域，尤其涉及一种校验矩阵构造方法及设备、编解码方法及设备。

背景技术

低密度奇偶校验(LDPC，Low Density Parity Check)码具有优异的纠错性能、高解码吞吐率、解码简单等特征，所以成为目前信道编解码领域的研究热点，而LDPC码与混合自动重传请求(HARQ，Hybrid Automatic RepeatreQuest)技术的结合是当前该领域的研究重点之一。

在移动通信系统中，HARQ几乎是必备的一种技术。这就要求所构造的LDPC码不仅要有优异的纠错性能，还要具有良好的码率兼容特性，当需要降低码率时，可以通过扩展实现，当需要提高码率时，可以通过打孔实现。

现有的可变码率的LDPC码可以分为带预打孔节点的LDPC码和不带预打孔节点的LDPC码。

其中，带预打孔节点的LDPC码可以包括累积重复累积码(ARA，Accumulate Repeat Accumulate)，重复累积锯状累积码(ARJA，AccumulateRepeat Jagged Accumulate)，重复累积校验累积码(ARCA，Accumulate RepeatCheckAccumulate)等，这类LDPC码可以通过打孔来提高码率，预打孔节点数目越多，码率越高。

在带预打孔节点的LDPC码的LDPC校验矩阵中，每一列代表一个可能的预打孔节点，现有技术一般采用随机的方式选择预打孔节点，编码端按照该LDPC校验矩阵对信息序列进行编码并打孔得到码字，然后向解码端发送该码字，经过信道传输之后，解码端接收到的序列可能与发送的码字不相同，解码端会按照标准的解码算法对接收到的序列进行解码。

编码端在发送码字之前打掉了若干比特，解码端在进行解码时还需要对被打掉的比特进行解打孔。由于LDPC校验矩阵中包含的“1”元素对解码过程有帮助，所以一般来说，被打掉的比特在LDPC校验矩阵中对应的列的列重越大，对LDPC码性能损失也越大。

现有技术中是通过随机的方式选择的预打孔节点，可能会选择到LDPC校验矩阵中包含较多“1”元素的列作为预打孔节点，当采用较高的码率进行传输时，预打孔节点的数目会比较多，所以LDPC校验矩阵损失的“1”元素也就越多，因此影响了解码端的解码过程，从而降低了解码性能。

发明内容

本发明实施例提供了一种校验矩阵构造方法及设备、编解码方法及设备，能够提高解码性能。

本发明实施例提供的编码方法，包括：接收信息序列；利用低密度奇偶校验LDPC校验矩阵对所述信息序列进行编码，得到编码后的校验序列；对所述校验序列进行打孔；根据所述信息序列以及打孔结果生成码字；其中，所述LDPC校验矩阵是根据LDPC原型图邻接矩阵得到的；所述LDPC原型图邻接矩阵包括子矩阵a、b、t、c、d以及0矩阵；所述子矩阵a为m2×k的矩阵；子矩阵b为m2×m1的矩阵；子矩阵t为m2×m2的矩阵；子矩阵c为m1×k的矩阵；子矩阵d为m1×m1的矩阵；0矩阵为m1×m2的矩阵；所述子矩阵d的起始行与所述0矩阵的起始行在所述LDPC原型图邻接矩阵的同一行中，所述子矩阵d的最后一行与所述0矩阵的最后一行在所述LDPC原型图邻接矩阵的同一行中；其中，m是校验节点的个数，k是信息节点的个数，n是变量节点的个数，m1为待选的预打孔节点的个数，m＝m1+m2，m1+m2+k＝n，所述子矩阵d的列与待选的预打孔节点相对应；所述子矩阵d中每列的列重小于或等于2，预打孔节点在所述子矩阵d中对应的列的列重为1。

本发明实施例提供的解码方法，包括：通过信道接收比特信息；利用低密度奇偶校验LDPC校验矩阵进行解打孔；根据解打孔的结果以及接收到的比特信息，利用LDPC校验矩阵进行解码获得信息序列；其中，所述LDPC校验矩阵是根据LDPC原型图邻接矩阵得到的；所述LDPC原型图邻接矩阵包括子矩阵a、b、t、c、d以及0矩阵；所述子矩阵a为m2×k的矩阵；子矩阵b为m2×m1的矩阵；子矩阵t为m2×m2的矩阵；子矩阵c为m1×k的矩阵；子矩阵d为m1×m1的矩阵；0矩阵为m1×m2的矩阵；所述子矩阵d的起始行与所述0矩阵的起始行在所述LDPC原型图邻接矩阵的同一行中，所述子矩阵d的最后一行与所述0矩阵的最后一行在所述LDPC原型图邻接矩阵的同一行中；其中，m是校验节点的个数，k是信息节点的个数，n是变量节点的个数，m1为待选的预打孔节点的个数，m＝m1+m2，m1+m2+k＝n，所述子矩阵d的列与待选的预打孔节点相对应；所述子矩阵d中每列的列重小于或等于2，预打孔节点在所述子矩阵d中对应的列的列重为1。

本发明实施例提供的校验矩阵构造方法，包括：获取LDPC原型图邻接矩阵；对所述LDPC原型图邻接矩阵进行准循环扩展得到LDPC校验矩阵；所述LDPC原型图邻接矩阵包括子矩阵a、b、t、c、d以及0矩阵；所述子矩阵a为m2×k的矩阵；子矩阵b为m2×m1的矩阵；子矩阵t为m2×m2的矩阵；子矩阵c为m1×k的矩阵；子矩阵d为m1×m1的矩阵；0矩阵为m1×m2的矩阵；所述子矩阵d的起始行与所述0矩阵的起始行在所述LDPC原型图邻接矩阵的同一行中，所述子矩阵d的最后一行与所述0矩阵的最后一行在所述LDPC原型图邻接矩阵的同一行中；其中，m是校验节点的个数，k是信息节点的个数，n是变量节点的个数，m1为待选的预打孔节点的个数，m＝m1+m2，m1+m2+k＝n，所述子矩阵d的列与待选的预打孔节点相对应；所述子矩阵d中每列的列重小于或等于2，预打孔节点在所述子矩阵d中对应的列的列重为1。

本发明实施例提供的构造设备，包括：获取单元，用于获取LDPC原型图邻接矩阵；扩展单元，用于对所述LDPC原型图邻接矩阵进行准循环扩展得到LDPC校验矩阵；所述LDPC原型图邻接矩阵包括子矩阵a、b、t、c、d以及0矩阵；所述子矩阵a为m2×k的矩阵；子矩阵b为m2×m1的矩阵；子矩阵t为m2×m2的矩阵；子矩阵c为m1×k的矩阵；子矩阵d为m1×m1的矩阵；0矩阵为m1×m2的矩阵；所述子矩阵d的起始行与所述0矩阵的起始行在所述LDPC原型图邻接矩阵的同一行中，所述子矩阵d的最后一行与所述0矩阵的最后一行在所述LDPC原型图邻接矩阵的同一行中；其中，m是校验节点的个数，k是信息节点的个数，n是变量节点的个数，m1为待选的预打孔节点的个数，m＝m1+m2，m1+m2+k＝n，所述子矩阵d的列与待选的预打孔节点相对应；所述子矩阵d中每列的列重小于或等于2，预打孔节点在所述子矩阵d中对应的列的列重为1。

本发明实施例提供的编码设备，包括：接收单元，用于接收信息序列；编码单元，用于利用低密度奇偶校验LDPC校验矩阵对所述信息序列进行编码，得到编码后的校验序列；打孔单元，用于对所述校验序列进行打孔；生成单元，用于根据所述信息序列，以及打孔结果生成码字；其中，所述LDPC校验矩阵是根据LDPC原型图邻接矩阵得到的；所述LDPC原型图邻接矩阵包括子矩阵a、b、t、c、d以及0矩阵；所述子矩阵a为m2×k的矩阵；子矩阵b为m2×m1的矩阵；子矩阵t为m2×m2的矩阵；子矩阵c为m1×k的矩阵；子矩阵d为m1×m1的矩阵；0矩阵为m1×m2的矩阵；所述子矩阵d的起始行与所述0矩阵的起始行在所述LDPC原型图邻接矩阵的同一行中，所述子矩阵d的最后一行与所述0矩阵的最后一行在所述LDPC原型图邻接矩阵的同一行中；其中，m是校验节点的个数，k是信息节点的个数，n是变量节点的个数，m1为待选的预打孔节点的个数，m＝m1+m2，m1+m2+k＝n，所述子矩阵d的列与待选的预打孔节点相对应；所述子矩阵d中每列的列重小于或等于2，预打孔节点在所述子矩阵d中对应的列的列重为1。

本发明实施例提供的解码设备，包括：信息接收单元，用于通过信道接收比特信息；解打孔单元，用于利用低密度奇偶校验LDPC校验矩阵进行解打孔；解码单元，用于根据解打孔的结果以及接收到的比特信息，利用LDPC校验矩阵进行解码获得信息序列；其中，所述LDPC校验矩阵是根据LDPC原型图邻接矩阵得到的；所述LDPC原型图邻接矩阵包括子矩阵a、b、t、c、d以及0矩阵；所述子矩阵a为m2×k的矩阵；子矩阵b为m2×m1的矩阵；子矩阵t为m2×m2的矩阵；子矩阵c为m1×k的矩阵；子矩阵d为m1×m1的矩阵；0矩阵为m1×m2的矩阵；所述子矩阵d的起始行与所述0矩阵的起始行在所述LDPC原型图邻接矩阵的同一行中，所述子矩阵d的最后一行与所述0矩阵的最后一行在所述LDPC原型图邻接矩阵的同一行中；其中，m是校验节点的个数，k是信息节点的个数，n是变量节点的个数，m1为待选的预打孔节点的个数，m＝m1+m2，m1+m2+k＝n，所述子矩阵d的列与待选的预打孔节点相对应；所述子矩阵d中每列的列重小于或等于2，预打孔节点在所述子矩阵d中对应的列的列重为1。

从以上技术方案可以看出，本发明实施例具有以下优点：

本发明实施例中，LDPC原型图邻接矩阵包含子矩阵d，该子矩阵d有m1列，待选的预打孔节点与子矩阵d的列相对应，预打孔节点处在子矩阵d内，而且选定的预打孔节点在子矩阵d中对应的列的列重应当为1。由于列重是表示一列中所包含的“1”元素的个数，所以本发明实施例中构造的LDPC原型图邻接矩阵能够使得在打孔时，被打掉的比特所对应的预打孔节点所在的列的列重较小，这样，解码端在进行解码时，就容易对被打掉的比特进行一步恢复，因此能够提高解码性能。

附图说明

图1为本发明校验矩阵构造方法一个实施例示意图；

图2为本发明LDPC原型图邻接矩阵一个示意图；

图3为本发明LDPC原型图邻接矩阵另一示意图；

图4为本发明编码方法一个实施例示意图；

图5为本发明编码过程一个示意图；

图6为本发明编码过程另一示意图；

图7为本发明解码方法一个实施例示意图；

图8为本发明构造设备一个实施例示意图；

图9为本发明编码设备一个实施例示意图；

图10为本发明解码设备一个实施例示意图。

具体实施方式

本发明实施例提供了一种校验矩阵构造方法及设备、编解码方法及设备，能够提高解码性能。

请参阅图1，本发明实施例中的LDPC校验矩阵构造方法包括：

101、获取LDPC原型图邻接矩阵；

本实施例中，在构造LDPC校验矩阵之前，可以先获取LDPC原型图邻接矩阵，该LDPC原型图邻接矩阵具体可以如图2所示：

该LDPC原型图邻接矩阵包括子矩阵a、b、t、c、d以及0矩阵；

子矩阵a为m2×k的矩阵；子矩阵b为m2×m1的矩阵；子矩阵t为m2×m2的矩阵；子矩阵c为m1×k的矩阵；子矩阵d为m1×m1的矩阵；0矩阵为m1×m2的矩阵；

子矩阵d的起始行与0矩阵的起始行在LDPC原型图邻接矩阵的同一行中，子矩阵d的最后一行与0矩阵的最后一行在LDPC原型图邻接矩阵的同一行中；

其中，m是校验节点的个数，k是信息节点的个数，n是变量节点的个数，m1为待选的预打孔节点的个数，m＝m1+m2，m1+m2+k＝n，子矩阵d的列与待选的预打孔节点相对应；

子矩阵d中每列的列重小于或等于2，预打孔节点在子矩阵d中对应的列的列重为1

需要说明的是，图2所示的LDPC原型图邻接矩阵仅为实际应用中的一个例子，除了使用该LDPC原型图邻接矩阵之外，还可以对该LDPC原型图邻接矩阵进行行变换，和/或列变换后再使用，但变换后的矩阵也应当满足如下条件：

子矩阵c，d，0在相同行内，子矩阵a，b，t在相同行内，子矩阵c，a在相同列内，子矩阵d，b在相同列内，矩阵0，t在相同列内。

102、对LDPC原型图邻接矩阵进行准循环扩展得到LDPC校验矩阵。

本实施例中，获取到LDPC原型图邻接矩阵之后，可以按照渐进边增长(PEG，Progressive Edge Growth)算法，或者近似最短环路(ACE，ApproximateCycle Extrinsic message degree)算法对LDPC原型图邻接矩阵进行准循环扩展得到LDPC校验矩阵，具体扩展的过程为本领域技术人员的公知常识，此处不作限定。

扩展后得到的LDPC校验矩阵H如下所示：

$H=\left[\begin{array}{ccc}C& D& 0\\ A& B& T\end{array}\right];$

LDPC校验矩阵H包括子矩阵A、B、T、C、D以及0矩阵；

其中，子矩阵A由子矩阵a扩展得到，子矩阵B由子矩阵b扩展得到，子矩阵T由子矩阵t扩展得到，子矩阵C由子矩阵c扩展得到，子矩阵D由子矩阵d扩展得到。

本发明实施例中，LDPC原型图邻接矩阵包含子矩阵d，该子矩阵d有m1列，待选的预打孔节点与子矩阵d的列相对应，预打孔节点处在子矩阵d内，而且选定的预打孔节点在子矩阵d中对应的列的列重应当为1，由于列重是表示一列中所包含的“1”元素的个数，所以本发明实施例中构造的LDPC原型图邻接矩阵能够使得在打孔时，被打掉的比特所对应的预打孔节点所在的列的列重较小，这样，解码端在进行解码时，就容易对被打掉的比特进行一步恢复，因此能够提高解码性能，也有可能降低解码的复杂度。

在实际应用中，为了能兼容不同的码率，LDPC原型图邻接矩阵可以进行扩展以及打孔，上述实施例中图2所示的LDPC原型图邻接矩阵在实际应用中可以为基本码矩阵，除该基本码矩阵之外，实际应用中的LDPC原型图邻接矩阵还可以包含扩展码矩阵，具体请参阅图3：

图3中，m_e为扩展节点数目，满足0≤m_e≤∞，该LDPC原型图邻接矩阵包括基本码矩阵以及扩展码矩阵，其中的基本码矩阵与前述实施例中图2所示的矩阵相同，扩展码矩阵包括a^e，b^e以及t^e。

为便于理解，下面结合图3对LDPC原型图邻接矩阵中各子矩阵的内容以及约束关系进行说明：

各子矩阵维数如下，c：m₁×k，d：m₁×m₁，a：m₂×k，b：m₂×m₁，t：m₂×m₂，a^e：m_e×k，b^e：m_e×m₁，t^e：m_e×m_e。

其中，子矩阵a为：

子矩阵a中，对所有i＝1，...，m₂；j＝1，...，k，均有a_i，j≥0。

子矩阵b为：

子矩阵b中，对所有i＝1，...，m₂；j＝1，...，m₁，均有b_i，j≥0。

子矩阵t为：

子矩阵t中，对所有i＝1，...，m₂，均有1≤t_i≤2。如果t_i＝1，则有 $\underset{j=1}{\overset{k}{\mathrm{\Σ}}}{a}_{i,j}+\underset{j=1}{\overset{m_1}{\mathrm{\Σ}}}{b}_{i,j}\≥2.$

子矩阵c为：

子矩阵c中，对所有i＝1，...，m₁；j＝1，...，k，均有c_i，j≥0。

子矩阵d为：

对所有i＝1，...，m₁，均有1≤d_i≤2。定义预打孔节点数为p，则有0≤p≤m₁。对于1≤i≤p，有d_i＝1，也就是说，预打孔节点对应的列的列重为1。

此处是以预打孔节点为连续的p个节点为例进行说明的，在实际应用中，预打孔节点同样可以为不连续的节点，例如可以为子矩阵d中的第1列，第3列，第6列等，具体不作限定。

对于本实施例LDPC原型图邻接矩阵中可选的扩展码矩阵，其中：

子矩阵a^e为：

子矩阵a^e中，对所有i＝1，...，m_e；j＝1，...，k，均有

子矩阵b^e为：

子矩阵b^e中，对所有i＝1，...，m_e；j＝1，...，m1，均有

子矩阵t^e为：

子矩阵t^e中，对所有i＝1，...，m_e，有

对于扩展码矩阵中各元素的值，有如下约束关系：1≤t_i，i≤2，0≤t_i+1，i≤1，1≤t_{i，i+ti+1，i}≤2，当2≤j≤m_e-i时，有t_i+j，i＝0。

需要说明的是，LDPC原型图邻接矩阵中的行代表校验节点，列代表变量节点，由LDPC原型图邻接矩阵与Tanner图之间的互换关系可知，LDPC原型图邻接矩阵中的元素的数值代表该元素所在的列对应的变量节点与该元素所在的行对应的校验节点之间有多少条边，同时，该元素的数值也表示该元素被扩展之后每一列的列重以及每一行的行重，即“1”的个数。

例如，LDPC原型图邻接矩阵中假设在第3行第2列的元素的数值为5，则表示第3行所对应的校验节点与第2列所对应的变量节点之间有5条边，同时也表示该元素被扩展之后，无论扩展成多少维的矩阵，每一列的列重都为5，即每一列中都有5个“1”，每一列的行重也都为5，即每一列中都有5个“1”，上述各矩阵中元素数值的含义同理。

上述的LDPC原型图邻接矩阵通过PCG或ACE等算法进行准循环扩展之后可以得到LDPC校验矩阵：

$H=\left[\begin{array}{cccc}C& D& 0& 0\\ A& B& T& 0\\ A^e& B^e& 0& T^e\end{array}\right]$

LDPC原型图邻接矩阵和该LDPC校验矩阵H的各部分一一对应：子矩阵C由子矩阵c扩展得到，子矩阵D由子矩阵d扩展得到，子矩阵A由子矩阵a扩展得到，子矩阵B由子矩阵b扩展得到，子矩阵T由子矩阵t扩展得到，子矩阵A^e由子矩阵a^e扩展得到，子矩阵B^e由子矩阵b^e扩展得到，子矩阵T^e由子矩阵t^e扩展得到。

其中，各部分子矩阵对应关系为：a_i，j→A_i，j，b_i，j→B_i，j，c_i，j→C_i，j，d_i，j→D_i，j，t_i，j→T_i，j，

该LDPC校验矩阵H中各子矩阵具体为：

子矩阵A为：

子矩阵B为：

子矩阵T为：

子矩阵C为：

子矩阵D为：

子矩阵A^e为：

子矩阵B^e为：

子矩阵T^e为：

如果LDPC原型图邻接矩阵中校验矩阵中对应的为单位阵，如果则为双对角阵。

本实施例中，可以对LDPC校验矩阵进行一些约束，具体的约束如下：

(1)、对子矩阵A，B，T的约束：

若编码端对比特进行了打孔，则在解码端需要对这些被打掉的比特进行恢复，恢复时需要用到LDPC校验矩阵中每行的“1”元素。

上述子矩阵A，B，T位于LDPC校验矩阵的相同行内，由于预打孔节点位于子矩阵D所在的列，而子矩阵B与子矩阵D位于LDPC校验矩阵的相同列内，所以子矩阵B中的一些元素会处于预打孔节点中，为了有助于进行比特恢复，可以对子矩阵A，B，T的行重进行限定，即限定每行中的“1”元素的个数。

本实施例中的子矩阵T可以是对角阵，所以子矩阵T中每行每列至少会有一个“1”元素，对于子矩阵中每列中的“1”元素在子矩阵A中对应的行的行重和在子矩阵B中对应的行的行重之和大于或等于2，即LDPC校验矩阵在该行内至少存在3个“1”元素，从而有助于进行比特恢复。

(2)、对子矩阵D的约束：

LDPC校验矩阵的每一列对应一个比特，每一行对应一个校验节点，即校验方程：“每一行的元素之和为0”。解码端可以尝试使用该校验方程恢复被打掉的比特，由于被打掉的比特在LDPC校验矩阵中对应一列，解码端只要能够恢复出该列中的一个“1”元素就可以恢复一整列的信息，即恢复出被打掉的比特，具体的原理为本领域技术人员的公知常识，此处不做限定。

由于解码端可以采用校验方程恢复被打掉的比特，所以若LDPC校验矩阵中的某一行内只有一个“1”元素位于预打孔节点中，则解码端可以仅通过一步计算即恢复出该“1”元素所在的列对应的被打掉的比特，该列对应的预打孔节点被称作一步恢复节点，解码端在对一步恢复节点对应的比特进行恢复时，能正确恢复该比特的概率相对于非一步恢复节点对应的比特而言会更高。

全部的预打孔节点位于子矩阵D所在的列，减少子矩阵D中的“1”元素的个数就可以降低子矩阵D的某一行内有多个“1”元素位于预打孔节点的几率，因此，本实施例中限定预打孔节点在子矩阵D中对应的列的列重为1，即表示预打孔节点在子矩阵D中对应的列只有一个“1”元素。

由于预打孔节点在子矩阵D中对应的列只有一个“1”元素，这就使得每个预打孔节点都较容易成为一步恢复节点，所以解码端在进行解码时就有较高的成功概率恢复这些一步恢复节点所对应的比特，从而能够有效提高解码性能。

(3)、对子矩阵C的约束：

同前面的说明，某行的“1”元素有助于进行比特恢复。

上述子矩阵C，D位于LDPC校验矩阵的相行内，预打孔节点在子矩阵D中对应的列的列重为1，则可以限定子矩阵D中的“1”元素在子矩阵C中对应的行的行重大于或等于2，即该行内至少有两个“1”元素，从而有助于进行比特恢复。

需要说明的是，上述的约束中，对子矩阵D的约束为必要的约束，其他的约束均为可选约束。

本实施例中对LDPC校验矩阵进行了约束，而该LDPC校验矩阵是由LDPC原型图邻接矩阵经过准循环扩展后得到的，所以该约束实质上也可以转换为对LDPC原型图邻接矩阵的约束，具体的：

LDPC原型图邻接矩阵中的某一元素的数值表示该元素被扩展之后每一列的列重以及每一行的行重，所以按照上述对LDPC校验矩阵的约束可以得到对LDPC原型图邻接矩阵的约束：

(1)、对于前述LDPC原型图邻接矩阵中的子矩阵a，b，t：

如果t_i＝1，则有 $\underset{j=1}{\overset{k}{\mathrm{\Σ}}}{a}_{i,j}+\underset{j=1}{\overset{m_1}{\mathrm{\Σ}}}{b}_{i,j}\≥2.$

(2)、对于前述LDPC原型图邻接矩阵中的子矩阵d：

对所有i＝1，...，m₁，均有1≤d_i≤2。定义预打孔节点数为p，则有0≤p≤m₁。对于1≤i≤p，有d_i＝1，也就是说，预打孔节点对应的列的列重为1。

此处是以预打孔节点为连续的p个节点为例进行说明的，在实际应用中，预打孔节点同样可以为不连续的节点，例如可以为子矩阵d中的第1列，第3列，第6列等，具体不作限定。

(3)、对于前述LDPC原型图邻接矩阵中的子矩阵c：

如果d_i＝1，则有 $\underset{j=1}{\overset{k}{\mathrm{\Σ}}}{c}_{i,j}\≥2.$

在实际应用中，既可以采用对LDPC原型图邻接矩阵的约束，也可以采用对LDPC校验矩阵的约束，具体此处不作限定。

为了便于描述本实施例中各矩阵之间的约束关系，下面以一具体实例进行简要描述：

本实施例中的LDPC原型图邻接矩阵进行扩展可以得到LDPC校验矩阵，假设LDPC原型图邻接矩阵为：该LDPC原型图邻接矩阵仅包含基本码矩阵，其中，子矩阵c为(31)，子矩阵d为(1)，子矩阵a为(01)，子矩阵b为(2)，子矩阵t为(2)。

假设经过扩展之后得到的LDPC校验矩阵如下所示：

$\left(\begin{array}{cccccccccccccccc}1& 1& 1& 0& 1& 0& 0& 0& 1& 0& 0& 0& 0& 0& 0& 0\\ 0& 1& 1& 1& 0& 1& 0& 0& 0& 1& 0& 0& 0& 0& 0& 0\\ 1& 0& 1& 1& 0& 0& 1& 0& 0& 0& 1& 0& 0& 0& 0& 0\\ 1& 1& 0& 1& 0& 0& 0& 1& 0& 0& 0& 1& 0& 0& 0& 0\\ 0& 0& 0& 0& 1& 0& 0& 0& 1& 1& 0& 0& 1& 1& 0& 0\\ 0& 0& 0& 0& 0& 1& 0& 0& 0& 1& 1& 0& 0& 1& 1& 0\\ 0& 0& 0& 0& 0& 0& 1& 0& 0& 0& 1& 1& 0& 0& 1& 1\\ 0& 0& 0& 0& 0& 0& 0& 1& 1& 0& 0& 1& 1& 0& 0& 1\end{array}\right)$

假设该LDPC校验矩阵由LDPC原型图邻接矩阵中的基本码矩阵扩展得到，在不考虑扩展码矩阵的情况下，该LDPC校验矩阵对应于 $H=\left[\begin{array}{ccc}C& D& 0\\ A& B& T\end{array}\right].$

其中，子矩阵C为子矩阵D为子矩阵A为子矩阵B为子矩阵T为

根据上述矩阵可知：

子矩阵T中每列中的“1”元素在子矩阵A中对应的行的行重均为1，在子矩阵B中对应的行的行重均为2，则行重之和为3，大于2，符合对子矩阵A，B，T的约束。

子矩阵D中每列均有一个“1”元素，即使子矩阵D的每一列都对应一个预打孔节点，也能够符合对子矩阵D的约束，由于子矩阵D的每列只有一个“1”元素，所以预打孔节点较容易成为一步恢复节点。

子矩阵D中的“1”元素在子矩阵C中对应的行的行重均为4，大于2，所以符合对子矩阵C的约束。

由此可知，采用上述的LDPC原型图邻接矩阵以及LDPC校验矩阵即可有效的提高解码性能。

上面对本发明实施例中的LDPC校验矩阵的构造方法进行了说明，下面对本发明实施例中的编码方法进行描述，请参阅图4，本发明编码方法一个实施例包括：

401、接收信息序列；

当需要发送信息序列时，编码端可以接收信息序列s，具体的接收过程为本领域技术人员的公知常识，此处不做限定。

402、利用LDPC校验矩阵对信息序列进行编码，得到编码后的校验序列；

本实施例中的LDPC校验矩阵可以由LDPC原型图邻接矩阵进行准循环扩展后得到，具体的LDPC原型图邻接矩阵以及LDPC校验矩阵的结构以及约束与前述实施例中描述的内容一致，此处不再赘述。

确定了LDPC校验矩阵之后，可以使用该LDPC校验矩阵对信息序列进行编码得到校验序列，本实施例中的校验序列可以包括第一校验序列以及第二校验序列。

第一校验序列与子矩阵D所在的列对应，第二校验序列与子矩阵T所在的列对应。

需要说明的是，上述仅考虑基本码矩阵，如果在实际应用中，LDPC原型图邻接矩阵还包含扩展码矩阵，则编码端对信息序列进行编码之后还可以得到第三校验序列，该第三校验序列与子矩阵T^e所在的列对应。

在实际应用中，具体的编码过程可以通过如下的公式实现：

对于第一校验序列p1：

$p_1=D^{-1}\mathrm{Cs}=\left[\begin{array}{c}{D}_1^{-1}{C}_{1}s\\ .\\ .\\ .\\ D_{m_1}^{-1}{C}_{m_1}s\end{array}\right..=\left[\begin{array}{c}{p}_{\mathrm{1,1}}\\ .\\ .\\ .\\ p_{1,m_1}\end{array}\right].$

对于第二校验序列p2：

对于第三校验序列

$p_2^e={\left(T^e\right)}^{-1}(A^{e}s+B^e{p}_1)={\left(T^e\right)}^{-1}\left[\begin{array}{c}{A}_1^{e}s+B_1^e{p}_1\\ .\\ .\\ .\\ A_{m_e}^{e}s+B_{m_e}^e{p}_1\end{array}\right]$

$=\left[\begin{array}{c}{\left(T_{\mathrm{1,1}}^e\right)}^{-1}(A_1^{e}s+B_1^e{p}_1)\\ {\left(T_{\mathrm{2,2}}^e\right)}^{-1}(A_2^{e}s+B_2^e{p}_1+T_{\mathrm{2,1}}^e(A_1^{e}s+B_1^e{p}_1))\\ .\\ .\\ .\\ {\left(T_{m_e,m_e}^e\right)}^{-1}(A_{m_e}^{e}s+B_{m_e}^e{p}_1+T_{m_e,m_e-1}^e(A_{m_e-1}^{e}s+B_{m_e-1p_1}^e))\end{array}\right]=\left[\begin{array}{c}{p}_{\mathrm{2,1}}^e\\ p_{\mathrm{2,2}}^e\\ .\\ .\\ .\\ p_{2,m_e}^e\end{array}\right].$

其中，s为长度为k的信息序列，X^-1表示矩阵X的逆矩阵。

在计算上述的校验序列时所使用的矩阵与前述实施例中的LDPC校验矩阵：的描述内容一致，此处不再赘述。

403、对校验序列进行打孔；

当确定了传输所需的码率时，则可以根据该码率确定需要进行的操作，若需要高码率传输，则进行打孔，若需要低码率传输，则进行扩展。

本实施例中假设需要进行高码率传输，则需要对编码后得到的校验序列进行打孔，具体可以根据预打孔节点的位置打掉第一校验序列中相应的比特，例如预打孔节点如果位于子矩阵D所在的列的第一列，则打掉第一校验序列中的p_1,1，预打孔节点如果位于子矩阵D所在的列的第m1列，则打掉第一校验序列中的p_1，m1，当有多个预打孔节点时，则打掉多个相应的比特。

在实际应用中，除了根据预打孔节点在LDPC校验矩阵中的位置进行打孔之外，还可以根据预打孔节点在LDPC原型图邻接矩阵中的位置进行打孔。

由于LDPC校验矩阵是根据LDPC原型图邻接矩阵扩展得到的，扩展的倍数用扩展因子表示，例如LDPC原型图邻接矩阵是一个3×5的矩阵，扩展后的LDPC校验矩阵为30×50的矩阵，则扩展因子为10。

若根据预打孔节点在LDPC原型图邻接矩阵中的位置进行打孔，则当预打孔节点位于LDPC原型图邻接矩阵中的某一列时，则需要打掉该列对应的“扩展因子的数目”个连续比特，具体的：

例如LDPC原型图邻接矩阵是一个3×5的矩阵，扩展后的LDPC校验矩阵为30×50的矩阵，扩展因子为10，LDPC校验矩阵中的一列对应一个比特，则信息序列的比特数目与校验序列的比特数目之和为50。

若预打孔节点位于LDPC原型图邻接矩阵中的第2列以及第4列，则可确定这两列在LDPC校验矩阵中对应的列为第11列至第20列，以及第31列至第40列，所以需要打掉的比特为第11至第20个比特，以及第31至第40个比特。

上述的打孔方式在实际应用中可以根据需要进行选择，具体此处不作限定。

需要说明的是，为了进一步提高码率，除了对第一校验序列进行打孔之外，还可以对第二校验序列也进行打孔，打孔方式类似，此处不作限定。

404、根据信息序列以及打孔结果生成码字。

打孔完成之后，则可以根据信息序列以及打孔结果生成码字，则LDPC编码完成，可以通过调制后在信道上发送该码字。

本实施例中的打孔结果是指校验序列被打孔之后剩余的比特，若校验序列包括第一校验序列以及第二校验序列，其中第一校验序列完全被打掉，则打孔结果则为第二校验序列所包含的比特，若第一校验序列以及第二校验序列全部被打掉，则打孔结果为“空”。

本实施例中的具体编码流程可以如图5以及图6所示，其中，图5表示的是只考虑基本码矩阵的情况，即只编码得到第一校验序列以及第二校验序列，图6表示的是同时考虑基本码矩阵以及扩展码矩阵的情况，即编码得到第一校验序列，第二校验序列以及第三校验序列。

需要说明的是，本实施例中，通过公式对信息序列进行编码得到校验序列的过程可以采用交织器，累加器等物理器件实现，对第一校验序列打孔的过程可以采用打孔器实现，在本实施例中限定了具体的公式内容以及打孔规则之后，使用物理器件完成相关过程是本领域技术人员的公知常识，具体此处不做限定。

本实施例中，LDPC原型图邻接矩阵包含子矩阵d，该子矩阵d有m1列，待选的预打孔节点位于子矩阵d内，而该子矩阵d每一列的列重都小于或等于2，且选定的预打孔节点在子矩阵d中对应的列的列重应当为1，由于列重是表示一列中所包含的“1”元素的个数，所以本发明实施例中构造的LDPC原型图邻接矩阵能够使得在打孔时，被打掉的比特所对应的预打孔节点所在的列的列重较小，这样，解码端在进行解码时，就容易使用已解码得到的比特对被打掉的比特进行一步恢复，因此能够提高解码性能，并有可能降低解码的复杂度。

下面介绍本发明实施例中的解码方法，请参阅图7，本发明实施例中的解码方法包括：

701、通过信道接收比特信息；

解码端可以通过信道接收到比特信息，该比特信息可以为具体的比特流，即包含信息比特以及校验比特，由于受到传输过程的影响，例如噪声，干扰等，该比特流中的信息比特以及校验比特与编码端发送出的内容相比可能已经发生了比较大的变化。

可以理解的是，在实际应用中，该比特信息还可以为比特流中每个比特为“0”的概率和/或为“1”的概率，或者是概率的比值等。

具体的比特信息采用何种方式为本领域技术人员的公知常识，此处不做限定。

702、利用LDPC校验矩阵进行解打孔；

本实施例中，为了提高码率，编码端在发送码字之前已经对校验序列进行了打孔，所以原校验序列中的一些校验比特就被打掉了。

根据现有的传输协议，编码端会将打掉的比特的位置或其他信息告诉解码端，例如编码端可以通知解码端：“原比特序列中的第11至第20个比特被打掉”。

解码端接收到比特信息之后，首先可以根据LDPC校验矩阵对该比特信息进行解打孔，即采用随机的方式为被打掉的比特填补比特信息，例如可以将被打掉的比特全部设置为“0”，或全部设置为“1”，或部分设置为“0”，部分设置为“1”。

由于解码端中会预存有与编码端相同的LDPC校验矩阵，所以解打孔完成之后，解码端得到比特信息的数目与编码端发送的比特的数目相同，只是可能由于干扰等原因，而使得比特信息的内容不准确。

本实施例中，解码端保存的LDPC校验矩阵可以如下所示：

$H=\left[\begin{array}{cccc}C& D& 0& 0\\ A& B& T& 0\\ A^e& B^e& 0& T^e\end{array}\right]$

该LDPC校验矩阵是根据LDPC原型图邻接矩阵得到的；

该LDPC原型图邻接矩阵包括子矩阵a、b、t、c、d以及0矩阵；

子矩阵a为m2×k的矩阵；子矩阵b为m2×m1的矩阵；子矩阵t为m2×m2的矩阵；子矩阵c为m1×k的矩阵；子矩阵d为m1×m1的矩阵；0矩阵为m1×m2的矩阵；

子矩阵d的起始行与0矩阵的起始行在LDPC原型图邻接矩阵的同一行中；

其中，m是校验节点的个数，k是信息节点的个数，n是变量节点的个数，m1为待选的预打孔节点的个数，m＝m1+m2，m1+m2+k＝n，子矩阵d的列与待选的预打孔节点相对应；

子矩阵d中每列的列重小于或等于2，预打孔节点在子矩阵d中对应的列的列重为1。

该LDPC原型图邻接矩阵以及LDPC校验矩阵的具体结构以及约束与前述实施例中描述的内容相同，此处不再赘述。

703、根据解打孔的结果以及接收到的比特信息，利用LDPC校验矩阵进行解码获得信息序列。

比特信息可以为具体比特的数值，也可以为每个比特为“0”的概率和/或为“1”的概率，所以采用的解码方式也有所不同。

当比特信息为具体比特的数值时，解码过程为硬判决解码，当比特信息为每个比特为“0”的概率和/或为“1”的概率时，解码过程为软判决解码。

解打孔完成之后，解码端可以获得全部比特的比特信息，但是由于比特信息在传输过程中可能受到了干扰的影响，所以需要对得到的比特信息进行纠错。

解码端可以根据解打孔结果以及接收到的比特信息，利用LDPC校验矩阵进行迭代译码，直到恢复出正确的信息序列或达到设定的终止迭代条件，具体的终止迭代条件可以为最大迭代次数，最大迭代时间等信息，或者还可以为其他的条件，此处不作限定。

需要说明的是，本实施例中的解打孔结果是指步骤702中所填补的比特信息以及各填补的比特信息的位置。

本实施例中，LDPC码解码过程可以采用多种现有的解码方案，例如置信度传播(BP，Belief Propagation)等，具体为本领域技术人员的公知常识，此处不做限定。

本实施例中，解码端在进行解码时，由于被打掉的比特所对应的预打孔节点所在的列的列重较小，就容易对被打掉的比特进行一步恢复，因此能够提高解码性能，并可能降低解码端进行解码的复杂度。

下面对本发明实施例中的构造设备进行说明，请参阅图8，本发明实施例中的构造设备包括：

获取单元801，用于获取LDPC原型图邻接矩阵；

扩展单元802，用于对LDPC原型图邻接矩阵进行准循环扩展得到LDPC校验矩阵；

本实施例中的LDPC原型图邻接矩阵包括子矩阵a、b、t、c、d以及0矩阵；

子矩阵a为m2×k的矩阵；子矩阵b为m2×m1的矩阵；子矩阵t为m2×m2的矩阵；子矩阵c为m1×k的矩阵；子矩阵d为m1×m1的矩阵；0矩阵为m1×m2的矩阵；

子矩阵d的起始行与0矩阵的起始行在LDPC原型图邻接矩阵的同一行中；

其中，m是校验节点的个数，k是信息节点的个数，n是变量节点的个数，m1为待选的预打孔节点的个数，m＝m1+m2，m1+m2+k＝n，子矩阵d的列与待选的预打孔节点相对应；

子矩阵d中每列的列重小于或等于2，预打孔节点在子矩阵d中对应的列的列重为1。

本实施例中的构造设备构造LDPC校验矩阵的过程与前述实施例中描述的构造过程一致，此处不再赘述。

本实施例中，获取单元801获取的LDPC原型图邻接矩阵包含子矩阵d，该子矩阵d有m1列，待选的预打孔节点与子矩阵d的列相对应，预打孔节点处在子矩阵d内，而且选定的预打孔节点在子矩阵d中对应的列的列重应当为1，由于列重是表示一列中所包含的“1”元素的个数，所以本发明实施例中构造的LDPC原型图邻接矩阵能够使得在打孔时，被打掉的比特所对应的预打孔节点所在的列的列重较小，这样，解码端在进行解码时，就容易对被打掉的比特进行一步恢复，而提高解码性能。

下面对本发明实施例中的编码设备进行说明，请参阅图9，本发明实施例中的编码设备包括：

接收单元901，用于接收信息序列；

编码单元902，用于利用LDPC校验矩阵对接收单元901接收到的信息序列进行编码，得到编码后的校验序列；

打孔单元903，用于对编码单元902编码得到的校验序列进行打孔；

生成单元904，用于根据接收单元901接收到的信息序列，以及打孔单元903打孔后得到的打孔结果生成码字；

编码单元902使用的LDPC校验矩阵是根据LDPC原型图邻接矩阵得到的；

该LDPC原型图邻接矩阵包括子矩阵a、b、t、c、d以及0矩阵；

子矩阵a为m2×k的矩阵；子矩阵b为m2×m1的矩阵；子矩阵t为m2×m2的矩阵；子矩阵c为m1×k的矩阵；子矩阵d为m1×m1的矩阵；0矩阵为m1×m2的矩阵；

子矩阵d的起始行与0矩阵的起始行在LDPC原型图邻接矩阵的同一行中；

其中，m是校验节点的个数，k是信息节点的个数，n是变量节点的个数，m1为待选的预打孔节点的个数，m＝m1+m2，m1+m2+k＝n，子矩阵d的列与待选的预打孔节点相对应；

子矩阵d中每列的列重小于或等于2，预打孔节点在子矩阵d中对应的列的列重为1。

本实施例中的编码设备利用LDPC校验矩阵编码的过程与前述图4所示的实施例中描述的编码过程一致，此处不再赘述。

本实施例中的编码单元902对信息序列进行编码得到校验序列的具体过程可以采用交织器，累加器等物理器件实现。

本实施例中的打孔单元903以及生成单元904可以分别在不同的物理器件上独立实现，也可以集成在同一物理器件上实现，例如打孔器。

在本实施例中限定了具体的公式内容以及打孔规则之后，使用物理器件完成相关过程是本领域技术人员的公知常识，具体此处不做限定。

本实施例中，编码单元902使用的LDPC校验矩阵是根据LDPC原型图邻接矩阵得到的，该LDPC原型图邻接矩阵包含子矩阵d，该子矩阵d有m1列，待选的预打孔节点与子矩阵d的列相对应，预打孔节点处在子矩阵d内，而且选定的预打孔节点在子矩阵d中对应的列的列重应当为1，由于列重是表示一列中所包含的“1”元素的个数，所以本发明实施例中构造的LDPC原型图邻接矩阵能够使得在打孔时，被打掉的比特所对应的预打孔节点所在的列的列重较小，这样，解码端在进行解码时，就容易对被打掉的比特进行一步恢复，因此能够提高解码性能，并可能降低解码端进行解码的复杂度。

下面对本发明实施例中的解码设备进行说明，请参阅图10，本发明实施例中的解码设备包括：

信息接收单元1001，用于通过信道接收比特信息；

解打孔单元1002，用于利用低密度奇偶校验LDPC校验矩阵进行解打孔；

解码单元1003，用于根据解打孔单元1002解打孔得到的解打孔的结果以及信息接收单元1001接收到的比特信息，利用LDPC校验矩阵进行解码获得信息序列；

解打孔单元1002以及解码单元1003所使用的LDPC校验矩阵是根据LDPC原型图邻接矩阵得到的；

该LDPC原型图邻接矩阵包括子矩阵a、b、t、c、d以及0矩阵；

子矩阵a为m2×k的矩阵；子矩阵b为m2×m1的矩阵；子矩阵t为m2×m2的矩阵；子矩阵c为m1×k的矩阵；子矩阵d为m1×m1的矩阵；0矩阵为m1×m2的矩阵；

子矩阵d的起始行与0矩阵的起始行在LDPC原型图邻接矩阵的同一行中；

其中，m是校验节点的个数，k是信息节点的个数，n是变量节点的个数，m1为待选的预打孔节点的个数，m＝m1+m2，m1+m2+k＝n，子矩阵d的列与待选的预打孔节点相对应；

子矩阵d中每列的列重小于或等于2，预打孔节点在子矩阵d中对应的列的列重为1。

本实施例中的解码设备利用LDPC校验矩阵解码的过程与前述图7所示的实施例中描述的解码过程一致，此处不再赘述。

本实施例中，解码单元1003所使用的LDPC校验矩阵是根据LDPC原型图邻接矩阵得到的，该LDPC原型图邻接矩阵包含子矩阵d，该子矩阵d有m1列，待选的预打孔节点与子矩阵d的列相对应，预打孔节点处在子矩阵d内，而且选定的预打孔节点在子矩阵d中对应的列的列重应当为1，由于列重是表示一列中所包含的“1”元素的个数，所以本发明实施例中构造的LDPC原型图邻接矩阵能够使得在打孔时，被打掉的比特所对应的预打孔节点所在的列的列重较小，这样，解码端在进行解码时，就容易对被打掉的比特进行一步恢复，因此能够提高解码性能，并可能降低解码端进行解码的复杂度。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件完成，该程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

以上对本发明所提供的一种校验矩阵构造方法及设备、编解码方法及设备进行了详细介绍，对于本领域的一般技术人员，依据本发明实施例的思想，在具体实施方式及应用范围上均会有改变之处，因此，本说明书内容不应理解为对本发明的限制。

Claims (19)

1.一种编码方法，其特征在于，包括：

接收信息序列；

利用低密度奇偶校验LDPC校验矩阵对所述信息序列进行编码，得到编码后的校验序列；

对所述校验序列进行打孔；

根据所述信息序列以及打孔结果生成码字；

其中，所述LDPC校验矩阵是根据LDPC原型图邻接矩阵经过准循环扩展得到的；

所述LDPC原型图邻接矩阵包括子矩阵a、b、t、c、d以及0矩阵；

所述子矩阵a为m2×k的矩阵；子矩阵b为m2×m1的矩阵；子矩阵t为m2×m2的矩阵；子矩阵c为m1×k的矩阵；子矩阵d为m1×m1的矩阵；0矩阵为m1×m2的矩阵；

所述子矩阵d的起始行与所述0矩阵的起始行在所述LDPC原型图邻接矩阵的同一行中，所述子矩阵d的最后一行与所述0矩阵的最后一行在所述LDPC原型图邻接矩阵的同一行中；

其中，m是校验节点的个数，k是信息节点的个数，n是变量节点的个数，m1为待选的预打孔节点的个数，m＝m1+m2，m1+m2+k＝n，所述子矩阵d的列与待选的预打孔节点相对应；

所述子矩阵d中每列的列重小于或等于2，预打孔节点在所述子矩阵d中对应的列的列重为1。

2.根据权利要求1所述的方法，其特征在于，

所述子矩阵d扩展后的子矩阵D中列重为1的列中的“1”元素在所述子矩阵c扩展后的子矩阵C中对应的行的行重大于或等于2。

3.根据权利要求1或2所述的方法，其特征在于，

所述子矩阵t为对角阵，所述子矩阵t扩展后的子矩阵T中每列的列重为1或2，其中，列重为1的列中的“1”元素在所述子矩阵a扩展后的子矩阵A中对应的行的行重与该“1”元素在所述子矩阵b扩展后的子矩阵B中对应的行的行重之和大于或等于2。

4.根据权利要求1或2所述的方法，其特征在于，所述方法还包括：

所述LDPC校验矩阵包括子矩阵A、B、T、C、D以及0矩阵；

所述子矩阵A由子矩阵a扩展得到，所述子矩阵B由子矩阵b扩展得到，所述子矩阵T由子矩阵t扩展得到，所述子矩阵C由子矩阵c扩展得到，所述子矩阵D由子矩阵d扩展得到。

5.根据权利要求4所述的方法，其特征在于，所述校验序列包括第一校验序列p₁以及第二校验序列p₂；

所述第一校验序列p₁以及第二校验序列p₂通过如下方式获得：

p₁＝D^-1Cs；

p₂＝T^-1(As+Bp₁)；

其中，所述s为长度为k的信息序列，矩阵X^-1表示矩阵X的逆矩阵。

6.根据权利要求5所述的方法，其特征在于，所述LDPC原型图邻接矩阵还包括：

子矩阵a^e，b^e以及t^e；

所述子矩阵a^e为m_e×k的矩阵；子矩阵b^e为m_e×m1的矩阵；子矩阵t^e为m_e×m_e的矩阵，m_e为扩展节点数目，满足0≤m_e≤∞；

所述子矩阵t^e为双对角阵，所述子矩阵t^e扩展后的子矩阵T^e中每列的列重为1或2；

所述LDPC校验矩阵还包括子矩阵A^e，B^e，T^e；

所述子矩阵A^e由子矩阵a^e扩展得到，所述子矩阵B^e由子矩阵b^e扩展得到，所述子矩阵T^e由子矩阵t^e扩展得到。

7.根据权利要求6所述的方法，其特征在于，所述校验序列还包括第三校验序列

所述第三校验序列通过如下方式获得：

$p_2^e={\left(T^e\right)}^{-1}(A^{e}s+B^e{p}_1);$

其中，所述s为长度为k的信息序列，矩阵X^-1表示矩阵X的逆矩阵。

8.一种解码方法，其特征在于，包括：

通过信道接收比特信息；

利用低密度奇偶校验LDPC校验矩阵进行解打孔；

根据解打孔的结果以及接收到的比特信息，利用LDPC校验矩阵进行解码获得信息序列；

其中，所述LDPC校验矩阵是根据LDPC原型图邻接矩阵经过准循环扩展得到的；

所述LDPC原型图邻接矩阵包括子矩阵a、b、t、c、d以及0矩阵；

所述子矩阵a为m2×k的矩阵；子矩阵b为m2×m1的矩阵；子矩阵t为m2×m2的矩阵；子矩阵c为m1×k的矩阵；子矩阵d为m1×m1的矩阵；0矩阵为m1×m2的矩阵；

所述子矩阵d的起始行与所述0矩阵的起始行在所述LDPC原型图邻接矩阵的同一行中，所述子矩阵d的最后一行与所述0矩阵的最后一行在所述LDPC原型图邻接矩阵的同一行中；

其中，m是校验节点的个数，k是信息节点的个数，n是变量节点的个数，m1为待选的预打孔节点的个数，m＝m1+m2，m1+m2+k＝n，所述子矩阵d的列与待选的预打孔节点相对应；

所述子矩阵d中每列的列重小于或等于2，预打孔节点在所述子矩阵d中对应的列的列重为1。

9.一种校验矩阵构造方法，其特征在于，包括：

获取LDPC原型图邻接矩阵；

对所述LDPC原型图邻接矩阵进行准循环扩展得到LDPC校验矩阵；

所述LDPC原型图邻接矩阵包括子矩阵a、b、t、c、d以及0矩阵；

所述子矩阵a为m2×k的矩阵；子矩阵b为m2×m1的矩阵；子矩阵t为m2×m2的矩阵；子矩阵c为m1×k的矩阵；子矩阵d为m1×m1的矩阵；0矩阵为m1×m2的矩阵；

所述子矩阵d的起始行与所述0矩阵的起始行在所述LDPC原型图邻接矩阵的同一行中，所述子矩阵d的最后一行与所述0矩阵的最后一行在所述LDPC原型图邻接矩阵的同一行中；

其中，m是校验节点的个数，k是信息节点的个数，n是变量节点的个数，m1为待选的预打孔节点的个数，m＝m1+m2，m1+m2+k＝n，所述子矩阵d的列与待选的预打孔节点相对应；

所述子矩阵d中每列的列重小于或等于2，预打孔节点在所述子矩阵d中对应的列的列重为1。

10.根据权利要求9所述的方法，其特征在于，

所述子矩阵d扩展后的子矩阵D中列重为1的列中的“1”元素在所述子矩阵c扩展后的子矩阵C中对应的行的行重大于或等于2。

11.根据权利要求9或10所述的方法，其特征在于，

所述子矩阵t为对角阵，所述子矩阵t扩展后的子矩阵T中每列的列重为1或2；

其中，列重为1的列中的“1”元素在所述子矩阵a扩展后的子矩阵A中对应的行的行重与该“1”元素在所述子矩阵b扩展后的子矩阵B中对应的行的行重之和大于或等于2。

12.根据权利要求9或10所述的方法，其特征在于，

所述LDPC校验矩阵包括子矩阵A、B、T、C、D以及0矩阵；

所述子矩阵A由子矩阵a扩展得到，所述子矩阵B由子矩阵b扩展得到，所述子矩阵T由子矩阵t扩展得到，所述子矩阵C由子矩阵c扩展得到，所述子矩阵D由子矩阵d扩展得到。

13.根据权利要求9或10所述的方法，其特征在于，所述LDPC原型图邻接矩阵还包括：

子矩阵a^e，b^e以及t^e；

所述子矩阵a^e为m_e×k的矩阵；子矩阵b^e为m_e×m1的矩阵；子矩阵te为m_e×m_e的矩阵，m_e为扩展节点数目，满足0≤m_e≤∞；

所述子矩阵t^e为双对角阵，所述子矩阵t^e扩展后的子矩阵T^e中每列的列重为1或2；

所述LDPC校验矩阵还包括子矩阵A^e，B^e，T^e；

所述子矩阵A^e由子矩阵a^e扩展得到，所述子矩阵B^e由子矩阵b^e扩展得到，所述子矩阵T^e由子矩阵t^e扩展得到。

14.一种构造设备，其特征在于，包括：

获取单元，用于获取LDPC原型图邻接矩阵；

扩展单元，用于对所述LDPC原型图邻接矩阵进行准循环扩展得到LDPC校验矩阵；

所述LDPC原型图邻接矩阵包括子矩阵a、b、t、c、d以及0矩阵；

所述子矩阵a为m2×k的矩阵；子矩阵b为m2×m1的矩阵；子矩阵t为m2×m2的矩阵；子矩阵c为m1×k的矩阵；子矩阵d为m1×m1的矩阵；0矩阵为m1×m2的矩阵；

所述子矩阵d的起始行与所述0矩阵的起始行在所述LDPC原型图邻接矩阵的同一行中，所述子矩阵d的最后一行与所述0矩阵的最后一行在所述LDPC原型图邻接矩阵的同一行中；

其中，m是校验节点的个数，k是信息节点的个数，n是变量节点的个数，m1为待选的预打孔节点的个数，m＝m1+m2，m1+m2+k＝n，所述子矩阵d的列与待选的预打孔节点相对应；

所述子矩阵d中每列的列重小于或等于2，预打孔节点在所述子矩阵d中对应的列的列重为1。

15.根据权利要求14所述的构造设备，其特征在于，所述LDPC原型图邻接矩阵还包括：

子矩阵a^e，b^e以及t^e；

所述子矩阵a^e为m_e×k的矩阵；子矩阵b^e为m_e×m1的矩阵；子矩阵t^e为m_e×m_e的矩阵，m_e为扩展节点数目，满足0≤m_e≤∞；

所述子矩阵t^e为双对角阵，所述子矩阵t^e扩展后的子矩阵T^e中每列的列重为1或2。

16.一种编码设备，其特征在于，包括：

接收单元，用于接收信息序列；

编码单元，用于利用低密度奇偶校验LDPC校验矩阵对所述信息序列进行编码，得到编码后的校验序列；

打孔单元，用于对所述校验序列进行打孔；

生成单元，用于根据所述信息序列，以及打孔结果生成码字；

其中，所述LDPC校验矩阵是根据LDPC原型图邻接矩阵经过准循环扩展得到的；

所述LDPC原型图邻接矩阵包括子矩阵a、b、t、c、d以及0矩阵；

所述子矩阵a为m2×k的矩阵；子矩阵b为m2×m1的矩阵；子矩阵t为m2×m2的矩阵；子矩阵c为m1×k的矩阵；子矩阵d为m1×m1的矩阵；0矩阵为m1×m2的矩阵；

所述子矩阵d的起始行与所述0矩阵的起始行在所述LDPC原型图邻接矩阵的同一行中，所述子矩阵d的最后一行与所述0矩阵的最后一行在所述LDPC原型图邻接矩阵的同一行中；

其中，m是校验节点的个数，k是信息节点的个数，n是变量节点的个数，m1为待选的预打孔节点的个数，m＝m1+m2，m1+m2+k＝n，所述子矩阵d的列与待选的预打孔节点相对应；

所述子矩阵d中每列的列重小于或等于2，预打孔节点在所述子矩阵d中对应的列的列重为1。

17.根据权利要求16所述的编码设备，其特征在于，所述LDPC原型图邻接矩阵还包括：

子矩阵a^e，b^e以及t^e；

所述子矩阵a^e为m_e×k的矩阵；子矩阵b^e为m_e×m1的矩阵；子矩阵te为m_e×m_e的矩阵，m_e为扩展节点数目，满足0≤m_e≤∞；

所述子矩阵t^e为双对角阵，所述子矩阵t^e扩展后的子矩阵T^e中每列的列重为1或2。

18.一种解码设备，其特征在于，包括：

信息接收单元，用于通过信道接收比特信息；

解打孔单元，用于利用低密度奇偶校验LDPC校验矩阵进行解打孔；

解码单元，用于根据解打孔的结果以及接收到的比特信息，利用LDPC校验矩阵进行解码获得信息序列；

其中，所述LDPC校验矩阵是根据LDPC原型图邻接矩阵经过准循环扩展得到的；

所述LDPC原型图邻接矩阵包括子矩阵a、b、t、c、d以及0矩阵；

所述子矩阵a为m2×k的矩阵；子矩阵b为m2×m1的矩阵；子矩阵t为m2×m2的矩阵；子矩阵c为m1×k的矩阵；子矩阵d为m1×m1的矩阵；0矩阵为m1×m2的矩阵；

所述子矩阵d的起始行与所述0矩阵的起始行在所述LDPC原型图邻接矩阵的同一行中，所述子矩阵d的最后一行与所述0矩阵的最后一行在所述LDPC原型图邻接矩阵的同一行中；

其中，m是校验节点的个数，k是信息节点的个数，n是变量节点的个数，m1为待选的预打孔节点的个数，m＝m1+m2，m1+m2+k＝n，所述子矩阵d的列与待选的预打孔节点相对应；

所述子矩阵d中每列的列重小于或等于2，预打孔节点在所述子矩阵d中对应的列的列重为1。

19.根据权利要求18所述的解码设备，其特征在于，所述LDPC原型图邻接矩阵还包括：

子矩阵a^e，b^e以及t^e；

所述子矩阵a^e为m_e×k的矩阵；子矩阵b^e为m_e×m1的矩阵；子矩阵t^e为m_e×m_e的矩阵，m_e为扩展节点数目，满足0≤m_e≤∞；

所述子矩阵t^e为双对角阵，所述子矩阵t^e扩展后的子矩阵T^e中每列的列重为1或2。