CN106414310B - 处理设备、用于处理设备的处理元件及其操作和实现方法 - Google Patents

处理设备、用于处理设备的处理元件及其操作和实现方法 Download PDF

Info

Publication number
CN106414310B
CN106414310B CN201480079553.9A CN201480079553A CN106414310B CN 106414310 B CN106414310 B CN 106414310B CN 201480079553 A CN201480079553 A CN 201480079553A CN 106414310 B CN106414310 B CN 106414310B
Authority
CN
China
Prior art keywords
quantum dots
processing element
quantum
control
qubit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480079553.9A
Other languages
English (en)
Other versions
CN106414310A (zh
Inventor
A·德祖拉克
M·维尔德霍斯特
C-W·H·杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dirac Private Ltd.
Simos New Pte. Ltd.
Original Assignee
NewSouth Innovations Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=54765855&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN106414310(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NewSouth Innovations Pty Ltd filed Critical NewSouth Innovations Pty Ltd
Publication of CN106414310A publication Critical patent/CN106414310A/zh
Application granted granted Critical
Publication of CN106414310B publication Critical patent/CN106414310B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/943—Information storage or retrieval using nanostructure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Hall/Mr Elements (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

处理设备、用于处理设备的处理元件及其操作和实现方法。一种用于处理设备的处理元件。该处理元件包括硅‑绝缘体界面和用于将一个或更多个量子点限制在半导体中的限制布置。处理元件还具有用于控制一个或更多个量子点的量子特性的控制布置并且将一个或更多个量子点作为量子位来操作以执行量子处理。

Description

处理设备、用于处理设备的处理元件及其操作和实现方法
技术领域
本发明涉及一种用于处理设备的处理元件，并且特别是但不排他地涉及量子处理设备和用于该量子处理设备的处理元件。
背景技术
最近50年来，随着功能单元(诸如晶体管)的尺寸逐渐减小，计算组件(诸如微处理器和存储电路)的功率和容量日益增加。然而，因为难以在不影响当前功能单元(诸如MOSFET)的操作的情况下使它们更小，所以该趋势现在达到了极限。
用来制造传统硅集成电路的技术在过去50年里已经发展并且今天已良好地建立。当前微处理器以在高吞吐量线中制造的数亿晶体管为特征。
正在开发实现能够使用与当前处理器不同的方法实现强大计算的处理设备。这种处理设备保证远远超过当前装置的计算能力。例如，正在开发可以根据量子力学原理执行计算的量子处理器。已经以不同程度的成功探索了实现用于实现量子位(量子处理器的基本计算单元)的装置的方法。
例如，已经在若干更早专利公开(包括US 6472681(Kane)、US 6369404(Kane))中开发并描述了基于半导体的量子位。这些量子位基于单个掺杂剂原子在硅晶体晶格中的量子效应的探索。虽然硅中的单个掺杂剂原子的特性有希望实现量子位，但是用于制造这些装置的技术包括例如在US 7547648(Ruess等人)中所论述的复杂纳米制造解决方案。
还提出了使用半导体量子点的自旋状态对量子信息进行编码(Loss和DiVincenzo(Loss，DiVincenzo，DP quantum computation with quantum dots.Phys Rev.A56,120；1998))。该提案主要设想使用在GaAs/AlGaAs异质结构上利用静电栅形成的量子点。然而，这些系统中的有限相干时间和量子状态的关联保真度提供将量子点应用在量子处理器中的重大障碍。已经在量子点量子位上的GaAs/AlGaAs中进行了实验工作，但是实现这种结构的大规模阵列将要求开发新制造工艺技术。更重要地，这些材料存在由于GaAs晶格所固有的核自旋的存在而导致的保真度和移相时间的问题。
发明内容
根据第一方面，本发明提供了一种用于处理设备的处理元件，该处理元件包括：硅和电介质材料，其在硅和电介质材料之间形成界面；限制布置，其用于将一个或更多个电子或空穴限制在硅中以形成量子点；以及控制布置，其用于控制量子点的量子特性以作为量子位操作。
在一个实施方式中，电介质主要包括二氧化硅。硅/二氧化硅界面先前被认为提供相对高混乱环境并且因此不益于形成能够在量子处理中使用的可行量子点。申请人发现可以实现可行量子点，并且量子点的量子特性可以被控制作为量子位操作，并且在一个实施方式中，具有高控制保真度。
Si/SiO2界面在过去二十年的大多数时间内是互补金属氧化物半导体(CMOS)集成电路技术的核心组件。
在一个实施方式中，其中形成量子点的表面硅层被同位素富集为主要包含28Si原子，并且该实施方式因此利用由于硅晶格中的低核自旋浓度而变得可用的长相干时间。非常小的核自旋背景将由于保留的一小部分29Si原子而仍然保留。在一个实施方式中，在空间上与量子点良好分离的下层操作晶圆可以包括天然硅，天然硅含有大约5％的29Si原子。
在一个实施方式中，控制布置包括控制器，该控制器被布置为调谐量子点，使得可以在能量值的范围内调节影响量子点的状态的能量。在一个实施方式中，量子点由一个或更多个被限制电子或空穴形成，并且量子特性包括电子或空穴自旋。控制器被布置为施加电压以调谐电子或空穴自旋谐振频率。
InAs中的强自旋-轨道耦合使得量子位能够用不同电子或空穴有效g因子在双量子点中被实现。在硅中，自旋-轨道耦合小得多。然而，尽管如此，申请人发现，出人意料地，可以实现高度可调谐量子点。在在量子点包含一个电子或空穴或若干电子或空穴的实施方式中，申请人发现，可以被改变多达3MV/m的内部电场引起可以将电子自旋谐振(ESR)频率调谐大于8MHz的斯塔克(Stark)位移。该位移与由于同位素富集硅中的长自旋相干时间导致大约2kHz的ESR线宽度相比是相当大位移。这有利地使得能够调谐量子点，因此可以在不同频率下影响量子点的状态。这可以有利地使得能够实现许多量子点的可寻址性，诸如，这促进大规模电压可寻址量子位系统的可能性。
本发明的至少一个实施方式的另外优点是，结合在Si/SiO2界面处形成的处理元件的系统可以利用已经存在用于制造构成今天的计算机处理器的金属氧化物半导体场效应晶体管(MOSFET)的制造技术。
在一个实施方式中，处理元件包括：硅基板，该硅基板具有形成在其上的二氧化硅层；以及用于控制布置的各种栅，各种栅在二氧化硅层上以金属形成。这非常类似于当前MOSFET结构。
根据第二方面，本发明提供了一种处理设备，该处理设备包括根据本发明的第一方面的多个处理元件。
在一个实施方式中，为了实现量子处理，提供了一种用于控制多个处理元件之间的交换相互作用的交换控制布置。处理设备因此可以被实现为量子计算机。
在一个实施方式中，提供控制线以将多个量子点调谐到不同能量值，使得它们通过合适电磁信号单独可寻址或按组可寻址，以切换量子点的状态。
根据第三方面，本发明提供了一种操作量子处理元件的方法，该处理元件包括：硅和电介质材料，所述硅和电介质材料在硅和电介质材料之间形成界面；限制布置，所述限制布置用于将一个或更多个电子或空穴限制在硅中以形成量子点；以及控制布置，所述控制布置用于控制量子点的量子特性以作为量子位操作，该方法包括以下步骤：经由控制布置施加信号以控制量子位的量子特性。
在一个实施方式中，该方法包括以下另外步骤：施加另外控制信号来调谐量子点，以将影响量子位的状态的能量调节到在可用能量值的范围内的能量值。
在一个实施方式中，限制布置被布置为限制一个或更多个电子或空穴以形成一对量子点，并且控制布置被布置为控制一对量子点的单线态和三线态，以对量子位逻辑状态进行编码，并且该方法包括以下步骤：经由控制布置施加信号以控制量子位的状态。
在其它实施方式中，限制布置被布置为限制一个或更多个电子或空穴以形成至少三个量子点，并且控制布置被布置为控制至少三个量子点的自旋状态，以对量子位逻辑状态进行编码，并且该方法包括以下步骤：经由控制布置施加信号以控制量子位的状态。
在一个实施方式中，该方法包括以下步骤：向控制布置施加电压信号，以通过调谐一个或更多个量子点中的电子或空穴的自旋之间的交换相互作用来控制量子位逻辑状态。
根据第四方面，本发明提供了一种实现量子处理元件的方法，该方法包括以下步骤：施加电场以在硅与电介质材料之间的界面处形成量子点；以及施加另外电磁场来影响量子点的量子状态。
本发明的有利实施方式提供了一种量子处理装置，该量子处理装置使用位于硅层与二氧化硅层之间的界面周围的被限制的一组电子或空穴的量子特性。可以通过借助一个或更多个栅电极向界面周围的区域施加合适静电场来限制电子或空穴。可以通过经由借助一个或更多个栅电极施加的电磁激励寻址被限制电子或空穴中的一个或更多个的量子特性(诸如自旋)或通过使用在外部施加至该装置的AC电磁场或者两者来实现量子位。
附图说明
本发明的特征和优点将参照附图仅用举例方式从本发明的实施方式的以下描述变得清晰，附图中：
图1至图3示出了根据本发明的实施方式的装置的顶视图和侧截面图；
图4示出了根据另外实施方式的装置的顶视图；
图5是根据实施方式的装置的SEM图像；以及
图6至图12示出了说明通过对图5的装置执行测量获得的实验结果的视图。
具体实施方式
参照图1，在平面图(图1中的(a))和侧截面图(图1中的(b))中示出了根据本发明的实施方式的处理元件100。处理元件100可以被实现为用于包括多个这些处理元件的量子计算机的量子位。在该实施方式中，处理元件包括硅基板102和电介质104，在该示例中电介质104为二氧化硅。栅电极106被提供并且可操作为接近Si/SiO2界面形成量子点。栅106也被布置为修改量子点的量子特性。在该示例中，量子点可以包括一个或更多个电子或空穴，并且受控的量子特性是电子或空穴的有效g因子。贯穿本说明书，术语“有效g因子”广泛用于指示用于自旋系统的自旋谐振频率与DC磁场之间的比率。
栅106还可以用于使用AC电场直接控制电子或空穴的自旋。
可以看出，限定量子点的装置的结构类似于MOS装置的栅、栅氧化层以及半导体材料。
更具体地，对于图1中所示的实施方式，处理元件100包括由二氧化硅层104和栅电极106覆盖的硅层102。在该实施方式中，使用同位素富集硅28Si。同位素富集硅28Si 102可以是生长在传统硅基板上的外延层。图1中的(b)是(a)的结构的截面图，其示出了可以隔离电子或空穴的区域122。施加至栅电极106的足够正电压将使得电子被隔离在区域122中，而施加至栅电极106的足够负电压将使得空穴被隔离在区域122中。
在该实施方式中，单个电子被隔离在区域122中，由此形成隔离的量子点，并且以被隔离电子的自旋对单个量子位进行编码。
在另选实施方式中，可以使用在单个量子点中的多个电子或空穴的自旋对量子位进行编码。在另外另选实施方式中，可以以一个或更多个量子位的一个或更多个电子或空穴的自旋对单个量子位进行编码。
现在参照图2，在平面图(图2中的(a))和侧截面图(图2中的(b))中示出了根据本发明的实施方式的处理元件200。与图1的处理元件100相同，处理元件200包括由二氧化硅层104覆盖的同位素富集硅28Si层102。除了栅电极106之外，处理元件200还包括两个另外栅电极208和210。图2中的(b)是(a)的结构的截面图，其示出可以隔离电子或空穴的两个区域122和224。施加至栅电极106和210的足够正电压使得电子被隔离在区域122和224中，而施加至栅电极106和210的足够负电压使得空穴被隔离在区域122和224中。
在该实施方式中，一个或更多个电子或空穴被隔离在区域122和224中的每个中，由此形成两个量子点。结构200可以用于实现一对量子位，其中，使用区域122和224中的电子或空穴的自旋对每个量子位进行编码。在这种情况下，可以向栅电极208施加电磁场，以控制对电子122和224的自旋编码的量子位的耦合。另选地，可以通过使用m＝±1个自旋三线态、m＝0个自旋三线态、以及自旋单线态，将单个量子位映射到该一对量子点122和224。因为在针对GaAs中的量子点的情况下，在同位素富集硅中不存在来自晶格核自旋的磁场梯度，这种单线态-三线态量子位可以不依赖于该磁场梯度，然而磁场梯度可以经由芯片上纳米磁铁被实现。另选地，施加至栅电极106和210的电压可以用于控制电子或空穴的有效g因子。此外，施加至栅电极106、208和210的电压组合可以用于控制两个量子点122和224的每个中的自旋之间的交换耦合。
现在参照图3，在平面图(图3中的(a))和侧截面图(图3中的(b))中示出了根据本发明的实施方式的处理元件300。与图2的处理元件200相同，处理元件300包括由二氧化硅层104覆盖的同位素富集硅28Si层102。除了栅电极106、208和210之外，处理元件300还包括两个另外栅电极308和310。图3中的(b)是(a)的结构的截面图，其示出了电子或空穴可以被隔离的三个区域122、224和324。施加至栅电极106、210和310的足够正电压使得电子被隔离在区域122、224和324中，而施加至栅电极106、210和310的足够负电压使得空穴被隔离在区域122、224和324中。
在该实施方式中，一个或更多个电子或空穴被隔离在区域122、224和324的每个中，由此形成三个量子点。结构300可以用于实现三个量子位，其中，关于区域122、224和324中的电子或空穴自旋对每个量子位进行编码。在这种情况下，可以向栅电极208和308施加电磁场，以控制以区域122、224和324中的电子或空穴的自旋编码的量子位的耦合。另选地，可以以与DiVincenzo等人(Nature408，339-342(2000))描述的方式类似的方式将单个量子位映射到三个量子点122、224和324，以实现仅交换自旋量子位。施加至栅电极106、210和310的电压可以用于控制电子或空穴的有效g因子。此外，施加至栅电极106、208、210、308和310的电压的组合可以用于控制三个量子点122、224和324的每个中的自旋之间的交换耦合。
与由于量子位到基质晶体中的核自旋的减少超细耦合而导致的大多数化合物半导体相比，硅-二氧化硅系统中的自旋量子位的实现提供增加的自旋相干性。可以耗尽被限制在Si/SiO2界面处的二维电子气，以通过借助栅106、208、210、308和310使用静电场来隔离量子点122、224和324。其它表面栅电极结构还可以用于帮助限制量子点。在一些实施方式中，可以在界面处引入另外元件，以促进电子限制，诸如掺杂区域或电介质区域。电子在界面处的整体浓度可以使用在装置上方的被隔离全局栅或通过使用在装置下方的被隔离全局栅来修改。
量子位的控制通常借助电磁信号来获得。电磁信号可以被施加到布置在量子位周围的栅。在将量子位映射到单个量子点的自旋上的实施方式中，还施加DC磁场，以分裂(sokut)量子状态，从而限定量子位的逻辑基础状态。
之前认为，Si/SiO2界面可能具有太多缺陷，或者SiO2可能含有太多随机电荷中心，以允许实现可以用作量子位的量子点。与可以用于限制量子点的其它半导体界面(诸如Ga/GaAs界面)相比，Si/SiO2界面是相对高度混乱环境，因此被认为不益于量子位操作。
申请人还发现，出人意料地，可以通过调谐电子的g因子并且因此调谐电子的塞曼(Zeeman)能量来改变要求在其单电子模式下与量子位相互作用的AC电磁信号的频率。例如，被限制在处理元件100的区域122中的电子或空穴的有效g因子可以经由借助栅106或布置在量子位周围的附加电气栅提供的电磁输入来改变。调谐量子位的能力可以促进包括这些量子位中的许多量子位的处理设备的操作。量子位可以通过改变包括量子位的电子或空穴的有效g因子被寻址或控制。该控制技术允许单独或以组寻址量子位。
现在将参照图4描述根据本发明的处理元件的更详细实施方式。图4中所示的实施方式可以用于实现单个量子位操作。在具有许多量子位的可扩缩架构中，可以使用该实施方式的变体。特别地，可以使用更紧凑量子位感测模块。
图4示出了用于与Si/SiO2系统中的量子位相互作用的电极结构400的顶视图。量子位模块402包括：限制栅404；两个栅406和408，该两个栅406和408可以在它们下方诱导(induce)量子点407和409；以及两个势垒栅410和420。
传感器模块430包括两个势垒栅432和434以及传输栅436。结构400还包括库栅(reservoir gate)442和控制栅452。
栅404、406、408、410和420的不同几何和偏置构造可以被用于创建一个或更多个量子点。在该特定实施方式中，栅406可以被正偏置，以紧接在Si/SiO2界面下方且在量子位模块402下方创建单个量子点407。量子位模块402下方的区域与库栅442下方的区域隧穿耦合，并且被定位为接近传感器模块430。这允许借助使用电极432、434和436操作的单电子晶体管结构改进读出灵敏度。控制栅452被用于提供合适AC电磁激励，该AC电磁激励以给定频率与量子位耦合，以修改量子位的状态。
在一些实施方式中，由流过控制栅452的电流创建的电磁场可以经由电子自旋谐振(ESR)与量子位相互作用，以修改量子位的状态。
量子位的ESR频率可以通过修改被限制电子的有效g因子来调谐，使得与量子位的相互作用仅在特定频率是可以的。可以改变由控制线452生成的AC磁场的频率，以与每个都具有各自ESR频率的不同量子位相互作用，提供单独寻址量子位阵列中的每个量子位或量子位的子集的可能性。
虽然在Si中存在小自旋-轨道耦合，但是使用结构400，可以通过修改量子位模块402中的一个或更多个栅电压来调谐被限制电子的有效g因子。可以将在量子点附近的内部电场改变多达3MV/m，这导致可以将电子ESR频率调谐多于8MHz的斯塔克位移。由于28Si中的非常窄ESP谱宽(该谱宽在一个装置中已经被测量为大约2kHz)，可以将量子位操作频率调谐多于3000倍的最小ESR线谱宽。
图1至图4中所示的结构可以与微电子行业中(特别是在基于MOSFET的非常高密度集成电路领域中)常见的制造方法和制造设备兼容。这提供了用于图1至图3中一般描述的量子位到包括多个量子位的架构的可扩缩性的潜力，每个量子位通过操作各自栅电压能够单独被寻址)。
现在参照图5，示出了使用多级栅叠层硅MOS技术制造的装置300的SEM图像。装置500具体实现针对图4的结构400论述的全部组件。装置500在外延生长的同位素富集28Si外延层上被制造，该外延层具有800ppm的29Si残留浓度和大约1微米的外延层厚度。控制栅452以芯片上传输线552的形式来实现，以使用ESR脉冲操纵量子点的自旋状态。以与量子点结构相邻的单电子晶体管(SET)的形式提供传感器模块430，并且传感器模块430包括导电线532、534和536。SET用作监测量子点内的电子占用的传感器。在另选实施方式中，传感器模块430可以以量子点接触(QPC)、导电区域中的窄收缩或对电场敏感的另选构造的形式来提供。
为了控制量子位502，到芯片上传输线552的微波脉冲可以被施加，以创建驱动量子点中的被限制电子的自旋减慢与自旋加快状态之间的跃迁的局部AC磁场504。当外部DC磁场以BDC＝1.4T的幅度被施加至装置时，例如，量子点的谐振频率υ0＝(g＊μB/h)BDC＝39.14GHz。这里，用于被限制电子的有效g因子的值大致为g*＝1.998。如上面定义的，以谐振频率υ0施加至传输线552的微波脉冲然后将驱动量子位逻辑状态之间的跃迁(transition)。
现在参照图6，示出了40mV峰到峰的方形脉冲以174Hz被应用至电极504时的脉冲电压电荷稳定性示意图600。示意图600证明了点中的最后一个电子的消耗(depletion)。灰度级指示用于每个电荷相加的点中的额外电子占用(ΔN)。示意图650示出了用于使用自旋到电荷转换针对最后一个电子的单次激发自旋读出测量的示例。通过改变电极504上的电压，可以加载或清空(empty)量子点。这允许经由能量选择性隧穿在单次激发测量中执行自旋读出。图6中所示的测量在具有基准温度T＝50mK和DC磁场BDC＝1.4T的稀释制冷机中执行。
用于量子点的稳定性图通过组合电荷感测和选通脉冲与动态电压补偿来获得。图6中的(a)中清楚地观察到点中的最后一个电子的消耗，对于VG4(电极304)<1.6V，没有另外电荷跃迁。点与库342之间的隧穿耦合使用势垒栅G3 510来调谐，以产生隧穿时间t～100μs。
在30μs的操作时间内，量子位证明了与f↑＊＝Ω2/ΩR 2sin2(ΩR τ/2)一致的相干振荡，这暗示量子位在该时标内不具有显著消相干。图7示出了通过改变ESR脉冲长度τp获得的正弦拉比(Rabi)振荡700，不具有在30μs内观测到的振荡的显著衰变，ESR脉冲长度是图3中所示的最大脉冲长度，图8示出了报告在改变频率vESR时的振荡的示意图800。这些是拉比振荡的确认是根据插图810中所示的依赖关系fRabiαB1αPESR 1/2(其中，PESR是所施加的微波源功率)并且还根据针对非零失谐频率的拉比频率的增加得出的。
当失谐频率是非零时，当自旋指向布洛赫(Bloch)球的x-y平面中时，被称为冉赛(Ramsey)条纹的相干振荡出现。这些条纹可以通过施加相隔延迟时间τ的两个Π/2脉冲然后读出自旋状态来检测。
现在参照图9中的(a)，示出了报告所得到的冉赛振荡的示意图900，并且可以从振荡900提取特性衰变时间T2 ＊＝140μs。对应谱线宽1/πT2 ＊＝2.6kHz接近于在PESR＝-40dBm时测量的最小测量ESR峰值宽度Δv＝(2.4±0.2)kHz。这与其它量子点自旋量子位系统相比是T2*的明显改进，并且是去除由晶格核自旋引起的磁场中的随机波动的重要性的直接证明。
独立单次激发读出事件之间的缓慢环境变化是导致冉赛相干条纹的衰变的主要因素之一。为了去除该噪声的影响，可以应用哈恩(Hahn)回声技术，其中，Πx脉冲如图9中的(b)所示被准确地施加于两个Πx/2脉冲之间。由此，我们测量自旋相干时间T2 H＝1.2ms。哈恩回声幅度以指数η＝2.2衰变，这指示消相干的主要源是1/f噪声。进一步增加相干时间可以通过施加CPMG序列来获得，其中，施加一系列Πy脉冲，以重新聚焦信号。
图10中的(a)示出了通过应用500个Πy脉冲获得的回声衰变920，所得到的的相干时间为T2 CPMG＝28ms。
测量保真度FM＝92％和初始化保真度FI＝95％主要受电子库(reservoir)的加宽限制。Π脉冲的固有控制保真度FC可以使用来自图7的拉比振荡时段τ2Π＝3.4μs连同T2 ＊来计算，并且我们发现FC＝99.999％。
图10中的(b)示出了通过测量作为CP序列930中的Π脉冲的数量的函数的自旋加快分数的衰变进行的控制保真度的测量。旋转角度误差在该序列中是累加的，并且根据衰变，可以提取控制保真度>99.99％。这提示脉冲误差从由于移相而导致的扩展谱线宽引起。因此，该自旋量子位具有满足容错量子误差校正码的严格要求的控制保真度。这在其它量子点系统中尚未观察到。
已经提出，容错量子计算使用表面代码在误差容忍度高达1％的情况下是可以的。在这里所述的量子装置中，对布洛赫球的完全控制可以通过探索所施加的ESR脉冲的相位和持续时间来提供。
图10中的(b)中的插图940示出了以增加的相位差施加的Π/2脉冲，该脉冲用于校准旋转角θ。数据的拟合示出了与有效控制误差相比可忽略的频率和相位误差，这证明了可以以高保真度评估完整布洛赫球。
我们量子点中的垂直电场Fz可以通过在减小C(电极505)上的电压的同时增加G4(电极504)上的电压在大范围内被调谐以维持电子占用N＝1。如图11中的插图960所示的，对硅点的实验已经示出由于自旋-轨道耦合而产生的自旋和谷状态的反交叉，自旋-轨道耦合根据界面粗糙度发生在neV至μeV的小能量窗中。谷分裂的幅度EVS可以使用作为栅电压函数的“热点”自旋松弛技术来测量。图11示出了这些测量的结果950。EVS对Fz的线性依赖关系被测量为与之前由Yang等人报告的类似装置(Nature Communication v4，p4069(4013))仅不同12％。
图12示出了由于小但有限的斯塔克位移而产生的作为量子点上所施加的栅电压(VC)的函数的量子位谐振频率。红线是使用g(|Fz|)/g(0)-1＝η2|Fz|2的拟合，η2＝2.2nm2/V2。垂直电场Fz(顶轴)由所施加的栅电压来计算。
要调谐谷分裂的相同内部电场还可以用于将量子位谐振频率调谐多于8MHz，多于8MHz对应于多于3000倍观察到的最小ESR线宽。该强可调谐性对于具有这些长相干时间的系统是显著的，并且提供用于可扩缩性的优秀前景。该实施方式中所述的装置可以在上述状况和对与Fz的ESR频率依赖关系没有可辨别影响的以下自旋-谷反交叉两者下操作。这提供了具有高保真度的栅可寻址量子位装置，该装置远离松弛时间减少的谷反交叉点良好地工作。
在另外实施方式中，处理元件可以使用在电介质硅叠层上的单个控制栅来实现，创建MOS结构。单个控制栅在该实施方式中可以具有被施加为创建单个量子点的电磁信号，并且还可以与量子点相互作用，以将量子点作为量子位来操作。
上述实施方式的处理元件的出色栅可寻址性打开了许多量子位被集成在单个芯片上的前景，全局AC磁场经由腔或芯片上传输线被施加以实现单个量子位操作。然后，双量子位操作可以经由栅控制和多对量子点之间的交换耦合来实现。因此，包括根据本发明的实施方式的许多量子位的处理设备可实现。每量子位一个控制线可以是足够的。限制势可以用被设计为大栅格的一个栅和用于寻址并控制到其它量子位的交换耦合的每个量子位的一个顶部栅来实现。
进一步地，这里所用的装置结构可以被容易地修改为使用当前用于在单个芯片上制造多于十亿个晶体管的多晶硅栅电极和标准互补金属氧化物半导体(CMOS)制造技术。
在上述实施方式中，电介质为二氧化硅。然而，本发明不限于该电介质，并且使用其它电介质来替换SiO2。
上述实施方式的处理元件可以在非常低的温度(在约0.1至1K内，优选地为大约0.5K)下操作。提供了一种合适的冷却装置。
还提供了用于控制处理元件的合适电压源和信号源。这些电压源和信号源中的一些或全部可以使用传统微电子技术被集成到处理器芯片上，或者它们可以由辅助控制器芯片来提供。
在上述实施方式中的一些中，电子自旋谐振用于改变量子位的自旋。本发明不限于此，并且可以使用另选方案。例如，电压脉冲可以用于控制量子位状态，特别是用于两点或三点量子位实施方式。
在上述实施方式中的一些中，被影响的量子状态是自旋。“自旋”是单个电子的自旋、或单个空穴的自旋，或者对于使用两个或更多个电子或空穴的量子位可以是两个或更多个电子或空穴的复合自旋。
上述实施方式描述了由一个、两个或三个量子点形成的量子位。量子位可以由四个或更多个量子点来形成。本发明不限于一个、两个或三个量子点量子位。
本领域技术人员将理解，可以在不偏离如广泛描述的本发明的精神或范围的情况下对如特定实施方式中所示的本发明进行大量变化和/或修改。因此，本实施方式在所有方面被认为是例示性的而不是限制性的。

Claims (25)

1.一种用于处理设备的处理元件，所述处理元件包括：硅和电介质材料，所述硅和所述电介质材料在所述硅与所述电介质材料之间形成界面；限制布置，所述限制布置用于将一个或更多个电子或空穴限制在所述硅中以形成量子点；以及控制布置，所述控制布置用于控制所述量子点的量子特性以将所述量子点作为量子位操作，
其中，所述控制布置包括控制器，所述控制器被布置为调谐所述量子点的电子或空穴自旋谐振频率，使得能够在能量值的范围内调节影响所述量子位的状态的能量。
2.根据权利要求1所述的处理元件，其中，所述电介质材料包括二氧化硅。
3.根据权利要求1或2所述的处理元件，其中，所述硅主要包括28Si。
4.根据权利要求1所述的处理元件，其中，所述量子特性包括电子自旋或空穴自旋。
5.根据权利要求1所述的处理元件，其中，所述限制布置适于限制一个或更多个电子或空穴以形成一对量子点，并且所述控制布置适于控制所述一对量子点的单线态和三线态，以对量子位逻辑状态进行编码。
6.根据权利要求1所述的处理元件，其中，所述限制布置适于限制一个或更多个电子或空穴以形成至少三个量子点，并且所述控制布置适于控制所述至少三个量子点的自旋状态，以对量子位逻辑状态进行编码。
7.根据权利要求5或6所述的处理元件，其中，所述量子位逻辑状态由施加至所述控制布置以调谐所述量子点中的一个或更多个的电子或空穴的自旋之间的交换相互作用的电压来控制。
8.根据权利要求4所述的处理元件，所述控制器包括栅电极，所述栅电极被布置为被施加有调谐所述电子或空穴自旋谐振频率的电压。
9.根据权利要求8所述的处理元件，其中，所述控制布置被布置为施加为所述量子位的电子自旋谐振(ESR)被调谐到的频率的信号。
10.根据权利要求9所述的处理元件，其中，所述控制布置包括传输线，所述传输线与接近所述量子点的Si材料集成，以便能够影响所述电子或空穴的所述自旋。
11.根据权利要求9或10所述的处理元件，其中，所述控制布置包括发生器，所述发生器用于使所述处理元件沐浴在用于影响所述电子或空穴的所述自旋的电磁辐射中。
12.根据权利要求9所述的处理元件，所述处理元件包括：用于读取所述量子位的所述状态的读出布置。
13.根据权利要求12所述的处理元件，其中，所述读出布置包括被布置为检测电子或空穴隧穿事件的单电子晶体管(SET)或量子点接触(QPC)。
14.根据权利要求12或13所述的处理元件，其中，所述读出布置包括电容地耦合到所述处理元件的电极。
15.根据权利要求1所述的处理元件，其中，所述限制布置包括一个或更多个栅电极，所述一个或更多个栅电极被布置为具有被施加以产生限制电子或空穴以形成所述量子点的静电场的电压。
16.根据权利要求1所述的处理元件，所述处理元件包括：硅基板；二氧化硅层，所述二氧化硅层在所述硅基板上；以及金属栅，所述金属栅在所述二氧化硅层上形成所述限制布置和所述控制布置。
17.一种处理设备，所述处理设备包括多个根据权利要求1至16中任一项所述的处理元件，所述处理元件在Si基板内被布置成阵列。
18.根据权利要求17所述的处理设备，所述处理设备包括交换控制布置，所述交换控制布置用于控制多个处理元件之间的交换相互作用，以实现量子处理。
19.根据权利要求18所述的处理设备，其中，权利要求4所述的控制布置由一个或更多个控制线在所述处理设备中实现，所述一个或更多个控制线被布置为以使得每个处理元件单独可寻址或所述处理元件按组可寻址的方式与多个所述处理元件相互作用。
20.一种操作量子处理元件的方法，所述处理元件包括：硅和电介质材料，所述硅和所述电介质材料在所述硅和所述电介质材料之间形成界面；限制布置，所述限制布置用于将一个或更多个电子或空穴限制在所述硅中以形成量子点；以及控制布置，所述控制布置用于控制所述量子点的量子特性以作为量子位操作，其中，所述控制布置包括控制器，所述控制器被布置为调谐所述量子点的电子或空穴自旋谐振频率，使得能够在能量值的范围内调节影响所述量子位的状态的能量，所述方法包括以下步骤：经由所述控制布置施加信号以控制所述量子位的状态。
21.根据权利要求20所述的方法，所述方法包括以下另外步骤：施加另外控制信号来调谐所述量子点，以将影响所述量子位的所述状态的能量调节至在可用能量值的范围内的能量值。
22.根据权利要求20所述的方法，其中，所述限制布置被布置为限制一个或更多个电子或空穴以形成一对量子点，并且所述控制布置被布置为控制所述一对量子点的单线态和三线态以对量子位逻辑状态进行编码，所述方法包括以下步骤：经由所述控制布置施加信号以控制所述量子位的所述状态。
23.根据权利要求20所述的方法，其中，所述限制布置被布置为限制一个或更多个电子或空穴以形成至少三个量子点，并且所述控制布置被布置为控制所述至少三个量子点的自旋状态以对量子位逻辑状态进行编码，所述方法包括以下步骤：经由所述控制布置施加信号以控制所述量子位的所述状态。
24.根据权利要求22或23所述的方法，所述方法包括以下步骤：向所述控制布置施加电压信号，以通过调谐所述量子点中的一个或更多个的电子或空穴的自旋之间的交换相互作用来控制所述量子位逻辑状态。
25.一种实现量子处理元件的方法，所述方法包括以下步骤：施加电场以在硅与电介质之间的界面处形成量子点；以及施加电磁场以影响所述量子点的量子状态；以及
施加另外电磁场来调谐所述量子点的电子或空穴自旋谐振频率，以将影响量子点的所述量子状态的能量调节至在可用能量值的范围内的能量值。
CN201480079553.9A 2014-06-06 2014-06-06 处理设备、用于处理设备的处理元件及其操作和实现方法 Active CN106414310B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/AU2014/000596 WO2015184484A1 (en) 2014-06-06 2014-06-06 Advanced processing apparatus

Publications (2)

Publication Number Publication Date
CN106414310A CN106414310A (zh) 2017-02-15
CN106414310B true CN106414310B (zh) 2020-08-07

Family

ID=54765855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480079553.9A Active CN106414310B (zh) 2014-06-06 2014-06-06 处理设备、用于处理设备的处理元件及其操作和实现方法

Country Status (7)

Country Link
US (1) US9886668B2 (zh)
EP (1) EP3152153B1 (zh)
CN (1) CN106414310B (zh)
AU (1) AU2014396790B2 (zh)
DK (1) DK3152153T3 (zh)
ES (1) ES2910453T3 (zh)
WO (1) WO2015184484A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10692924B2 (en) 2015-08-05 2020-06-23 Newsouth Innovations Pty Limited Advanced processing apparatus comprising a plurality of quantum processing elements
WO2017210790A1 (en) 2016-06-08 2017-12-14 Socpra Sciences Et Génie S.E.C. Electronic circuit for control or coupling of single charges or spins and methods therefor
CN109564936B (zh) * 2016-08-10 2023-02-17 英特尔公司 量子点阵列装置
CN109643726A (zh) 2016-08-30 2019-04-16 英特尔公司 量子点装置
WO2018057018A1 (en) 2016-09-24 2018-03-29 Intel Corporation Quantum dot array devices with shared gates
CN109643710A (zh) * 2016-09-29 2019-04-16 英特尔公司 用于量子比特的片上控制逻辑
CN109791629B (zh) * 2016-11-03 2023-12-15 英特尔公司 量子点器件
CN107170813B (zh) * 2017-06-26 2023-08-29 中国科学技术大学 空穴型半导体电控量子点器件，其制备及使用方法
CN108428627B (zh) * 2018-03-28 2021-03-09 中国科学技术大学 一种电控GaAs/AlGaAs半导体量子点势阱的方法
FR3081154B1 (fr) 2018-05-17 2023-08-04 Commissariat Energie Atomique Procede de fabrication d'un composant electronique a multiples ilots quantiques
FR3081155B1 (fr) * 2018-05-17 2021-10-22 Commissariat Energie Atomique Procede de fabrication d'un composant electronique a multiples ilots quantiques
US11620561B2 (en) 2018-05-30 2023-04-04 Mark A. Novotny Method and system for a quantum oracle to obtain the number of quantum ground states
US11450760B2 (en) 2018-06-20 2022-09-20 equal1.labs Inc. Quantum structures using aperture channel tunneling through depletion region
US10861940B2 (en) 2018-06-20 2020-12-08 equal1.labs Inc. Semiconductor process for quantum structures with staircase active well incorporating shared gate control
US10903413B2 (en) 2018-06-20 2021-01-26 Equal!.Labs Inc. Semiconductor process optimized for quantum structures
US10845496B2 (en) 2018-06-20 2020-11-24 equal1.labs Inc. Multistage semiconductor quantum detector circuit incorporating anticorrelation
US11423322B2 (en) 2018-06-20 2022-08-23 equal1.labs Inc. Integrated quantum computer incorporating quantum core and associated classical control circuitry
WO2019244078A1 (en) * 2018-06-20 2019-12-26 equal1.labs Inc. Quantum structure incorporating electric and magnetic angle control
US10873019B2 (en) 2018-06-20 2020-12-22 equal1.labs Inc. Topological programmable scalable quantum computing machine utilizing chord line quasi unidimensional aperature tunneling semiconductor structures
US10868119B2 (en) 2018-06-20 2020-12-15 equal1.labs Inc. Semiconductor quantum structures using preferential tunneling through thin insulator layers
US10854738B2 (en) 2018-06-20 2020-12-01 equal1.labs Inc. Semiconductor process for quantum structures with staircase active well
WO2020037373A1 (en) * 2018-08-23 2020-02-27 The University Of Melbourne "quantum computer arrays"
US11444184B1 (en) * 2018-08-27 2022-09-13 U.S. Government As Represented By The Director, National Security Agency System for induced quantum dots for material characterization, qubits, and quantum computers
WO2020097676A1 (en) * 2018-11-12 2020-05-22 Newsouth Innovations Pty Ltd A signal combiner
US11995516B2 (en) 2019-05-13 2024-05-28 The Johns Hopkins University Qubit devices comprising one or more polycrystalline or single crystalline spin-triplet superconductors
EP3772756A1 (en) * 2019-08-07 2021-02-10 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk Onderzoek TNO Semiconductor element, method of reading out a quantum dot device and system
JP2023501796A (ja) 2019-11-15 2023-01-19 ニューサウス イノベーションズ ピーティーワイ リミテッド 量子コンピューティングシステムのグローバル制御
US11672187B2 (en) 2020-03-25 2023-06-06 International Business Machines Corporation Quantum tuning via permanent magnetic flux elements
CN111753991B (zh) * 2020-06-22 2024-04-02 中国科学技术大学 自旋量子比特的操控与读取装置及方法
CN116209637A (zh) 2020-08-07 2023-06-02 量子运动科技有限公司 由金属结构限定的硅量子装置结构
US11533046B2 (en) 2020-11-12 2022-12-20 equal1.labs Inc. System and method of generating quantum unitary noise using silicon based quantum dot arrays
EP4071825A1 (en) * 2021-04-09 2022-10-12 Nederlandse Organisatie Voor Toegepast- Natuurwetenschappelijk Onderzoek Tno Accumulation gate for quantum device
US11923418B2 (en) 2021-04-21 2024-03-05 Atomera Incorporated Semiconductor device including a superlattice and enriched silicon 28 epitaxial layer
TWI806553B (zh) 2021-04-21 2023-06-21 美商安托梅拉公司 包含超晶格及富集矽２８磊晶層之半導體元件及相關方法
US11810784B2 (en) 2021-04-21 2023-11-07 Atomera Incorporated Method for making semiconductor device including a superlattice and enriched silicon 28 epitaxial layer
FR3126063B1 (fr) 2021-08-04 2024-03-01 Commissariat Energie Atomique Dispositif pour le stockage, le contrôle et la manipulation de l’information quantique (qubits) sur semi-conducteur
CN113792880B (zh) * 2021-09-17 2022-04-19 北京百度网讯科技有限公司 基于脉冲的量子门实现方法及装置、电子设备和介质
WO2023047956A1 (ja) * 2021-09-22 2023-03-30 国立研究開発法人科学技術振興機構 電子トラップ装置、量子コンピュータ、フリップチップ構造の製造方法、電子トラップ方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030162587A1 (en) * 2002-02-28 2003-08-28 Kabushiki Kaisha Toshiba Random number generating device
US20070063182A1 (en) * 2005-03-17 2007-03-22 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Enhancement mode single electron transistor
EP2075745A1 (en) * 2007-12-28 2009-07-01 Hitachi Ltd. Quantum information processing device
EP2560133A1 (en) * 2011-08-17 2013-02-20 Hitachi, Ltd. Quantum information processing

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2570354C (en) * 2004-06-15 2014-05-20 National Research Council Of Canada Voltage-controlled computing element for quantum computer
EP2248157B1 (en) 2008-02-11 2019-09-04 Qucor Pty Ltd Control and readout of electron or hole spin
EP2309562B1 (en) * 2009-10-12 2012-12-05 Hitachi Ltd. Charge carrier device
US8829492B2 (en) 2010-11-05 2014-09-09 Chungbuk National University Industry-Academic Cooperation Foundation Multiple quantum dot device and a production method for the device
AU2014234949B2 (en) * 2013-03-20 2017-08-17 Newsouth Innovations Pty Limited Quantum computing with acceptor-based qubits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030162587A1 (en) * 2002-02-28 2003-08-28 Kabushiki Kaisha Toshiba Random number generating device
US20070063182A1 (en) * 2005-03-17 2007-03-22 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Enhancement mode single electron transistor
EP2075745A1 (en) * 2007-12-28 2009-07-01 Hitachi Ltd. Quantum information processing device
EP2560133A1 (en) * 2011-08-17 2013-02-20 Hitachi, Ltd. Quantum information processing

Also Published As

Publication number Publication date
CN106414310A (zh) 2017-02-15
AU2014396790B2 (en) 2019-05-16
EP3152153A4 (en) 2018-02-28
US20170147939A1 (en) 2017-05-25
US9886668B2 (en) 2018-02-06
EP3152153B1 (en) 2022-01-19
EP3152153A1 (en) 2017-04-12
ES2910453T3 (es) 2022-05-12
AU2014396790A1 (en) 2017-01-12
WO2015184484A1 (en) 2015-12-10
DK3152153T3 (da) 2022-04-11

Similar Documents

Publication Publication Date Title
CN106414310B (zh) 处理设备、用于处理设备的处理元件及其操作和实现方法
Dieny et al. Opportunities and challenges for spintronics in the microelectronics industry
KR102574909B1 (ko) 복수의 양자 처리 소자들을 포함하는 고도 처리 장치
TW423028B (en) Quantum computer
Vandersypen et al. Quantum computing with semiconductor spins
US10229365B2 (en) Apparatus and method for quantum processing
US9087593B2 (en) Random bit generator that applies alternating current (AC) to magnetic tunnel junction to generate a random bit
AU2016267410A1 (en) A quantum processing apparatus and a method of operating a quantum processing apparatus
Sherman Minimum of spin-orbit coupling in two-dimensional structures
Vinet et al. Towards scalable silicon quantum computing
US11910728B2 (en) Flopping-mode electric dipole spin resonance
US20050184285A1 (en) Spin readout and initialization in semiconductor quantum dots
Kodera et al. Quantitative Estimation of Exchange Interaction Energy<? format?> Using Two-Electron Vertical Double Quantum Dots
KR20240039144A (ko) 양자 논리 동작을 수행하기 위한 고급 양자 처리 시스템 및 방법
Severino et al. Silicon spin qubit control and readout circuits in 22nm FDSOI CMOS
Spence Charge noise and spin in single-electron silicon CMOS quantum dots
Ansaloni et al. Single-electron control in one-and two-dimensional arrays of silicon quantum dots
Medford Spin qubits in double and triple quantum dots
Hwang Silicon MOS quantum dot qubits for spin-based quantum computing
LAFARGE Cameron SPENCE
Schoenfield Coherent Control and Spectroscopy of Valley States of Individual Electrons in Silicon Quantum Dots
Sverdlov et al. Spin-Based Devices for Digital Applications
Xu On-chip integration of Si/SiGe-based quantum dots and electronic circuits for scaling
NIEGEMANN Lecture haute fidélité des spins d'électrons dans les boîtes quantiques silicium mos high fidelity readout of electron spins in silicon mos quantum dots
Rotta et al. Nanosilicon for quantum information

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: New South Wales,Australia

Patentee after: Dirac Private Ltd.

Address before: New South Wales,Australia

Patentee before: Simos New Pte. Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20221107

Address after: New South Wales,Australia

Patentee after: Simos New Pte. Ltd.

Address before: New South Wales,Australia

Patentee before: NEWSOUTH INNOVATIONS Pty Ltd.

TR01 Transfer of patent right