CN116209637A - 由金属结构限定的硅量子装置结构 - Google Patents

由金属结构限定的硅量子装置结构 Download PDF

Info

Publication number
CN116209637A
CN116209637A CN202180047774.8A CN202180047774A CN116209637A CN 116209637 A CN116209637 A CN 116209637A CN 202180047774 A CN202180047774 A CN 202180047774A CN 116209637 A CN116209637 A CN 116209637A
Authority
CN
China
Prior art keywords
metal structure
potential
metal
quantum
potentials
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180047774.8A
Other languages
English (en)
Inventor
索非亚·帕托马基
约翰·莫顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quantum Motion Technologies Ltd
Original Assignee
Quantum Motion Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quantum Motion Technologies Ltd filed Critical Quantum Motion Technologies Ltd
Publication of CN116209637A publication Critical patent/CN116209637A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/92—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of superconductive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/11—Single-electron tunnelling devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供了一种硅基量子装置。该装置包括：第一金属结构(501)；与第一金属结构横向间隔开的第二金属结构(502)；以及由第一金属结构与第二金属结构之间的间隔限定的L形长形通道(520)；其中该长形通道具有连接该长形通道的两个长形部分的顶点(505)。该装置进一步包括：位于长形通道中的第三金属结构(518)，即介体栅；第四金属结构(531)，第四金属结构(531)形成布置在第三金属结构的第一端的第一势垒栅；以及第五金属结构(532)，第五金属结构(532)形成布置在所述第三金属结构的第二端处的第二势垒栅。第一金属结构、第二金属结构、第三金属结构、第四金属结构和第五金属结构被配置为分别连接至第一电势、第二电势、第三电势、第四电势和第五电势。第一电势、第二电势、第三电势、第四电势和第五电势是可控制的以限定电势阱，从而将量子电荷载流子限制在长形通道下方的长形量子点内。第四电势和第五电势以及第四金属结构和第五金属结构的位置分别限定长形通道的第一端和第二端。该势阱的宽度是由该第一金属结构和第二金属结构的位置及其对应的电势来限定的；并且该势阱的长度是由第四金属结构和第五金属结构的位置及其对应的电势来限定的。第三电势是可控制的以调整电势阱中的量子电荷载流子能级。

Description

由金属结构限定的硅量子装置结构
技术领域
本发明涉及一种用于量子计算的硅基量子装置。
背景技术
量子计算通常需要大量的量子比特。在近期中等规模量子计算或中等规模带噪声量子装置(NISQ)时代，量子计算过程可以使用50-100个量子比特。量子比特通常被布置在量子装置内的密集阵列中，以便使必要的处理器尺寸最小化。
令人希望的是能够用单独的电极寻址每个量子比特以允许实验者操纵该装置内的量子比特。然而，用于对量子比特进行寻址的电极的布线通常要求与量子比特阵列或量子比特晶格内量子比特单独所占据的空间相当或更大的空间。对于平面的量子比特晶格布局，量子比特因此需要被间隔开以便具有足够的空间来对电极进行图案化。
已经建议，可以使用垂直于装置的表面延伸的导电通孔垂直地执行布线。然而，这是具有大量处理步骤和高故障率的复杂方法。
希望创建一种可扩展的装置结构用于量子计算。
发明内容
本发明的方面提供了一种硅基量子装置，硅基量子装置包括第一金属结构以及与第一金属结构横向间隔开的第二金属结构。装置包括由第一金属结构与第二金属结构之间的间隔限定的长形通道；长形通道具有顶点。装置包括第三金属结构，第三金属结构被部分地定位在长形通道中。装置还包括布置在第三金属结构的第一端处的第四金属结构和布置在第三金属结构的第二端处的第五金属结构。第一金属结构、第二金属结构、第三金属结构、第四金属结构和第五金属结构被配置为分别连接至第一电势、第二电势、第三电势、第四电势和第五电势，并且第一电势、第二电势、第三电势、第四电势和第五电势是能够控制的以限定电势阱，从而将量子电荷载流子限制在长形通道下方的长形量子点中。第四电势和第五电势以及第四金属结构和第五金属结构的位置分别限定长形通道的第一端和第二端。电势阱的宽度是由第一金属结构、第二金属结构和第三金属结构的位置及其相应的电势来限定的；并且电势阱的长度是由第三金属结构、第四金属结构和第五金属结构的位置及其相应的电势来限定的。第三电势是能够控制的以调整电势阱中的量子电荷载流子能级。
装置提供具有量子电荷载流子的改进限制的准一维通道。准一维通道在拐角周围延伸。电荷载流子可以例如是电子或空穴。长形通道可支撑具有顶点的长形量子点，顶点可有利地用于耦接装置的横向间隔开的导电区域。有益的是，在拐角周围延伸的长形量子点可以用于制造二维阵列，同时仅使用平面布线。装置还有益地提供了对电势阱内的电荷载流子占用的改进的控制。
第三金属结构的任一侧的第一金属结构和第二金属结构的存在提供了对通道的形状和势阱内的化学势能水平的改进的单独控制。有利地，此装置提供使装置内的不同结构共振的能力。
有利地，第四电势和第五电势可以被配置为使得第四金属结构和第五金属结构形成势垒屏障从而与第三金属结构一起限定长形通道的长度。长形通道的宽度通常使用第一金属结构、第二金属结构和第三金属结构来限定。
此外，分别向第一金属结构和第二金属结构施加第一电势和第二电势减小了施加第四电势和第五电势对长形通道的形状的影响。有利地，主要使用第一电势和第二电势来控制长形通道的形状。
装置包括具有顶点的长形通道。第三金属结构被部分地定位在长形通道中并且因此通常第三金属结构在顶点周围延伸。这具有以下优点：可以放大装置结构以耦合以二维阵列布置的导电区域。通常，第三金属结构的外边缘与长形通道的内边缘大体对准。
第一金属结构、第二金属结构、第三金属结构、第四金属结构和第五金属结构被配置为连接至相应的电势，相应的电势能够控制以限定电势阱，从而将量子电荷载流子限制在长形通道下方的长形量子点中。第一金属结构、第二金属结构、第三金属结构、第四金属结构和第五金属结构限定电势阱的宽度和长度。因此，长形量子点通常在顶点周围延伸。这具有以下优点：具有顶点的长形量子点可以用作二维阵列中的导电区域之间的介体点，其中，直的长形量子点是不合适的。该配置提供与平面布线兼容的调解机构。
通常，装置进一步包括位于第一金属结构、第二金属结构和第三金属结构下方的衬底。衬底可以包括同位素纯化的硅层，例如硅-28。衬底可进一步包括位于硅-28层下方的额外硅层。装置优选为硅金属氧化物半导体(SiMOS)装置。
第一电势、第二电势、第三电势、第四电势和第五电势优选地被配置成用于限定电势阱的尺寸和电荷载流子占据。优选地，第一电势和第二电势的极性与第三电势的极性相反。
通常，第一电势与第二电势大体相同。第一电势和第二电势优选地限定了电势阱的第一壁和第二壁。使用相似或相同电势来限定第一壁和第二壁产生大体对称的电势阱，该电势阱有利地提供更均匀的限制区域。这可以通过在第一金属结构和第二金属结构之间提供电接触或将它们设置在公共层中来实现。
可选地，第四电势与第五电势大体相同。这可以提供量子电荷载流子限制的均匀性的优势。在另一示例中，第四电势和第五电势可不同。第四电势和第五电势影响在长形通道的第一端和第二端处的电势势垒的高度。可以改变第四电势和第五电势以改变势垒高度以及相应地改变进出电势阱的穿透势垒的强度。有利地，这允许实验者根据期望操纵量子电荷载流子。
第一属结构和第二金属结构通常延伸到装置的外部区域。在外部区域中，第一属结构和第二金属结构可以被连接到电压源，电压源被配置成用于提供电势偏压。偏压的幅值和极性可以根据装置的所期望的特征并且具体地根据势阱进行选择。
第一金属结构和第二金属结构可以连接到两个独立的电压源，或者可以连接到相同的电压源。可选地，如果第一金属结构和第二金属结构被连接到相同的电压源，则第一金属结构和第二金属结构可以形成具有第一分支和第二分支的单个结构，使得第一金属结构和第二金属结构被定位在长形通道的任一侧。在这种情况下，使用单个结构来形成第一金属结构和第二金属结构两者确保了两者之间的电连接。可选地，如果第一金属结构和第二金属结构被连接到两个单独的电压源，则设置的电压仍然可以被选择成在每个电压源上是相同的。
有利地，如果第一电势和第二电势大体相同，则电势阱的壁将是大体对称的并且因此将提供良好的限制。
可选地，第一金属结构和第二金属结构布置在第一金属层中。可以同时沉积多个金属结构以形成单层，其中，横向间隔开的每个结构具有大体相同的厚度。这有利地减少了制造装置所需要的步骤的数目。第三金属结构可以布置在第二金属层中。
优选地，装置进一步包括电绝缘层，电绝缘层在第一金属层与第二金属层之间并且覆盖第一金属层。这有利地提供金属层之间的电间隔，其允许第一金属结构、第二金属结构和第三金属结构连接到不同的电势。
可选地，第四金属结构和第五金属结构可以布置在第三金属层中。优选地，装置进一步包括在第二金属层与第三金属层之间的另一个电绝缘层。有利地，在金属层之间存在电绝缘层将导电区域间隔开，这为装置结构增加了柔性。
通常，第一金属层和第二金属层中的每一个包括多个横向间隔开的金属结构。可选地，第三金属层包括多个横向间隔开的金属结构。在一个或更多个金属层中使用多个金属结构为装置结构提供额外的灵活性。
第二金属层可以进一步包括被配置成用于连接至第六电势的第六金属结构。优选地，电荷载流子的储存器可支撑在第六金属结构下方。储存器可以通过接近而与电势阱是可耦合的。耦合强度可通过可修改的电势垒确定，可通过例如第三金属层中的多个金属结构中的一个或更多个金属结构来修改电势垒的高度。有利地，储存器与势阱的耦合改善了势阱的电荷稳定性。
第二金属层可以进一步包括第七金属结构，第七金属结构被配置成用于连接至第七电势。优选地，量子点可以支撑在第七金属结构的下方。量子点可以通过接近与电势阱耦合。耦合强度可通过可修改的电势垒确定，可由例如第三金属层中的多个金属结构中的一个或更多个金属结构来修改电势垒的高度。可以在第二金属层中的附加金属结构下方支撑附加量子点。例如，第一量子点可以被支撑在电势阱的第一端附近并且第二量子点可以被支撑在电势阱的第二端附近。有利地，电势阱可以用于在第一量子点与第二量子点之间传递量子信息。
装置可以包括额外的金属结构，每个金属结构可以被配置为诱导量子点。装置因此可以适合于支撑量子点阵列，量子点阵列可以用作量子计算中的量子比特。量子点阵列中的每个量子点可以耦合至另一个量子点、电势阱或电荷载流子储存器。装置有利地提供了一种机构，该机构用于在单个装置内耦合量子点以及单独处理大量量子点。
优选地，装置进一步包括一个或更多个注入区域。例如，第二金属层中的金属结构可部分地覆盖一个或更多个注入区域中的一者。这有利地引起金属结构与衬底之间的欧姆接触。注入区域通常包括V族离子，诸如磷(P+)等。金属结构可以例如被配置为支撑量子电荷载流子储存器或量子点。
第一金属结构与第二金属结构横向间隔开，从而在第一金属结构与第二金属结构之间限定长形通道。第三金属结构被部分地定位在长形通道中。长形通道优选地比其宽度更长并且具有顶点。优选地，通道的第一部分相对于通道的第二部分成角度。通过这种方式，通道和在第三金属结构下方形成的随之发生的长形量子点在拐角周围延伸。有利地，此配置提供了用于制造二维阵列同时仅使用平面布线的机构。
每个金属结构通常配置成用于连接到相应的电势，从而限定横跨装置的电势形貌。通常，金属结构的每一个延伸到装置的外部区域，在外部区域处金属结构可以连接到电压源，电压源可以用于提供特定的电势偏压。具体地，第三金属结构可以包括第一延伸部，其中，第一延伸部部分地覆盖第一金属结构。第一延伸部可被配置为连接至第三电势，并且通常将定位在长形通道内的第三金属结构的部分与电压源连接。
第三金属结构可进一步包括第二延伸部，第二延伸部部分地覆盖第一金属结构。第一延伸部和/或第二延伸部可以被配置成用于连接到第三电势。通过使用第一延伸部将第三金属结构连接至第三电势以及使用第二延伸部检查第一延伸部的正确功能，使用两个延伸部有利地提供了用于对装置进行故障检修的机构。
本发明的另一方面提供了一种制造硅基量子装置的方法。方法包括：沉积第一金属结构；沉积与第一金属结构横向间隔开的第二金属结构，使得通过第一金属结构与第二金属结构之间的间隔来限定长形通道；其中，长形通道具有顶点；在长形通道中部分地沉积第三金属结构；在第三金属结构的第一端处沉积第四金属结构；在第三金属结构的第二端处沉积第五金属结构；其中第一金属结构、第二金属结构、第三金属结构、第四金属结构和第五金属结构被配置为分别连接到第一电势、第二电势、第三电势、第四电势和第五电势；其中，第一电势、第二电势、第三电势、第四电势和第五电势能够控制以限定电势阱，从而将量子电荷载流子限制在长形通道下方的长形量子点内。第四电势和第五电势以及第四金属结构和第五金属结构的位置分别限定长形通道的第一端和第二端。电势阱的宽度是由第一金属结构、第二金属结构和第三金属结构的位置及其相应的电势来限定的；并且电势阱的长度是由第三金属结构、第四金属结构和第五金属结构的位置及其相应的电势来限定的。第三电势是能够控制的以调整电势阱中的量子电荷载流子能级。
有利地，这种制造硅基装置的方法提供了限制区域，量子电荷载流子可以被限制在限制区域中。长形通道可支撑长形量子点，长形量子点可有利地用于耦合装置的横向间隔开的导电区域，诸如电荷载流子储存器或量子点等。
通常，将第三金属结构部分地沉积在长形通道中包括沉积在顶点周围延伸的第三金属结构。第三金属结构优选地部分地沉积在长形通道中并且部分地沉积在第一金属结构上方。通常，第一金属结构、第二金属结构、第四金属结构和第五金属结构限定长形通道的范围。沉积在长形通道中的第三金属结构的部分通常大体填充长形通道。例如，第三金属结构的边缘可以覆盖或邻接第一金属结构、第二金属结构、第四金属结构和第五金属结构中的一个或更多个金属结构的边缘。沉积在顶点周围延伸的第三金属结构的优点是能够使用平面布线制造能够支撑量子点二维阵列的装置。
由于沉积在顶点周围延伸的第三金属结构，长形量子点通常在顶点周围延伸。其优点是介导量子装置中的拐角周围的相互作用的能力。
优选地，同时沉积第一金属结构和第二金属结构作为第一金属层的一部分。在相同制造步骤中沉积第一金属结构和第二金属结构有利地减少了制造装置所需的制造步骤的数量，并且因此降低了制造复杂度。第三金属结构可在沉积第一金属层之后沉积为第二金属层的一部分。
第一金属结构和第二金属结构优选地沉积在硅衬底上以产生硅金属氧化物半导体(SiMOS)装置。
方法通常还包括在沉积第一金属层之后且在沉积第二金属层之前沉积第一电绝缘层。第一电绝缘层优选覆盖第一金属层。这有利地将第一金属结构和第二金属结构与第三金属结构电间隔开，从而允许第一电势和第二电势与第三电势不同。
在沉积第二金属层之后，优选地同时沉积第四金属结构和第五金属结构作为第三金属层的一部分。方法通常还包括在沉积第二金属层之后并且在沉积第三金属层之前沉积第二电绝缘层，其中，第二电绝缘层覆盖第二金属层。
方法优选地进一步包括在金属沉积之前在硅衬底中创建一个或更多个注入区域。例如，可以注入磷离子以在装置中创建负掺杂区域。第二金属层中的金属结构可被定位成使得金属结构的一部分延伸以覆盖或部分覆盖一个或更多个注入区域中的一者。有利地，这引起金属结构和衬底之间的欧姆接触。
本发明的另一方面提供了一种操作硅基量子装置的方法。该方法包括：向第一金属结构施加第一电势；向第二金属结构施加第二电势，其中，第二金属结构与第一金属结构横向间隔开，使得通过第一金属结构与第二金属结构之间的间隔限定长形通道；其中，长形通道具有顶点；向第三金属结构施加第三电势，其中，第三金属结构被部分地定位在长形通道中；向设置在第三金属结构的第一端处的第四金属结构施加第四电势；向设置在第三金属结构的第二端处的第五金属结构施加第五电势；以及控制第三电势以调整电势阱中的量子电荷载流子能级。第一金属结构、第二金属结构、第三金属结构、第四金属结构和第五金属结构被配置为分别连接至第一电势、第二电势、第三电势、第四电势和第五电势。第一电势、第二电势、第三电势、第四电势和第五电势是能够控制的以限定电势阱，从而将量子电荷载流子限制在长形通道下方的长形量子点内；以及第四电势和第五电势以及第四金属结构和第五金属结构的位置分别限定长形通道的第一端和第二端。电势阱的宽度是由第一金属结构、第二金属结构和第三金属结构的位置及其相应的电势来限定的；并且电势阱的长度是由第三金属结构、第四金属结构和第五金属结构的位置及其相应的电势来限定的。
有利地，方法可以用于操作量子点的二维阵列，同时仅使用平面布线。
通常，第三金属结构在顶点周围延伸。第三电势被施加到第三金属结构上并且第三电势可以被控制以调节电势阱中的量子电荷载流子能级。有利地，当第三金属结构具有顶点时，可以控制第三电势以限定具有顶点的电势阱。这可以用于操作支撑量子点二维阵列的装置。
因此，长形量子点通常在顶点周围延伸。有利地，在顶点周围延伸的长形量子点可以用于介导拐角周围的相互作用。
优选地，第一电势和第二电势的极性与第三电势的极性相反。有利地，这增强了量子电荷载流子在长形量子点内的限制。第一金属结构和第二金属结构以及相应的电势通常在第三金属结构的每一侧上提供静电势垒。第三金属结构和第三电势优选地提供柱塞栅。
通常，第一电势与第二电势大体相同。第一电势和第二电势优选地限定了电势阱的第一壁和第二壁。使用相似或相同电势来限定第一壁和第二壁产生大体对称的电势阱，大体对称的电势阱有利地提供更均匀的限制区域。这可以通过在第一金属结构和第二金属结构之间提供电接触或将它们提供在公共层中来实现。
可选地，第四电势与第五电势大体相同。这可以提供量子电荷载流子限制的均匀性的优势。在另一示例中，第四电势和第五电势可不同。第四电势和第五电势影响在长形通道的第一端和第二端处的电势垒的高度。可以改变第四电势和第五电势以改变势垒高度以及相应地改变进出电势阱的穿透势垒的强度。有利地，这允许实验者根据需期望操纵量子电荷载流子。
本发明的另一方面提供了一种硅基量子装置，硅基量子装置包括第一金属结构、第二金属结构以及第三金属结构。第一金属结构被配置成用于连接到第一电势。第二金属结构被配置成用于连接到第二电势。至少部分地位于第一金属结构和第二金属结构之间的长形通道中的第三金属结构被配置用于连接到第三电势，以使得电势阱由第一金属结构、第二金属结构和第三金属结构的电势限定，从而将量子电荷载流子限制在长形通道下方。第三电势是能够控制的以调整电势阱中的量子电荷载流子能级。
本发明的另一方面提供了一种制造硅基量子装置的方法。方法包括：沉积第一金属结构和第二金属结构；以及至少部分地在第一金属结构与第二金属结构之间的长形通道中沉积第三金属结构；其中第一金属结构、第二金属结构和第三金属结构被配置用于分别连接到第一电势、第二电势和第三电势，以使得电势阱由第一电势、第二电势和第三电势限定，从而将量子电荷载流子限制在长形通道下方。第三电势是能够控制的以调整电势阱中的量子电荷载流子能级。
附图说明
现在将参考附图描述本发明的实施例，在附图中：
图1A是根据本发明的第一实施例的硅基量子装置的横截面侧视图；
图1B是根据本发明的第一实施例的硅基量子装置的俯视图；
图2是硅基量子装置的俯视图；
图3是硅基量子装置的俯视图；
图4是硅基量子装置的俯视图；
图5是硅基量子装置的俯视图；
图6A是长形通道的横截面侧视图；以及
图6B是势能形势的示意图。
具体实施方式
图1A和图1B示意性地图示了根据第一实施例的硅基量子装置的横截面侧视图和俯视图。硅基量子装置是使用硅金属-氧化物半导体或SiMOS制造工艺制造的。图1A中描绘的横截面侧视图是沿着图1B中指示的方向A。
图1A示出了在硅衬底100上的第一金属结构101、第二金属结构102和第三金属结构103。在该实施例中，第一金属结构101和第二金属结构102同时沉积，即在相同的处理步骤中，并且因此第一金属结构101和第二金属结构102具有大致相同的厚度。第一金属结构101和第二金属结构102布置在第一金属层111中。第一金属结构101和第二金属结构102在第一金属层111内横向间隔开，从而在第一金属层111与第二金属结构101之间形成长形通道120。
第三金属结构103部分地沉积在第一金属结构101与第二金属结构102之间的长形通道120中。第三金属结构103布置在第二金属层112中。在第一金属层111与第二金属层112之间沉积电绝缘层(未示出)。电绝缘层可以由任何合适的材料(诸如氧化铝或任何高k电介质等)形成。
第一金属结构101、第二金属结构102和第三金属结构103中的每一个沉积在硅衬底100上，硅衬底100的顶层是同位素纯化的硅，在本实施例中是硅-28。第一金属结构101、第二金属结构102和第三金属结构103可以由任何合适的金属(诸如金或钨等)形成。第一金属层111和第二金属层112中的每一个可包括多个层。例如，第一金属层111或第二金属层112之一可以包括钛层，接着是金层。金属的沉积可以使用任何合适的技术(诸如原子层沉积或化学气相沉积等)来执行。
图1B示意性地示出了图1A中所示的硅基量子装置的俯视图。第一金属层111包括多个金属结构，多个金属结构包括第一金属结构101和第二金属结构102。第一金属层111中的第一金属结构101和第二金属结构102被配置为分别连接至第一电势和第二电势。第一电势和第二电势可以基本上相同，并且可以通过形成静电势垒来调谐以在装置中形成限制区域。
第二金属层112包括多个金属结构，多个金属结构包括第三金属结构103。第三金属结构103的第一部分121定位在第一金属结构101与第二金属结构102之间的长形通道120中，并且第三金属结构103的第二部分122定位成部分地覆盖第一金属结构101。第一金属结构101的宽度可根据制造考虑来调整，第一金属结构101的宽度限定第三金属结构103的第二部分122与第一金属结构101之间的重叠水平。第一金属结构101应当足够宽以提供足够的限制，并且足够窄以减小第一金属结构101和第三金属结构103之间的电绝缘层中的缺陷的可能性。例如，第一金属结构101在使用平面布线时可以在10纳米与400纳米之间，或者在使用非平面布线时可以在10纳米与50纳米之间。第三金属结构103的第二部分122是延伸到装置的外部区域并被配置用于连接到第三电势的第一延伸部。当从上方观看时，本实施例中的第三金属结构103为“T”形。
第三金属结构103充当柱塞栅，并且第一电势、第二电势和第三电势被调谐成使得电势阱被限定在长形通道120下方。长形通道120下方的电势阱是长形量子点或介体量子点。在第三金属结构103的任一侧上第一金属结构101和第二金属结构102的存在提供了对在长形通道120下方的长形量子点的限制形状的改进控制。
诸如电子或空穴等的量子电荷载流子可以被限制在长形量子点内。第三电势具有与第一电势和第二电势相反的极性，并且可以被调整以控制在长形量子点中的电荷载流子的数量。例如，如果第一电势和第二电势为负，则第三电势为正。改变该第三电势具有偏移电势阱的深度并且对应地偏移该势阱内的量子电荷载流子能级的作用。这可以用于修改限定在长形量子点内的量子电荷载流子的数量。
第四金属结构104和第五金属结构105形成势垒栅。在该实施例中，第四金属结构104和第五金属结构105同时沉积，并且形成第三金属层113的一部分。第三金属层113包括多个金属结构。第四金属结构104和第五金属结构105被配置成用于分别连接至第四电势和第五电势。第四电势和第五电势被选择为使得第四金属结构104和第五金属结构105通过形成势垒分别限定长形通道120的第一端114和第二端115。可以控制第四电势和第五电势以调整在长形通道120的相应端处的势垒的高度。
定位在长形通道120下方的电势阱相应地由第一金属结构101、第二金属结构102、第三金属结构103、第四金属结构104和第五金属结构105以及它们对应的电势限定。电势阱的宽度是由第一金属结构101、第二金属结构102、第三金属结构103和电势限定的；电势阱的长度是由第三金属结构103、第四金属结构104和第五金属结构105和电势限定的。
在本实施例中，装置的制造包括沉积第一金属层111、在第一金属层111上沉积第一电绝缘层(未示出)、沉积第二金属层112、在第二金属层112上沉积第二电绝缘层(未示出)以及沉积第三金属层113。以这种方式，第一金属层111、第二金属层112和第三金属层113被电间隔开。在可替代实施例中，第三金属层在第二金属层之前沉积，电绝缘层位于每个金属层之间。每个电绝缘层被配置为覆盖先前沉积的并且因此暴露的金属层。每个电绝缘层可以部分地覆盖暴露的金属层。重要的是，沉积每个电绝缘层使得每个金属层与每个其他金属层电间隔开。在金属层之间没有电流接触，因此电荷载流子不在竖直堆叠的金属层之间流动。
在本实施例中，第二金属层112还包括用作柱塞栅的三个附加金属结构。第一柱塞栅131适于支撑电荷载流子的储存器。第二柱塞栅132形成量子电荷载流子的源极，并且第三柱塞栅133形成量子电荷载流子的漏极。在替代实施例中，第二柱塞栅可以形成量子电荷载流子的漏极并且第三柱塞栅可以形成量子电荷载流子的源极。
在本实施例中，第一柱塞栅131、第二柱塞栅132和第三柱塞栅133中的每一个与第三金属结构同时沉积，且第一柱塞栅131、第二柱塞栅132和第三柱塞栅133中的每一个被配置以用于连接到相应电势。可根据所需的装置功能调整电势。例如，在第二柱塞栅上的电势与第三柱塞栅上的电势之间可以存在电势差，使得电荷载流子在特定方向上移动。第一柱塞栅131、第二柱塞栅132和第三柱塞栅133中的每一个被定位成部分地覆盖装置的注入区域(未示出)。注入区域包含诸如磷离子等的离子，并且通常位于装置的外部区域中。
第三金属层113中的第四金属结构104位于第三金属结构103的第一端114与第二金属层112的第二柱塞栅132之间。第三金属层113中的第五金属结构105定位在第三金属结构103的第二端115与第二金属层112的第三柱塞栅133之间。第四金属结构104和第五金属结构105部分地位于第一金属层111的两个金属结构之间的通道中，并且部分地位于第一金属结构101上方。调整第四电势和第五电势调整了在第四金属结构和第五金属结构下方形成的势垒的高度，其控制相邻电势阱之间的隧道耦合。在该实施例中，调节势垒栅104、105上的电势控制第三金属层中的金属结构(即第二柱塞栅132、第三金属结构103和第三柱塞栅133)之间的耦合强度。
第三金属层113包括势垒栅，该势垒栅包括第四金属结构104和第五金属结构105。第三金属层113进一步包括另外的势垒栅(第一势垒栅130)，该第一势垒栅130被定位在第一柱塞栅131与第三金属结构103之间。第一势垒栅130被配置为连接至势垒电势，可以调节该势垒电势以控制支撑在第一柱塞栅131下方的电荷载流子的储存器与支撑在第三金属结构103下方的长形量子点之间的耦合强度。
第一金属层包括附加的金属结构：第一限制栅123。在第一金属结构101与第一限制栅123之间，以及在第一金属结构101与第二金属结构102之间形成第一通道124。第二柱塞栅132、第四金属结构104、第三金属结构103、第五金属结构105和第三柱塞栅133全部部分地定位在第一通道124内。在其下可以限制量子电荷载流子的长形通道120形成第一通道124的一部分。在第二金属结构102与第一限制栅123之间形成第二通道125。第一势垒栅130和第一柱塞栅131被部分地定位在第二通道125内。
每个金属结构被配置成用于连接至相应的电势。以此方式，在该装置的表面上建立电势形貌，跨过该电势形貌可以操纵和引导量子电荷载流子。每个金属结构向外延伸至装置的外部区域至键合区域，键合区域可用于将金属结构连接至电压源。第一金属层中的金属结构保持基本上邻近第二金属层中的金属结构，甚至在装置的外部区域中，以最小化不需要的电荷载流子的存在。然而，可在第一金属层和第二金属层的金属结构之间引入小的间隔，以避免下面的衬底中的缺陷。第一金属层中的金属结构可用于屏蔽由第二金属层和/或第三金属层中的金属结构产生的电势。
量子电荷载流子被限制在第三金属结构103以及第一柱塞栅131、第二柱塞栅132和第三柱塞栅133下方的电势阱内。第四金属结构104和第五金属结构105以及第一势垒栅130形成势垒，并且第一金属结构101和第二金属结构102以及第一限制栅123形成势垒壁。电势在操作过程中是可调节的以便在装置内移动电荷载流子。具体地，可以调整第三金属层113中的金属结构104、105、130的电势以控制相邻电荷载流子限制区域之间的耦合的强度，并且可以控制第二金属层112中的金属结构103、131、132、133的电势以调整电势阱或限制区域中的量子电荷载流子能级，从而调整量子电荷载流子的占据。
图2示意性地示出了硅基量子装置的俯视图。第一金属层311包括限定第一通道324和第二通道325的多个限制栅。第二金属层312包括多个柱塞栅，多个柱塞栅包括源极栅314、漏极栅316、介体栅318和储存器栅319。第三金属层313包含多个势垒栅。
第一通道324包括源极栅314、漏极栅316、介体栅318、四个量子点栅305、306、307、308和六个势垒栅331、332、333、334、335、336的一部分。每个柱塞栅305-308、314、316、318由势垒栅331-336间隔开。可以调节势垒栅331-336的电势以控制相邻柱塞栅之间的耦合的强度。柱塞栅的电势在使用中被配置成使得电势阱被限定在第一通道内的柱塞栅下方。
第二通道325包括由第七势垒栅337包围的储存器栅319的一部分。第七势垒栅337的电势可以被调谐以调整储存器与支撑在介体栅318下方的长形量子点之间的耦合的强度。
源极栅314、漏极栅316和储存器栅319延伸至掺杂区域以提供欧姆接触。
图2中所示的装置的一部分示出了四个量子点301、302、303、304。相邻的量子点，即第一量子点301和第二量子点302以及第三量子点303和第四量子点304可以相互作用。第二量子点302和第三量子点303还可以使用用作介体的长形量子点300相互作用。
图3示意性地示出了硅基量子装置的俯视图。该装置类似于图1B所示的装置。第一金属层411具有形成限定通道的限制栅的金属结构。第二金属层412具有金属结构，其形成包括源极栅414、漏极栅416、介体栅418和储存器栅419的柱塞栅。第三金属层413具有形成势垒栅的金属结构，势垒栅将介体栅418与源极栅414和漏极栅416间隔开并将介体栅与储存器栅419间隔开。可以控制施加到第三金属层413中的金属结构的电势以控制相邻量子电荷载流子限制区域之间的耦合强度。限制区域通常为电势阱的形式，诸如形成在长形通道420之下的电势阱等，介体栅418部分地定位在长形通道420中。
该实施例与图1B所示的实施例的不同之处在于，第三金属结构403包括附加的延伸部。形成介体栅418的第三金属结构403包括第一部分421、第二部分422和第三部分423。第一部分421定位在第一金属层411内的横向间隔开的金属结构401之间的长形通道420中。第三金属结构403的第二部分422和第三部分423基本上平行于彼此并且基本上垂直于第一部分421延伸到装置的外部区域。第二部分422和第三部分423分别是介体栅418的第一延伸部和第二延伸部，第二部分422和第三部分423延伸到装置的外部区域以连接到电压源。第二部分422和第三部分423中的任一个或两者可连接到电压源。在该实施例中，第三金属结构(即，介体栅418)是“U”形。
图4示意性地示出了硅基量子装置的俯视图。第一金属层511包括第一金属结构501和第二金属结构502。第一金属结构501和第二金属结构502横向间隔开，以便在它们之间限定长形通道520。在该实施例中，长形通道520具有顶点505。
第二金属层512包括源极栅514、漏极栅516和介体栅518。源极栅514为长形金属结构，且与类似结构的漏极栅516成角度定位。介体栅518位于长形通道520中并在顶点505周围延伸。介体栅518的第一区域相对于介体栅518的第二区域成角度，并且第一区域和第二区域位于长形通道520内。介体栅518的第一区域与源极栅514轴向对准(从图4的视角水平地对准)，并且介体栅518的第二区域与漏极栅516轴向对准(从图4的视角竖直地对准)。在该实施例中，在源极栅514和漏极栅516之间的角度以及介体栅518的第一区域和第二区域之间的角度近似为直角。例如，该角度可以在85度与95度之间并且优选地在89度与91度之间。在可替代实施例中，该角度可以是大约45度或135度。介体栅518具有位于长形通道520内的第一部分521和从介体栅518延伸到装置的外部区域的第二部分522。
第三金属层513包括第一势垒栅531和第二势垒栅532。第一势垒栅位于源极栅514与介体栅518之间。第二势垒栅位于介体栅518与漏极栅516之间。
使用该装置结构，可以介导拐角周围的相互作用。这允许使用平面布线在装置内寻址量子点的二维阵列。在另一实施例中，装置可以包括量子点栅和在介体栅与源极和/或漏极栅之间的附加势垒栅。长形量子点可以在介体栅下方形成有顶点。
图5示意性地示出了硅基量子装置的俯视图。第一金属层711包括一起限定第一通道724和第二通道725的多个金属结构。第二金属层712包括第一量子点栅705和第二量子点栅706、第一源极栅714和第二源极栅715以及第一漏极栅716和第二漏极栅717。第三金属层713包括第一势垒栅731和第二势垒栅732。势垒栅731、732基本上垂直于第一通道724和第二通道725定位，并且每个势垒栅部分地定位在每个通道中。
因此，第一通道724包括由第一势垒栅731和第二势垒栅732间隔开的第一源极栅714、第一量子点栅705和第一漏极栅716的部分。第二通道725包括也通过第一势垒栅731和第二势垒栅732间隔开的第二源极栅715、第二量子点栅706和第二漏极栅716的部分。
在该实施例中，第一金属层711中的多个金属结构中的一个形成水平限制栅720。水平限制栅720在第一通道724和第二通道725之间提供势垒，使得第一通道724和第二通道725可以支撑量子点和/或介体点的线性阵列。因此，该装置结构提供了用于仅使用平面布线寻址量子点的相邻线性阵列的机构。
图6B示意性地示出了沿着图6A中所图示的长形通道820的电势形势800。图6A是长形通道820的横截面视图并且描绘了由第一势垒电极831和第二势垒电极832间隔开的源电极814、介体电极818和漏电极816。源电极814、介体电极818和漏电极816是第二金属层812内的金属结构。第一势垒电极831和第二势垒电极832是第三金属层813内的金属结构。第一金属层位于长形通道的每一侧，因此在横截面图中未示出第一金属层。
长形通道820内的金属结构814、831、818、832、816中的每个金属结构被配置成用于连接至相应的电势。这些电势限定沿着长形通道820的势能形势800。使用第一金属层中的限制电极的电势来实现量子电荷载流子在长形通道820内的横向限制。图6B描绘了示例性势能形势800。然而，长形通道820内的金属结构814、831、818、832、816中的每一个金属结构的电势可被调整以根据要求修改势能形势800。
势能形势800包括第一势阱841、第二势阱842和第三势阱843。第一势阱841形成在介体电极818下方。第二势阱842和第三势阱843分别形成在源电极814和漏电极816下方。在该实施例中，源电极814和漏电极816的电势基本上相同并且小于介体电极818的电势。因此，第一势阱841比第二势阱842和第三势阱843更深，并且第二势阱842和第三势阱843具有类似的深度。
限制在势阱内的量子电荷载流子的数量与势阱的深度相关。图6B图示了分别在第一势阱841、第二势阱842和第三势阱843中的每个势阱内的最高能级851、852、853。在一个可能的配置中，示出了占据最高能级851-853的量子电荷载流子。
势能形势800还包括分别形成于第一势垒电极831和第二势垒电极832下方的第一势垒844和第二势垒845。第一势垒844将第二势阱842与第一势阱841间隔开。第二势垒845将第三势阱843与第一势阱841间隔开。可以调节第一势垒电极831和第二势垒电极832的电势以控制相邻势阱之间的隧道耦合。隧道耦合的控制可以用于调整每个势阱841-843内的量子电荷载流子占据。
如将认识到的，公开了一种硅基量子装置以及一种制造该装置的方法。所描述的硅基量子装置中的每个都包括一系列按顺序沉积的金属层。电绝缘层沉积在金属层的每层之间以便将金属层电间隔开。金属层的每层包括多个金属结构。金属结构的每一个被配置成用于连接至相应的电势。金属结构和电势的相对布置一起限定了电势形貌，该电势形貌可以用于操纵装置内的诸如电子或空穴的量子电荷载流子。

Claims (20)

1.一种硅基量子装置，包括：
第一金属结构；
第二金属结构，所述第二金属结构与所述第一金属结构横向间隔开；
长形通道，所述长形通道由所述第一金属结构与所述第二金属结构之间的间隔来限定；其中，所述长形通道具有顶点；
第三金属结构，所述第三金属结构部分地定位在所述长形通道中；
第四金属结构，所述第四金属结构布置在所述第三金属结构的第一端处；
第五金属结构，所述第五金属结构布置在所述第三金属结构的第二端处；
其中，所述第一金属结构、所述第二金属结构、所述第三金属结构、所述第四金属结构和所述第五金属结构被配置为分别连接至第一电势、第二电势、第三电势、第四电势和第五电势；
其中，所述第一电势、所述第二电势、所述第三电势、所述第四电势和所述第五电势是能够控制的以限定电势阱，从而将量子电荷载流子限制在所述长形通道下方的长形量子点内；
其中，所述第四金属结构和所述第五金属结构的位置以及所述第四电势和所述第五电势分别限定所述长形通道的第一端和第二端；
其中，所述电势阱的宽度是由所述第一金属结构、所述第二金属结构和所述第三金属结构的位置及所述第一金属结构、所述第二金属结构和所述第三金属结构对应的电势来限定的；以及其中，所述电势阱的长度是由所述第三金属结构、所述第四金属结构和所述第五金属结构的位置及所述第三金属结构、所述第四金属结构和所述第五金属结构对应的电势来限定的；以及
其中，所述第三电势是能够控制的以调整所述电势阱中的量子电荷载流子能级。
2.根据权利要求1所述的装置，其中，所述第三金属结构在所述顶点周围延伸。
3.根据权利要求1或2所述的装置，其中，所述长形量子点在所述顶点周围延伸。
4.根据权利要求1至3中任一项所述的装置，其中，所述第一金属结构和所述第二金属结构布置在第一金属层中，其中，所述第三金属结构布置在第二金属层中，以及其中，所述装置进一步包括电绝缘层，所述电绝缘层在所述第一金属层与所述第二金属层之间并且覆盖所述第一金属层。
5.根据权利要求4所述的装置，其中，所述第一金属层和所述第二金属层中的每一层包括多个横向间隔开的金属结构。
6.根据权利要求5所述的装置，其中，所述第二金属层进一步包括第六金属结构，所述第六金属结构被配置为连接至第六电势，使得电荷载流子的储存器能够支撑在所述第六金属结构下方。
7.根据权利要求5或6所述的装置，其中，所述第二金属层进一步包括第七金属结构，所述第七金属结构被配置为连接至第七电势，使得量子点能够支撑在所述第七金属结构下方。
8.根据权利要求1至7中任一项所述的装置，其中，所述第三金属结构包括第一延伸部，其中，所述第一延伸部部分地覆盖所述第一金属结构，以及其中，所述第一延伸部被配置用于连接至所述第三电势。
9.根据权利要求8所述的装置，其中，所述第三金属结构进一步包括第二延伸部，其中，所述第二延伸部部分地覆盖所述第一金属结构，以及其中，所述第一延伸部和/或所述第二延伸部被配置用于连接至所述第三电势。
10.一种制造根据权利要求1至9中任一项所述的硅基量子装置的方法，其中，所述方法包括：
沉积第一金属结构；
沉积与所述第一金属结构横向间隔开的第二金属结构，使得通过所述第一金属结构与所述第二金属结构之间的间隔来限定长形通道；其中，所述长形通道具有顶点；
在所述长形通道中部分地沉积第三金属结构；
在所述第三金属结构的第一端处沉积第四金属结构；
在所述第三金属结构的第二端处沉积第五金属结构；
其中，所述第一金属结构、所述第二金属结构、所述第三金属结构、所述第四金属结构和所述第五金属结构被配置为分别连接至第一电势、第二电势、第三电势、第四电势和第五电势；
其中，所述第一电势、所述第二电势、所述第三电势、所述第四电势和所述第五电势能够控制以限定电势阱，从而将量子电荷载流子限制在所述长形通道下方的长形量子点内；
其中，所述第四金属结构和所述第五金属结构的位置以及所述第四电势和所述第五电势分别限定所述长形通道的第一端和第二端；
其中，所述电势阱的宽度是由所述第一金属结构、所述第二金属结构和所述第三金属结构的位置及第一金属结构、所述第二金属结构和所述第三金属结构对应的电势来限定的；以及其中，所述电势阱的长度是由所述第三金属结构、所述第四金属结构和所述第五金属结构的位置及所述第三金属结构、所述第四金属结构和所述第五金属结构对应的电势来限定的；以及
其中，所述第三电势是能够控制的以调整所述电势阱中的量子电荷载流子能级。
11.根据权利要求10所述的方法，其中，在所述长形通道中部分地沉积所述第三金属结构包括沉积在所述顶点周围延伸的第三金属结构。
12.根据权利要求10或11所述的方法，其中，所述长形量子点在所述顶点周围延伸。
13.根据权利要求10至12中任一项所述的方法，其中，同时沉积所述第一金属结构和所述第二金属结构作为第一金属层的一部分，以及其中，在沉积所述第一金属层之后，沉积所述第三金属结构作为第二金属层的一部分，以及其中，所述方法进一步包括在沉积所述第一金属层之后并且在沉积所述第二金属层之前沉积第一电绝缘层，其中，所述第一电绝缘层覆盖所述第一金属层。
14.根据权利要求13所述的方法，其中，所述第四金属结构和所述第五金属结构同时沉积为第三金属层的一部分，以及其中，所述方法进一步包括在沉积所述第二金属层之后并且在沉积所述第三金属层之前沉积第二电绝缘层，其中，所述第二电绝缘层覆盖所述第二金属层。
15.一种操作根据权利要求1至9中任一项所述的硅基量子装置的方法，其中，所述方法包括：
向第一金属结构施加第一电势；
向第二金属结构施加第二电势，其中，所述第二金属结构与所述第一金属结构横向间隔开，从而通过所述第一金属结构与所述第二金属结构之间的间隔来限定长形通道；其中，所述长形通道具有顶点；
向第三金属结构施加第三电势，其中，所述第三金属结构被部分地定位在所述长形通道中；
将第四电势施加到布置在所述第三金属结构的第一端处的第四金属结构；
将第五电势施加到布置在所述第三金属结构的第二端处的第五金属结构；
其中，所述第一金属结构、所述第二金属结构、所述第三金属结构、所述第四金属结构和所述第五金属结构被配置为分别连接至第一电势、第二电势、第三电势、第四电势和第五电势；
其中，所述第一电势、所述第二电势、所述第三电势、所述第四电势和所述第五电势能够控制以限定电势阱，从而将量子电荷载流子限制在所述长形通道下方的长形量子点内；
其中，所述第四金属结构和所述第五金属结构的位置以及所述第四电势和所述第五电势分别限定所述长形通道的第一端和第二端；
其中，所述电势阱的宽度是由所述第一金属结构、所述第二金属结构和所述第三金属结构的位置及所述第一金属结构、所述第二金属结构和所述第三金属结构对应的电势来限定的；以及其中，所述电势阱的长度是由所述第三金属结构、所述第四金属结构和所述第五金属结构的位置及所述第三金属结构、所述第四金属结构和所述第五金属结构对应的电势来限定的；以及
控制所述第三电势以调整所述电势阱中的量子电荷载流子能级。
16.根据权利要求15所述的方法，其中，所述第三金属结构在所述顶点周围延伸。
17.根据权利要求15或16所述的方法，其中，所述长形量子点在所述顶点周围延伸。
18.根据权利要求15至17中任一项所述的方法，其中，所述第一电势和所述第二电势的极性与所述第三电势的极性相反。
19.根据权利要求15至18中任一项所述的方法，其中，所述第一电势与所述第二电势大体相同。
20.根据权利要求15至19中任一项所述的方法，其中，所述第四电势与所述第五电势大体相同。
CN202180047774.8A 2020-08-07 2021-08-05 由金属结构限定的硅量子装置结构 Pending CN116209637A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20190137.8 2020-08-07
EP20190137 2020-08-07
PCT/EP2021/071850 WO2022029217A1 (en) 2020-08-07 2021-08-05 Silicon quantum device structures defined by metallic structures

Publications (1)

Publication Number Publication Date
CN116209637A true CN116209637A (zh) 2023-06-02

Family

ID=72046684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180047774.8A Pending CN116209637A (zh) 2020-08-07 2021-08-05 由金属结构限定的硅量子装置结构

Country Status (6)

Country Link
US (1) US11778927B2 (zh)
EP (1) EP4192781A1 (zh)
JP (1) JP2023542466A (zh)
KR (1) KR20230082607A (zh)
CN (1) CN116209637A (zh)
WO (1) WO2022029217A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024023397A1 (fr) * 2022-07-26 2024-02-01 Stmicroelectronics Sa Dispositif electronique quantique

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2002306692A1 (en) * 2001-03-09 2002-09-24 Wisconsin Alumni Research Foundation Solid-state quantum dot devices and quantum computing using nanostructured logic dates
EP2075745A1 (en) * 2007-12-28 2009-07-01 Hitachi Ltd. Quantum information processing device
US9842921B2 (en) 2013-03-14 2017-12-12 Wisconsin Alumni Research Foundation Direct tunnel barrier control gates in a two-dimensional electronic system
WO2014146162A1 (en) 2013-03-20 2014-09-25 Newsouth Innovations Pry Limited Quantum computing with acceptor-based qubits
AU2014396790B2 (en) * 2014-06-06 2019-05-16 Diraq Pty Ltd Advanced processing apparatus
EP3469636B1 (en) * 2016-06-08 2024-02-07 SOCPRA - Sciences et Génie s.e.c. Electronic circuit for control or coupling of single charges or spins and methods therefor
US11121239B2 (en) * 2018-08-07 2021-09-14 The Trustees Of Princeton University Spin to photon transducer

Also Published As

Publication number Publication date
US11778927B2 (en) 2023-10-03
EP4192781A1 (en) 2023-06-14
US20230217840A1 (en) 2023-07-06
JP2023542466A (ja) 2023-10-10
KR20230082607A (ko) 2023-06-08
WO2022029217A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
EP1959500B1 (en) High-voltage vertical FET and method of manufacturing the same
JP5269423B2 (ja) チェッカーボード型高電圧垂直トランジスタレイアウト
JP5562363B2 (ja) トランジスタ
CN110890327B (zh) 沟槽mosfet接触件
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
CN111384168A (zh) 沟槽mosfet和沟槽mosfet的制造方法
US11778927B2 (en) Silicon quantum device structures defined by metallic structures
CN115335996A (zh) 带有增强的浮栅到浮栅电容耦合的finfet分裂栅非易失性存储器单元
US6642558B1 (en) Method and apparatus of terminating a high voltage solid state device
CN112840449A (zh) 柱状半导体装置的制造方法
EP4118027B1 (en) Quantum dot device
CN115362455A (zh) 量子位处理方法
US10354926B2 (en) Integrated circuit with improved resistive region
KR102077123B1 (ko) 탄소나노튜브 네트워크 박막 트랜지스터 및 그 제조방법
US11335599B2 (en) Self-aligned contacts for 3D logic and memory
KR102324232B1 (ko) 게이트-올-어라운드 구조의 수직형 트랜지스터 및 그 제조 방법
US9496390B2 (en) Vertical transistor device with halo pocket contacting source
US20230086994A1 (en) Quantum device, method for reading the charge state, method for determining a stability diagram and method for determining spin correlations
US20050259368A1 (en) Method and apparatus of terminating a high voltage solid state device
CN117373721A (zh) 三维离子阱
WO2023277690A1 (en) Controlling uniformity of an array of quantum dots
CN116469925A (zh) 量子传送带和量子传送带的制造方法
CN114678370A (zh) 一种Flash结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 9 Sterling Road, London, UK

Applicant after: Quantum motion Technology Co.,Ltd.

Address before: Windsor House, Cornwall Road, Harrogate, Yorkshire, UK

Applicant before: Quantum motion Technology Co.,Ltd.

CB02 Change of applicant information