CN110890327B - 沟槽mosfet接触件 - Google Patents

沟槽mosfet接触件 Download PDF

Info

Publication number
CN110890327B
CN110890327B CN201910798927.7A CN201910798927A CN110890327B CN 110890327 B CN110890327 B CN 110890327B CN 201910798927 A CN201910798927 A CN 201910798927A CN 110890327 B CN110890327 B CN 110890327B
Authority
CN
China
Prior art keywords
region
trenches
type
contact
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910798927.7A
Other languages
English (en)
Other versions
CN110890327A (zh
Inventor
P·文卡特拉曼
D·E·普罗布斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to CN202311076175.6A priority Critical patent/CN116885009A/zh
Publication of CN110890327A publication Critical patent/CN110890327A/zh
Application granted granted Critical
Publication of CN110890327B publication Critical patent/CN110890327B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明题为“沟槽MOSFET接触件”。本发明公开了一种器件，该器件具有由第一类型的器件单元的阵列构成的有源区域以及由第二类型的器件单元的阵列构成的栅极接触区域或屏蔽接触区域，该第二类型的器件单元的阵列以比第一类型的器件单元的阵列更宽的节距布局。有源区域中的每个器件单元包括沟槽，该沟槽包含栅极电极和邻接的台面，该台面包括器件的漏极区、源极区、体区和沟道区。第二类型的器件单元包括沟槽，该沟槽宽于第一器件单元中的沟槽，但是第二类型的器件单元的台面具有与第一类型的器件单元的台面大致相同的宽度。在具有大致相同的宽度的情况下，接触区域中的第二类型的器件单元中的台面具有与器件的有源区域中的第一类型的器件单元中的台面相似的击穿特性。

Description

沟槽MOSFET接触件
相关申请
本申请要求于2018年9月11日提交的美国专利申请号16/128,139的优先权和权益，该专利申请据此全文以引用方式并入本文。
技术领域
本说明书涉及屏蔽栅极沟槽MOSFET中的接触件。
背景技术
随着半导体器件(例如，器件单元尺寸)缩小，越来越难以在半导体器件中形成栅极和屏蔽接触(例如，屏蔽栅极屏蔽栅极沟槽MOSFET)。不同的光刻设计规则可用于半导体器件的有源区域和接触区域。为了使器件正常运行，必须在有源区域和接触区域中很好地控制和平衡MOSFET的漂移区中的电荷，以避免对器件的击穿电压产生不利影响。
附图说明
图1A是根据本公开的原理的沟槽MOSFET器件的半导体区中的示例性接触结构布局的一部分的俯视图的图示。
图1B是图1A的器件的一部分的剖视图的图示。
图1C是图1A的器件的一部分的剖视图的图示。
图1D是图1A的器件的一部分的剖视图的图示。
图2是被配置用于外部栅极馈电的器件的示例性接触结构布局的图示。
图3是被配置用于内部栅极馈电的器件的示例性接触结构布局。
图4A是包括有源区域和屏蔽接触区域的器件的示例性接触结构的图示。
图4B是图4A的器件的一部分的剖视图的图示。
图5A是器件的示例性接触结构布局的图示，该器件在有源区域中以及在屏蔽接触区域中具有不同器件单元节距和沟槽宽度，并且包括栅极穿通特征。
图5B是图5A的器件的一部分的剖视图的图示。
图6是用于与沟槽MOSFET器件的有源元件(例如，栅极电极、屏蔽电极、源极区、体区等)进行电接触的示例性方法的图示。
具体实施方式
金属氧化物半导体场效应晶体管(MOSFET)器件用于许多功率开关应用中。在典型MOSFET器件中，栅极电极响应于施加的栅极电压而提供对器件的接通和关断控制。例如，在N型增强型MOSFET中，当响应于正栅极电压(其超过固有阈值电压)而在p型体区中形成导电N型反型层(即，沟道区)时，发生接通。反型层将N型源极区连接到N型漏极区，并允许这些区之间的多数载流子传导。
在沟槽MOSFET器件中，栅极电极形成在沟槽中，该沟槽从半导体材料(也可称为半导体区)诸如硅的主表面向下(例如，竖直向下)延伸。另外，屏蔽电极可形成在沟槽中的栅极电极下方(并且经由电极间电介质绝缘)。沟槽MOSFET器件中的电流流动主要是竖直的(例如，在N掺杂漂移区中)，并且由此，器件单元可以更密集地封装。器件单元可例如包括沟槽，该沟槽包含栅极电极和邻接的台面，该台面包含器件的漏极区、源极区、体区和沟道区。示例性沟槽MOSFET器件可包括数百或数千个器件单元的阵列(每个器件单元包括沟槽和邻接的台面)。器件单元在本文中可称为沟槽-台面单元，因为每个器件单元在几何上包括沟槽和台面(或两个半台面)结构。
将若干器件单元封装在一起提高载流能力并降低器件的导通电阻。在一些沟槽MOSFET中，P掺杂区被形成为源极区下方的体区，在N掺杂漂移区旁边，作为电荷平衡机构。该电荷平衡机构在反向偏压下补偿周围N区中的电荷，并且使得能够进一步降低器件的导通电阻。
新一代沟槽MOSFET可具有微米级的目标单元节距(例如，约0.65μm)和目标单元节距的约一半的台面宽度(例如，约0.32μm)。然而，用于形成栅极、源极和屏蔽接触的接触光刻在分辨率方面受到限制(例如，限于180nm)。新一代MOSFET的较小接触尺寸可能需要使用高分辨率(例如，193nm)光刻扫描仪，这会显著增加成本。另外，形成栅极、源极和屏蔽接触可能需要附加掩模/工艺步骤，这增加了复杂性和成本。与具有较宽台面宽度的前几代沟槽MOSFET相比，栅极和屏蔽接触的窄台面宽度可能增加电荷不平衡。
本文描述了用于形成栅极、源极和屏蔽接触的解决方案，该解决方案不需要或最小化使用附加掩模和/或工艺步骤。本公开描述了可在新一代沟槽MOSFET中保持电荷平衡的接触结构(即使当使用接触光刻制造接触结构时)。
在用于沟槽MOSFET器件的示例性接触结构中，在器件的接触区域(例如，栅极接触区域、屏蔽接触区域)中使用比器件的有源区域中的器件单元节距更大的器件单元节距。在此类实施方式中，接触区域中的沟槽-台面单元宽于有源区的沟槽-台面单元。在示例性实施方式中，在接触区域中的器件单元中使用的沟槽比在有源区域中的器件单元中使用的沟槽更宽，以增加接触区域中的单元节距。在一些实施方式中，在接触区域中的器件单元中使用的台面可具有与在有源区域中的器件单元中使用的台面相同的宽度(例如，基本上相同的宽度)或不同的宽度(例如，较宽，较窄)。在一些实施方式中，使台面具有相同宽度使得能够在相同处理步骤(例如，注入、扩散)中利用相同的器件制造掩模对接触区域和有源区域中的台面进行处理(例如，P高电压(PHV)注入)。
图1A在页面的X-Y平面中示出根据本公开的原理的沟槽MOSFET器件100的半导体区102中的示例性接触结构布局101的一部分的俯视图。接触结构布局101可用于器件100中的所有器件单元的阵列的主体中的内部栅极总线区域。
为了便于描述，本文中可以参考例如在图1A的页面上示出的X轴和Y轴来描述沟槽MOSFET器件100的特征(例如，沟槽130、140)的相对取向或坐标。垂直于页面的X-Y平面的方向(例如，Z轴)可以被称为竖直方向或轴。另外，为了视觉清晰，图1A中示出了器件100中的沟槽/器件单元的阵列的有限数量的沟槽/器件单元(例如，6-7个沟槽/器件单元)。如前所述，实际MOSFET器件可包括数百或数千个沟槽/器件单元的阵列，其可以例如通过重复(例如，在X方向上)在示例性布局101中示出的有限阵列结构而获得。
布局101示出MOSFET器件100的有源区域110A和110B(可以共同称为有源区域110)和栅极接触区域120。有源区域110中的每个通过形成在半导体区102中的分离沟槽(例如，分离沟槽136A、136B)(与X方向对准)与栅极接触区域120分离。换句话讲，有源区域110A被设置在例如分离沟槽(例如，分离沟槽136A)的第一侧上，并且栅极接触区域120被设置在分离沟槽136A的第二侧上。有源区域110A和栅极接触区域120可具有沿着分离沟槽136A的相同宽度W(在X方向上)。
有源区域110包括第一类型的多个沟槽(例如，沟槽130的阵列)，其中每个沟槽具有平行于纵向轴线191(在Y方向上)的长度，并且具有平行于分离沟槽136A(在X方向上)对准的宽度(例如，宽度W1t，图1B)。第一类型的多个沟槽130中的每个垂直于分离沟槽136A对准并且具有终止在该分离沟槽处的第一纵向端部。
有源区域台面132形成在有源区域110中的成对沟槽130之间。每个有源区域台面132可具有平行于分离沟槽136A对准的宽度(在X方向上，例如宽度W1m，图1B)。有源区域台面132可包括器件100的暴露在器件的X-Y平面中的源极接触区或元件134。
栅极接触区域120包括第二类型的多个沟槽(例如，沟槽140的阵列)，其中每个沟槽具有平行于纵向轴线193(在Y方向上)的长度，并且具有平行于分离沟槽136A(在X方向上)对准的宽度(例如，宽度W2t，图1C)。多个沟槽140中的每个垂直于分离沟槽136A对准并且具有终止在该分离沟槽处的第一纵向端部。在示例性布局101中，第二类型的多个沟槽140中的每个也垂直于另一个分离沟槽136B对准，并且具有终止在分离沟槽136B处的第二纵向端部。
沟槽140可包括从有源区域延伸到栅极接触区域中的栅极电极结构(即，栅极多晶硅和栅极氧化物)。沟槽140可包括器件100的栅极电极接触元件144，该栅极电极接触元件暴露在器件的X-Y平面中以便接触沟槽140中的栅极电极结构。
栅极接触区域台面142形成在栅极接触区域120中的成对沟槽140之间。每个栅极接触区域台面142可具有平行于分离沟槽136对准的宽度(在X方向上，例如宽度W2m，图1C)。栅极接触区域台面142可包括器件100的暴露在器件的X-Y平面中的源极或体区接触元件135。
在器件100的示例性实施方式中，导电接触层(例如，源极金属层150)可覆盖在有源区域110的部分上面以与器件100的暴露在台面132中的源极接触区或元件134建立电接触。源极金属层150还可在栅极接触区域120的部分上方延伸，从而与器件100的暴露在台面142中的源极或体区接触元件135建立电接触。源极金属层150可由用于在MOSFET器件中形成源极接触的金属或金属合金制成。
另一个导电接触层(例如，栅极金属层160)可覆盖在栅极接触区域120的部分上面以与暴露在器件100的沟槽140中的栅极电极接触元件144建立电接触。栅极接触层160可由导电材料(例如，掺杂多晶硅、金属或金属合金)制成。
如前所述，器件单元可例如包括沟槽和邻接的台面。作为器件单元来看，示于图1A中的有源区域110A、110B中的沟槽130和台面132的阵列可对应于单元节距190，并且示于图1A中的栅极接触区域120中的沟槽140和台面142的阵列可对应于单元节距192。在所示的实施方式中，栅极接触区域120中的单元节距192通过以下方式增加并且被制成大于单元节距190：包括较宽沟槽(例如，沟槽140)以便形成接触，同时保持栅极接触区域120中的台面142的宽度与有源区域110中的台面132的宽度相同(例如，大致相同)。如图1A所示，因为有源区域110中的单元节距190和栅极接触区域120中的单元节距192不同，所以有源区域110中的沟槽130的纵向轴线(例如，纵向轴线191)通常从栅极接触区域120中的沟槽140的纵向轴线(例如，纵向轴线193)偏移(在X方向上)。
在该实施方式中，有源区域110中器件单元的整数(N)对应于栅极接触区域120中较宽器件单元的减小整数(例如，N-i)。具体地讲，有源区域110中在宽度W上的器件单元的数量可大于栅极接触区域120中的器件单元的数量。有源区域110中在宽度W上的台面(例如，台面132)的数量可大于栅极接触区域120中的台面(例如，台面142)的数量。有源区域110中在宽度W上的沟槽(例如，沟槽130)的数量可大于栅极接触区域120中的沟槽(例如，沟槽140)的数量。在一些实施方式中，每宽度W的分离沟槽136A(例如，每单位长度的分离沟槽)，在分离沟槽136A的第一侧上的接触区域120中的沟槽140的数量可小于终止在分离沟槽136A的第二侧上的有源区域110A中的沟槽130的数量。在一些实施方式中，终止在分离沟槽136A的一侧上的接触区域120中的沟槽的数量与终止在分离沟槽136A的另一侧上的有源区域110A的沟槽的数量的比率小于一(例如，6/7＝0.85、5/6＝0.83、3/4＝0.75，在0.6至0.95之间)。
在示于图1A中的示例中，其中(N＝6,i＝1)，有源区域中的六个沟槽130(即，6个器件单元)对应于栅极接触区域120中的五个较宽沟槽140，而栅极接触区域120中的五个台面142的宽度被保持为与有源区域110中的六个台面132的宽度大致相同。作为特定示例，有源区域110中的每个器件单元节距190可例如为0.65μm(包括沟槽130宽度＝0.18μm，并且台面132宽度＝0.47μm)。栅极接触区域120中的对应器件单元节距192为约0.78μm(即，＝6/5*0.65μm)(包括较宽沟槽140宽度＝0.31μm和相同台面142宽度＝0.47μm)。
保持接触区域中的台面宽度与有源区域中的台面宽度相同可允许以与制造器件100的有源区域中的体区相同的方式制造栅极(和屏蔽)接触区域中的P高电压(PHV)体区，其中栅极氧化物围绕栅极多晶硅。栅极(和屏蔽)接触区域中的沟槽中的栅极电极结构(即，栅极多晶硅和围绕栅极多晶硅的栅极氧化物)可从器件100的有源区域中的栅极电极结构延伸并且与该栅极电极结构相同。从击穿电压的角度来看，栅极接触区域120中的台面可以与有源区域110中的台面起相同的作用，从而在器件100的有源区域和接触区域中产生类似的电荷平衡和击穿特性(例如，BVDSS)。可以使用用于形成相同宽度的有源区域台面中的P高电压(PHV)体区的相同掩膜和处理步骤(例如，注入，扩散等)来形成接触区域台面中的P高电压(PHV)体区。
在一些实施方式中，可以使用N和i的不同整数值来获得有源区域和接触区域中的沟槽的数量(和宽度)的与示于图1A中的示例(N＝6,i＝1)中不同的比率，同时保持两个区域中的台面宽度大致相同。
在布局101的一些示例性实施方式中，栅极接触区域120中的台面宽度(例如，W2m，图2)无需与有源区域110中的台面宽度(例如，W1m，图1B)完全相同。当在器件制造中使用共同沟槽蚀刻工艺来在半导体区102中形成沟槽时，制造的沟槽140(宽于沟槽130)可以比制造的沟槽130更深，并且制造的沟槽间台面142可窄于制造的沟槽间台面132。在布局101的示例性实施方式中，栅极接触区域120中的台面宽度(例如，W2m，图2)可被调整(例如，使其更窄)以补偿较宽沟槽140预期具有的较大深度(沿着Z方向)，该深度大于有源区域110中的较窄沟槽130的深度(沿着Z方向)。在示例性实施方式中，这样的宽度补偿可用于例如在接触区域的较深沟槽之间形成较窄台面结构，该较窄台面结构可具有与在器件100的有源区域中的较浅沟槽之间形成的相对较宽台面结构相同的击穿特性(例如，在相同体区形成工艺之后)。
示于图1A中的示例性布局101可以是可在器件的电路设计中使用的设计元件的实例。例如，示于图1A中的示例性布局101的多个实例可邻接(耦接在分离沟槽136A、136B处)并且包括在器件内。换句话讲，示例性布局101可在器件内重复多次，以形成器件中所有器件单元的阵列的部分。
图1B示出例如跨过有源区域110中的三个沟槽130的Z-Y平面中的器件100的一部分的剖视图(沿着图1A中的线B-B截取)。如图1B所示，在器件100中，沟槽130可包括栅极电极131和屏蔽电极133。沟槽130可填充有围绕栅极电极131和屏蔽电极133的绝缘材料130a。另外，器件100的有源区域中的台面132(形成在成对沟槽130之间)可包括MOSFET器件区，诸如N-漂移区132a、P-体区132b和源极区132c。台面132可包括器件100的与源极金属层150电接触的暴露源极接触区或元件134。如图1B所示，沟槽130可具有宽度W1t，并且台面132可具有宽度W1m。
图1C示出例如跨过栅极接触区域120中的两个沟槽140的Z-Y平面中的器件100的一部分的剖视图(沿着图1A中的线C-C截取)。如图1C所示，在器件100中，沟槽140可包括栅极电极131和屏蔽电极133。沟槽140可填充有围绕栅极电极131和屏蔽电极133的绝缘材料130a。另外，器件100的栅极接触区域中的台面142(形成在成对沟槽140之间)可包括MOSFET器件区域，诸如N-漂移区132a和P-体区132b。台面142可包括器件100的与源极金属层150电接触的暴露源极或体区接触元件135。绝缘材料130a可将栅极电极131与源极金属层150隔离。
如图1C所示，沟槽140可具有宽度W2t，并且台面142可具有宽度W2m。在示例性实施方式中，台面142宽度W2m可与台面132宽度W1m大致相同(图1B)，并且台面142中的N-漂移区142a和P-体区142b可具有与台面132中的N-漂移区132a和P-体区132b相同的特性(图1B)。
图1D示出例如跨过栅极接触区域120中的两个沟槽140的Z-Y平面中的器件100的一部分的剖视图(沿着图1A中的线D-D截取)。如图1D所示，在器件100中，沟槽140可包括栅极电极131和屏蔽电极133。沟槽140可填充有围绕栅极电极131和屏蔽电极133的绝缘材料130a。绝缘材料130a可在邻接的台面142上方延伸。器件100的栅极接触区域120中的台面142(形成在一对沟槽140之间)可包括MOSFET器件区，诸如N-漂移区142a和P-体区142b。
沟槽140可包括器件100的暴露栅极电极接触元件144。暴露栅极电极接触元件144可电连接到设置在有源区域110中的沟槽130中的器件100的栅极电极(例如，栅极131，图1B至图1D)。暴露栅极电极接触元件144可与栅极金属层160电接触，如图1D所示。
在一些实施方式中，器件100可以不包括屏蔽电极，并且栅极131可设置在厚底部电介质上，而沟槽140中没有屏蔽电极。在一些实施方式中，器件100可包括设置在栅极电极下面的沟槽140中的屏蔽电极(例如，屏蔽电极133，图1B至图1D)。用于屏蔽电极133的接触结构布局在下文中参考图4A至图5B来描述。
重新参考图1A，如布局101中所示，栅极接触区域120中的沟槽140具有第一纵向端部，该第一纵向端部终止在分离沟槽136A处，该分离沟槽在跨过分离沟槽136A的相对侧上具有有源区域110A；并且具有第二纵向端部，该第二纵向端部终止在分离沟槽136B处，该分离沟槽在跨过分离沟槽136B的相对侧上具有另一个有源区域110B。换句话讲，栅极接触区域120在沟槽140的两个纵向端部上具有有源区域(例如，有源区域110A，110B)。在器件100的一些实施方式中，其他结构可用于将沟槽140的纵向端部终止在栅极接触区域120中。例如，图2示出示例性接触结构布局201，其中如同图1A中的布局101，沟槽140的第一纵向端部终止在分离沟槽136A处，该分离沟槽将栅极接触区域120与有源区域110C分离。然而，沟槽140的第二纵向端部终止在栅极终止沟槽236处，该栅极终止沟槽在另一侧上不具有有源区域。比较图2和图1A，栅极接触区域120邻近布局201中的器件100的单个有源区域110A，而在布局101(图1A)中，栅极接触区域120在器件100的两个有源区域110(例如，有源区域110A、110B)之间(例如，设置在其间)。
在布局201中，可基本上平行于分离沟槽136A的栅极终止沟槽236可以设置在器件100的屏蔽区域或区段270中。屏蔽区段270的尺寸可对应于在沟槽MOSFET器件制造工艺中使用的掩模，以限定屏蔽导体靠近器件表面的区域。布局201可用于栅极总线接触区域，其中屏蔽导体(例如，屏蔽多晶硅)终止器件100中的所有器件单元的阵列的端部。布局201可在所有器件单元的阵列的边缘(或顶部和底部)处用于单侧栅极接触。示于图1B中的布局201的栅极终止布置方式可用于在器件100中建立外部栅极馈电。图3示出器件100的示例性接触结构布局301，该接触结构布局被配置用于内部栅极馈电。示例性布局301，比如布局101(图1A)包括设置在两个有源区域110(例如，有源区域110A、110B)之间的栅极接触区域120。有源区域110包括终止在分离沟槽136A、136B处的第一类型的沟槽130。栅极接触区域120包括位于分离沟槽136A、136B之间的接触区域120的中间部分122下方(例如，大约中间)的屏蔽区段370。屏蔽区段370的尺寸可对应于例如在器件制造工艺中使用的屏蔽掩模。
栅极接触区域120还包括第二类型的沟槽148(比如布局101中的沟槽140)，该沟槽具有终止在分离沟槽136A处的第一纵向端部以及终止在分离沟槽136B处的第二纵向端部。沟槽148可包括在屏蔽区段370的任一侧上的暴露栅极电极接触元件144。暴露栅极电极接触元件144可与栅极金属层160电接触。沟槽148可包括在栅极电极接触元件144之间设置在屏蔽区段370上的栅极流道沟槽节段148a。设置在屏蔽区段370上的栅极流道沟槽节段148a可向屏蔽区段370的任一侧上的沟槽148中的器件栅极提供内部栅极馈电机构。布局301的内部栅极馈电布置可以减小器件100的输入电容(例如，Ciss)和反向传输电容(例如，Crss)。
在一些实施方式中，在器件100的有源区域和栅极接触区域中具有不同器件单元节距和沟槽宽度的原理(例如，参考图1A至图3在本文中描述)也可应用于器件100的其他接触区域(例如，屏蔽接触区域)。该原理可应用于器件的栅极接触区域、屏蔽接触区域、或栅极接触区域和屏蔽接触区域两者。
图4A示出包括有源区域110(例如，有源区域110A1、110A2)和屏蔽接触区域420的器件100的一部分的示例性接触结构布局401。接触结构布局401例如还可包括栅极接触区域(未示出)，该栅极接触区域可类似于上文参考图1A所述的栅极接触区域120。
在布局401中，每个有源区域110(例如，有源区域110A1、110A2)通过形成在半导体区102中的分离沟槽(例如，分离沟槽186A、186B)(与X方向对准)来与屏蔽接触区域420分离。有源区域110和屏蔽接触区域420可例如沿着分离沟槽186A、186B具有大致相同的宽度W(在X方向上)。形成在器件100中的屏蔽区段470可设置在屏蔽接触区域420和/或有源区域110的至少一些部分下方。屏蔽区段470的尺寸可对应于在器件制造工艺中使用的多晶硅掩模。
在布局401中，有源区域110(类似于至少示于图1A中的布局101)包括第一类型的多个沟槽(例如，沟槽130的阵列)，其中每个沟槽垂直于分离沟槽186A对准并且具有终止在例如该分离沟槽处的第一纵向端部。第一类型的多个沟槽130中的每个具有纵向长度(在Y方向上)并且具有平行于分离沟槽186A、186B对准的宽度(在X方向上，例如，宽度W1t，图1B)。
有源区域台面132形成在有源区域110中的成对沟槽130之间。每个有源区域台面132可具有平行于分离沟槽186A、186B对准的宽度(在X方向上，例如宽度W1m，图1B)。有源区域台面132可包括器件100的暴露在器件的X-Y平面中的源极接触区或元件134。
屏蔽接触区域420包括第二类型的多个沟槽(例如，沟槽180的阵列)，其中每个沟槽垂直于分离沟槽186A、186B对准并且具有终止在分离沟槽186A、186B处的第一纵向端部和第二纵向端部。
第二类型的多个沟槽180中的每个具有纵向长度(在Y方向上)并且具有平行于分离沟槽186A、186B对准的宽度(在X方向上，例如，宽度W2t，图4B)。沟槽180可包括器件100的屏蔽电极接触元件184，该屏蔽电极接触元件暴露在器件的X-Y平面中。
屏蔽接触区域台面182形成在屏蔽接触区域420中的成对沟槽180之间。每个屏蔽接触区域台面182可具有平行于分离沟槽186A、186B对准的宽度(在X方向上，例如宽度W2m，图4B)。每个屏蔽接触区域台面182可包括器件100的暴露在器件的X-Y平面中的源极或体区接触元件135。
在器件100的示例性实施方式中，导电接触层(例如，源极金属层150)可覆盖在有源区域110的部分上面以与器件100的暴露在台面132中的源极接触区或元件134建立电接触。源极金属层150也可在屏蔽接触区域420上方延伸以与器件100的暴露在台面182中的源极或体区接触元件135建立电接触。在屏蔽接触区域420的部分上方延伸的源极金属层150还可与器件100的暴露在屏蔽接触区域420中的沟槽180中的屏蔽电极接触元件184建立电接触。
图4B示出跨过例如屏蔽接触区域420中的两个沟槽180和中间台面182的Z-Y平面中的器件100的一部分的剖视图(沿着图4A中的线E-E截取)。如图4B所示，在器件100中，沟槽180可包括屏蔽电极133，并且中间台面182可包括器件100的暴露在器件的X-Y平面中的源极或体区接触元件135。源极金属层150与中间台面182中的源极或体区接触元件135电接触。沟槽180可填充有围绕屏蔽电极133的绝缘材料180a。绝缘材料180a可在邻接的台面182上方延伸。沟槽180可包括器件100的同样与源极金属层150电接触的暴露源极电极接触元件184，如图4B所示。
另外，器件100的屏蔽接触区域中的台面182(形成在一对沟槽180之间)可包括MOSFET器件区域，诸如N-漂移区182a和P-体区182b。如图4B所示，沟槽180可具有宽度W2t，并且台面182可具有宽度W2m。在示例性实施方式中，台面142宽度W2m可与台面132宽度W1m大致相同(图1B)，并且N-漂移区182a和P-体区182b可例如具有与N-漂移区132a和P-体区132b相同的电荷平衡和击穿特性(图1B)。
如前参考布局101和栅极接触区域120(图1A)所讨论，在布局401的示例性实施方式中，屏蔽接触区域420中的器件单元节距可增加并且被制成大于器件100的有源区域中的器件单元节距(例如，通过包括较宽沟槽(例如，沟槽180)以便形成屏蔽接触，同时保持屏蔽接触区域420中的台面宽度与有源区域110中的台面宽度大致相同)。
类似于栅极接触区域120(图1A)，使屏蔽接触区域420中的台面宽度与有源区域中的台面宽度相同可例如允许器件100中的屏蔽接触区域和有源区域中的P高电压(PHV)体区的类似制造，从而在有源区域和接触区域中产生器件100的类似电荷平衡和击穿特性(例如，BVDSS)。可以使用用于形成有源区域台面中的P高电压(PHV)体区的相同掩膜和处理步骤(例如，注入，扩散等)来形成屏蔽接触区域台面182中的P高电压(PHV)体区182b。
图5A示出器件100的另一个示例性接触结构布局501，该器件在屏蔽接触区域420和一个或多个有源区域110中具有不同器件单元节距和沟槽宽度，并且具有栅极穿通特征。
在示例性布局501中，如在布局401(图4A)中那样，有源区域110和屏蔽接触区域420可具有沟槽的相同几何配置(即，分离沟槽186A、186B，有源区域沟槽130和屏蔽接触区域沟槽180)。接触结构布局501例如还可包括栅极接触区域(未示出)，该栅极接触区域可类似于上文参考图1A所述的栅极接触区域120。
然而，在布局501中，器件100的屏蔽区段472的大小可小于布局401的屏蔽区段470。屏蔽区段472可设置在屏蔽接触区域420的仅一部分下方。在示例性实施方式中，屏蔽区段472可例如设置在屏蔽接触区域420的仅中心或中间部分下方。在图5A中，屏蔽区段472例如被示出为水平地(在X方向上)延伸跨过屏蔽接触区域420中所示的五个器件单元(即，沟槽180-台面182单元)的仅约两个中心或中间器件单元。换句话讲，设置在台面的第一侧上的第一沟槽可以包括屏蔽接触，并且设置在台面的第二侧上的第二沟槽可以不包括(例如，可以排除)屏蔽接触。
在示例性实施方式中，设置在屏蔽区段472外部的沟槽180可以用作器件100的有源区域(例如，屏蔽接触区域420的任一侧上的有源区域110)之间的栅极穿通沟槽188。在示例性实施方式中，设置在屏蔽部分472内部(例如，在Y方向上)的沟槽180和台面182可以以与布局401(图4A)的沟槽180和台面182相同的方式使用以使暴露屏蔽电极接触元件184(在沟槽180中)和源极或体区接触元件135(在台面182中)可用于与源极金属层150电接触。
图5B示出跨过例如屏蔽接触区域472中的两个沟槽180的Z-Y平面中的器件100的一部分的剖视图(沿着图5A中的线F-F截取)。如图5B所示，在器件100中，沟槽180可包括屏蔽电极133。沟槽180可填充有围绕屏蔽电极133的绝缘材料180a。绝缘材料180a可在邻接的台面182上方延伸。沟槽180可包括器件100的与源极金属层150电接触的暴露屏蔽电极接触元件184。另外，台面182可包括器件100的与源极金属层150电接触的暴露体区接触元件135，如图5B所示。
图6示出用于与沟槽MOSFET器件的有源元件(例如，栅极电极、屏蔽电极、源极区、体区等)进行电连接的示例性方法600。
方法600包括将分离沟槽限定在器件的半导体区内，该器件具有设置在分离沟槽的第一侧上的器件的有源区域以及设置在分离沟槽的第二侧上的接触区域(610)。有源区域和接触区域可沿着分离沟槽的纵向方向具有相同宽度。接触区域可以是栅极接触区域或屏蔽接触区域。
方法600包括将第一类型的多个沟槽设置在有源区域中，第一类型的每个沟槽垂直于分离沟槽对准并且具有终止在分离沟槽处的第一纵向端部，并且具有在分离沟槽的纵向方向上的宽度(620)，以及将第二类型的多个沟槽设置在接触区域中，第二类型的每个沟槽垂直于分离沟槽对准并且具有终止在分离沟槽处的第一纵向端部，并且具有在分离沟槽的纵向方向上的宽度(630)。
将第一类型的多个沟槽设置在有源区域620中并且将第二类型的多个沟槽设置在接触区域630中包括将数量小于设置在有源区域中的第一类型的多个沟槽的数量的第二类型的多个沟槽设置在接触区域中(640)。
另外，将第一类型的多个沟槽设置在有源区域620中并且将第二类型的多个沟槽设置在接触区域630中包括在有源区域中在第一类型的一对沟槽之间形成有源区域台面，该有源区域台面的宽度与在栅极接触区域中形成在第二类型的一对沟槽之间的栅极接触区域台面的宽度基本上相同(650)。
方法600还包括在接触区域台面中形成体区(例如，P高电压(PHV)体区)，该接触区域台面的宽度与有源区域中的有源区域台面的宽度基本上相同(660)。在接触区域台面中形成P高电压(PHV)体区可使用用于形成有源区域台面中的P高电压(PHV)体区的相同掩膜和处理步骤(例如，注入，扩散等)。
方法600还包括将器件源极接触元件暴露在有源区域台面中并且将器件源极接触元件耦接到在有源区域上方延伸的源极接触导电层，以及将器件体区暴露在接触区域台面中并且将暴露的器件体区耦接到在接触区域上方延伸的源极接触导电层的一部分(670)。
方法600包括将一定数量的第二类型的沟槽设置在接触区域中(每单位宽度的接触区域)，该数量小于设置在有源区域中的第一类型的沟槽的数量(每单位宽度的有源区域)。
方法600包括将第二类型的沟槽设置在接触区域中，该沟槽宽于设置在有源区域中的第一类型的沟槽。
方法600包括在接触区域中在第二类型的成对沟槽之间形成接触区域台面，并且在有源区域中在第一类型的成对沟槽之间形成有源区域台面，其中接触区域中的接触区域台面的数量与有源区域中的有源区域台面的数量的比率小于一。
当接触区域是栅极接触区域时，方法600包括将设置在第二类型的沟槽中的栅极接触元件耦接到在栅极接触区域上方延伸的栅极接触导电层。栅极接触元件连接栅极电极结构(即，栅极多晶硅和栅极氧化物)，该栅极电极结构从有源区域穿过第二类型的沟槽延伸到栅极接触区域中。
当接触区域是屏蔽接触区域时，方法600包括将设置在第二类型的沟槽中的屏蔽接触元件耦接到在屏蔽接触区域上方延伸的源极或屏蔽接触导电层。
在示例性实施方式中，器件的接触结构包括：
分离沟槽，该分离沟槽限定在半导体区内；
有源区域，该有源区域设置在分离沟槽的第一侧上；
栅极接触区域，该栅极接触区域设置在分离沟槽的第二侧上；
第一类型的多个沟槽，该第一类型的多个沟槽设置在半导体区的有源区域中，第一类型的多个沟槽中的每个垂直于分离沟槽对准并且具有终止在该分离沟槽处的第一纵向端部，第一类型的多个沟槽中的每个具有平行于分离沟槽对准的宽度；和
第二类型的多个沟槽，该第二类型的多个沟槽设置在半导体区的栅极接触区域中，第二类型的多个沟槽中的每个垂直于分离沟槽对准并且具有终止在该分离沟槽处的第一纵向端部，第二类型的多个沟槽中的每个具有平行于分离沟槽对准的宽度，
其中每单位长度的分离沟槽在终止于分离沟槽的第二侧上的栅极接触区域中的第二类型的多个沟槽的数量小于每单位长度的分离沟槽在终止于分离沟槽的第一侧上的有源区域中的第一类型的多个沟槽的数量，并且
其中在有源区域中形成在第一类型的一对沟槽之间的有源区域台面的宽度与在栅极接触区域中形成在第二类型的一对沟槽之间的栅极接触区域台面的宽度基本上相同。
在示例性实施方式中，器件包括设置在栅极电极下方的沟槽中的屏蔽电极。
在示例性实施方式中，第二类型的沟槽中的至少一个比第一类型的沟槽中的至少一个更宽且更深。
在示例性实施方式中，第二类型的沟槽中的第一个具有与第二类型的沟槽中的第二个不同的宽度。
本文所公开的具体结构和功能细节仅仅是代表性的，只是为了描述示例实施方案的目的。然而，示例性实施方案以许多替代形式体现，并且不应该被解释为仅限于本文阐述的实施方案。
一些实施方式可使用各种半导体处理和/或封装技术来实现。一些实施方式可使用与半导体衬底相关联的各种类型的半导体处理技术来实现，该半导体衬底包括但不限于例如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)等等。
本文所用的术语仅用于描述特定实施方式的目的，而并非旨在对这些实施方式进行限制。如本文所用，单数形式“一个”、“一种”和“该”旨在还包括复数形式，除非上下文中另外明确地指出其他情况。还应当理解，当在本说明书中使用术语“包含”和/或“包括”时，规定了所述特征、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、步骤、操作、元件、部件和/或它们的组的存在或添加。
还应当理解，当元件诸如层、区域或衬底被提及在另一个元件上、连接到另一个元件、电连接到另一个元件、耦接到另一个元件、或电耦合到另一个元件时，该元件可直接在另一个元件上、连接另一个元件、或耦接到另一个元件，或可存在一个或多个中间元件。相反，当元件被提及直接在另一个元件或层上、直接连接到另一个元件或层、或直接耦接到另一个元件或层时，不存在中间元件或层。虽然在整个详细描述中可能不会通篇使用术语直接在…上、直接连接到…、或直接耦接到…，但是被示为直接在元件上、直接连接或直接耦接的元件能以此类方式提及。本申请的权利要求可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。
如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在…上方、在…上面、在…之上、在…下方、在…下面、在…之下、在…之以下等等)旨在涵盖器件在使用或操作中的不同取向。在一些实施方式中，在…上面和在…下面的相对术语可分别包括竖直地在…上面和竖直地在…下面。在一些实施方式中，术语邻近能包括横向邻近或水平邻近。
本文参考截面图描述了本发明的发明构思的示例性实施方式，该截面图是示例性实施方式的理想化实施方式(和中间结构)的示意图。因此，可以预期由于例如制造技术和/或公差导致的图示形状的变化。因此，本发明的发明构思的示例性实施方式不应理解为限于本文所示的区域的特定形状，而是应理解为包括例如由制造而导致的形状偏差。因此，附图中所示的区域实质上是示意性的，并且它们的形状并非旨在示出器件区域的精确形状，也并非旨在限制示例性实施方式的范围。
应当理解，尽管本文可使用术语“第一”、“第二”等来描述各种元件，但这些元件不应受这些术语限制。这些术语只用来将一种元件与另一种元件区分开。因此，“第一”元件可被称作“第二”元件，而不脱离本发明实施方式的教导。
除非另外定义，否则本文所用的所有术语(包括技术和科学术语)具有与本发明构思所属领域的普通技术人员通常理解的含义相同的含义。还应当理解，诸如在常用词典中定义的那些术语之类的术语应被解释为具有与其在相关领域和/或本说明书的上下文中的含义一致的含义，并且将不被解释为理想化或过于正式的意义，除非在本文明确定义。
虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求书旨在涵盖落入实施方式的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以示例的方式呈现，而不是限制，并且可以进行形式和细节上的各种改变。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方式能包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。

Claims (13)

1.一种器件的接触结构，所述接触结构包括：
分离沟槽，所述分离沟槽限定在半导体区内；
有源区域，所述有源区域设置在所述分离沟槽的第一侧上；
栅极接触区域，所述栅极接触区域设置在所述分离沟槽的第二侧上；
第一类型的多个沟槽，所述第一类型的多个沟槽设置在所述半导体区的所述有源区域中，所述第一类型的所述多个沟槽中的每个垂直于所述分离沟槽对准并且具有终止在所述分离沟槽处的第一纵向端部，所述第一类型的所述多个沟槽中的每个具有平行于所述分离沟槽对准的宽度；和
第二类型的多个沟槽，所述第二类型的多个沟槽设置在所述半导体区的所述栅极接触区域中，所述第二类型的所述多个沟槽中的每个垂直于所述分离沟槽对准并且具有终止在所述分离沟槽处的第一纵向端部，所述第二类型的所述多个沟槽中的每个具有平行于所述分离沟槽对准的宽度，
其中每单位长度的所述分离沟槽在终止于所述分离沟槽的所述第二侧上的所述栅极接触区域中的所述第二类型的所述多个沟槽的数量小于每单位长度的所述分离沟槽在终止于所述分离沟槽的所述第一侧上的所述有源区域中的所述第一类型的所述多个沟槽的数量，其中在所述有源区域中形成在所述第一类型的一对沟槽之间的有源区域台面的宽度与在所述栅极接触区域中形成在所述第二类型的一对所述沟槽之间的栅极接触区域台面的宽度相同。
2.根据权利要求1所述的接触结构，其中在所述栅极接触区域中形成在所述第二类型的所述多个沟槽之间的栅极接触区域台面的数量与在所述有源区域中形成在所述第一类型的所述多个沟槽之间的有源区域台面的数量的比率小于1，并且具有与所述有源区域中的所述有源区域台面的宽度相同的宽度的所述栅极接触区域台面包括P高电压(PHV)体区。
3.根据权利要求1所述的接触结构，其中器件源极暴露在所述有源区域台面中并且耦接到在所述半导体区的所述有源区域上方延伸的源极接触导电层，其中器件体区暴露在所述栅极接触区域台面中并且耦接到在所述半导体区的所述栅极接触区域上方延伸的所述源极接触导电层的一部分，并且其中栅极电极设置在所述第二类型的所述沟槽中的一个中并且耦接到在所述半导体区的所述栅极接触区域上方延伸的栅极接触导电层，并且其中设置在所述第二类型的所述沟槽中的所述一个中的所述栅极电极从所述有源区域延伸，并且具有与所述有源区域中的栅极电极相同的栅极多晶硅和栅极氧化物结构。
4.根据权利要求1所述的接触结构，其中：
所述第一类型的所述多个沟槽以第一单元节距包括在源极接触单元的阵列中，所述源极接触单元中的每个包括所述第一类型的所述多个沟槽中的一个以及相邻的有源区域台面；并且
所述第二类型的所述多个沟槽以第二单元节距布置为栅极接触单元的阵列，每个单元包括所述第二类型的所述多个沟槽中的一个以及一个邻接的栅极接触台面，所述第二单元节距大于所述第一单元节距。
5.根据权利要求1所述的接触结构，其中垂直于所述分离沟槽对准并且具有终止在所述分离沟槽处的第一纵向端部的所述第二类型的所述多个沟槽中的每个具有终止在平行于所述分离沟槽的栅极终止沟槽处的第二纵向端部。
6.根据权利要求5所述的接触结构，其中所述栅极终止沟槽被配置成建立到所述器件的外部栅极馈电。
7.根据权利要求1所述的接触结构，其中设置在所述半导体区的所述栅极接触区域中并且从所述分离沟槽延伸的所述第二类型的沟槽包括跨过所述半导体区的屏蔽区段延伸的栅极流道沟槽节段，并且其中跨过所述屏蔽区段延伸的所述栅极流道沟槽节段被配置为用于所述屏蔽区段的任一侧上的器件栅极的内部栅极馈电机构。
8.一种器件的接触结构，所述接触结构包括：
分离沟槽，所述分离沟槽限定在半导体区内；
有源区域，所述有源区域设置在所述分离沟槽的第一侧上；
屏蔽接触区域，所述屏蔽接触区域设置在所述分离沟槽的第二侧上；
第一类型的多个沟槽，所述第一类型的多个沟槽设置在所述半导体区的所述有源区域中，所述第一类型的所述多个沟槽中的每个垂直于所述分离沟槽对准并且具有终止在所述分离沟槽处的第一纵向端部，所述第一类型的所述多个沟槽中的每个具有平行于所述分离沟槽对准的宽度；和
第二类型的多个沟槽，所述第二类型的多个沟槽设置在所述半导体区的所述屏蔽接触区域中，所述第二类型的所述多个沟槽中的每个垂直于所述分离沟槽对准并且具有终止在所述分离沟槽处的第一纵向端部，所述第二类型的所述多个沟槽中的每个具有平行于所述分离沟槽对准的宽度，
其中在终止于所述分离沟槽的所述第二侧上的所述屏蔽接触区域中的所述第二类型的所述多个沟槽的数量与在终止于所述分离沟槽的所述第一侧上的所述有源区域中的所述第一类型的所述多个沟槽的数量的比率小于1，并且
其中在所述有源区域中形成在所述第一类型的一对沟槽之间的有源区域台面的宽度与在所述屏蔽接触区域中形成在所述第二类型的一对所述沟槽之间的屏蔽接触区域台面的宽度相同。
9.根据权利要求8所述的接触结构，其中屏蔽接触元件设置在所述屏蔽接触区域中的所述第二类型的沟槽中，并且耦接到在所述半导体区的所述屏蔽接触区域上方延伸的源极接触导电层，并且其中所述屏蔽接触区域中的所述第二类型的所述多个沟槽包括栅极穿通沟槽。
10.根据权利要求9所述的接触结构，其中器件源极暴露在所述有源区域台面和/或所述屏蔽接触区域台面中，并且耦接到所述源极接触导电层。
11.一种与器件进行电接触的方法，包括：
在器件的半导体区内限定分离沟槽，所述器件的有源区域设置在所述分离沟槽的第一侧上并且接触区域设置在所述分离沟槽的第二侧上，所述有源区域和所述接触区域在所述分离沟槽的纵向方向上具有相同宽度；
在所述有源区域中设置第一类型的多个沟槽并且在所述接触区域中设置第二类型的多个沟槽，所述第一类型的所述沟槽中的每个垂直于所述分离沟槽对准并且具有终止在所述分离沟槽处的第一纵向端部，并且具有在所述分离沟槽的所述纵向方向上的宽度；以及
在所述接触区域中设置第二类型的多个沟槽，所述第二类型的所述沟槽中的每个垂直于所述分离沟槽对准并且具有终止在所述分离沟槽处的第一纵向端部，并且具有在所述分离沟槽的纵向方向上的宽度，
其中在终止于所述分离沟槽的所述第二侧上的所述接触区域中的所述第二类型的所述多个沟槽的数量与在终止于所述分离沟槽的所述第一侧上的所述有源区域中的所述第一类型的所述多个沟槽的数量的比率小于1，并且
其中在所述有源区域中形成在所述第一类型的一对沟槽之间的有源区域台面的宽度与在栅极接触区域中形成在所述第二类型的一对所述沟槽之间的栅极接触区域台面的宽度相同。
12.根据权利要求11所述的方法，还包括：
在所述接触区域台面中形成P高电压(PHV)体区，所述接触区域台面的宽度与所述有源区域中的所述有源区域台面的宽度相同。
13.根据权利要求11所述的方法，还包括：
将器件源极接触元件暴露在所述有源区域台面中并且将所述器件源极接触元件耦接到在所述有源区域上方延伸的源极接触导电层；以及
将器件体区暴露在所述接触区域台面中并且将所暴露的器件体区耦接到在所述接触区域上方延伸的所述源极接触导电层的一部分。
CN201910798927.7A 2018-09-11 2019-08-28 沟槽mosfet接触件 Active CN110890327B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311076175.6A CN116885009A (zh) 2018-09-11 2019-08-28 沟槽mosfet接触件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/128,139 US10600905B1 (en) 2018-09-11 2018-09-11 Trench MOSFET contacts
US16/128,139 2018-09-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311076175.6A Division CN116885009A (zh) 2018-09-11 2019-08-28 沟槽mosfet接触件

Publications (2)

Publication Number Publication Date
CN110890327A CN110890327A (zh) 2020-03-17
CN110890327B true CN110890327B (zh) 2023-08-01

Family

ID=69621252

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311076175.6A Pending CN116885009A (zh) 2018-09-11 2019-08-28 沟槽mosfet接触件
CN201910798927.7A Active CN110890327B (zh) 2018-09-11 2019-08-28 沟槽mosfet接触件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311076175.6A Pending CN116885009A (zh) 2018-09-11 2019-08-28 沟槽mosfet接触件

Country Status (3)

Country Link
US (2) US10600905B1 (zh)
CN (2) CN116885009A (zh)
DE (1) DE102019005973A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081554B2 (en) * 2017-10-12 2021-08-03 Semiconductor Components Industries, Llc Insulated gate semiconductor device having trench termination structure and method
JP7092044B2 (ja) * 2019-01-16 2022-06-28 株式会社デンソー 半導体装置
US11362184B2 (en) 2020-06-25 2022-06-14 Infineon Technologies Austria Ag Contact structure for power semiconductor devices
US11552017B2 (en) 2021-01-25 2023-01-10 Semiconductor Components Industries, Llc Trench gate transistors with low-resistance shield and gate interconnects
US11652027B2 (en) 2021-03-08 2023-05-16 Semiconductor Components Industries, Llc Vertical transistors with gate connection grid
CN113314589A (zh) * 2021-05-17 2021-08-27 无锡新洁能股份有限公司 沟槽型功率半导体器件及其制造方法
US11888060B2 (en) 2021-09-01 2024-01-30 Semiconductor Components Industries, Llc Power MOSFET with improved safe operating area

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748268B1 (en) * 2012-12-20 2014-06-10 Alpha to Omega Semiconductor, Inc. Method of making MOSFET integrated with schottky diode with simplified one-time top-contact trench etching

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10350684B4 (de) * 2003-10-30 2008-08-28 Infineon Technologies Ag Verfahren zur Herstellung einer Leistungstransistoranordnung und mit diesem Verfahren hergestellte Leistungstransistoranordnung
US8193580B2 (en) * 2009-08-14 2012-06-05 Alpha And Omega Semiconductor, Inc. Shielded gate trench MOSFET device and fabrication
US8304314B2 (en) * 2008-09-24 2012-11-06 Semiconductor Components Industries, Llc Method of forming an MOS transistor
US8362548B2 (en) * 2008-11-14 2013-01-29 Semiconductor Components Industries, Llc Contact structure for semiconductor device having trench shield electrode and method
US7897462B2 (en) * 2008-11-14 2011-03-01 Semiconductor Components Industries, L.L.C. Method of manufacturing semiconductor component with gate and shield electrodes in trenches
US8187939B2 (en) * 2009-09-23 2012-05-29 Alpha & Omega Semiconductor Incorporated Direct contact in trench with three-mask shield gate process
US8431457B2 (en) * 2010-03-11 2013-04-30 Alpha And Omega Semiconductor Incorporated Method for fabricating a shielded gate trench MOS with improved source pickup layout
US8502302B2 (en) * 2011-05-02 2013-08-06 Alpha And Omega Semiconductor Incorporated Integrating Schottky diode into power MOSFET
US8907415B2 (en) * 2011-05-16 2014-12-09 Force Mos Technology Co., Ltd. High switching trench MOSFET
US8772865B2 (en) * 2012-09-26 2014-07-08 Semiconductor Components Industries, Llc MOS transistor structure
US9385228B2 (en) * 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748268B1 (en) * 2012-12-20 2014-06-10 Alpha to Omega Semiconductor, Inc. Method of making MOSFET integrated with schottky diode with simplified one-time top-contact trench etching

Also Published As

Publication number Publication date
CN116885009A (zh) 2023-10-13
US20200083366A1 (en) 2020-03-12
US11227946B2 (en) 2022-01-18
US10600905B1 (en) 2020-03-24
DE102019005973A1 (de) 2020-03-12
CN110890327A (zh) 2020-03-17
US20200220009A1 (en) 2020-07-09

Similar Documents

Publication Publication Date Title
CN110890327B (zh) 沟槽mosfet接触件
US10861965B2 (en) Power MOSFET with an integrated pseudo-Schottky diode in source contact trench
US8193565B2 (en) Multi-level lateral floating coupled capacitor transistor structures
DE112004003046B4 (de) Leistungshalbleitervorrichtungen
US8592906B2 (en) High-voltage semiconductor device with lateral series capacitive structure
US9299788B2 (en) Multi-gate VDMOS transistor
US11652167B2 (en) Semiconductor device having junction termination structure and method of formation
US20230387293A1 (en) Transistor structure
US20240014275A1 (en) Semiconductor device
US9324800B1 (en) Bidirectional MOSFET with suppressed bipolar snapback and method of manufacture
EP3896744A1 (en) Termination for trench field plate power mosfet
KR102572223B1 (ko) 전력 반도체 소자 및 그 제조 방법
US20220223731A1 (en) Vertical trench gate fet with split gate
CN112864248A (zh) Sgtmosfet器件及制造方法
US11824111B2 (en) Semiconductor device
WO2023188755A1 (ja) 半導体装置
KR20230009275A (ko) 전력 반도체 소자 및 그 제조 방법
JP2023549543A (ja) 縦型半導体素子およびその製造方法
CN117594639A (zh) Sgt器件的源极场板引出结构及其制造方法
CN118486727A (zh) 半导体器件
KR20230009264A (ko) 전력 반도체 소자 및 그 제조 방법
KR20230009265A (ko) 전력 반도체 소자 제조 방법
KR20230009268A (ko) 전력 반도체 소자 및 그 제조 방법
CN118866937A (zh) 半导体装置及其制造方法
CN116093130A (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant