JP2023501796A - 量子コンピューティングシステムのグローバル制御 - Google Patents

量子コンピューティングシステムのグローバル制御 Download PDF

Info

Publication number
JP2023501796A
JP2023501796A JP2022528315A JP2022528315A JP2023501796A JP 2023501796 A JP2023501796 A JP 2023501796A JP 2022528315 A JP2022528315 A JP 2022528315A JP 2022528315 A JP2022528315 A JP 2022528315A JP 2023501796 A JP2023501796 A JP 2023501796A
Authority
JP
Japan
Prior art keywords
resonator
magnetic field
quantum
quantum processor
dielectric resonator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022528315A
Other languages
English (en)
Inventor
ドウヅラク、アンドリュー
ジェイムズ プラ、ジャリッド
Original Assignee
ニューサウス イノベーションズ ピーティーワイ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2019904308A external-priority patent/AU2019904308A0/en
Application filed by ニューサウス イノベーションズ ピーティーワイ リミテッド filed Critical ニューサウス イノベーションズ ピーティーワイ リミテッド
Publication of JP2023501796A publication Critical patent/JP2023501796A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/10—Dielectric resonators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/465—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
    • C04B35/47—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on strontium titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H01F10/1933—Perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/11—Single-electron tunnelling devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/495—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on vanadium, niobium, tantalum, molybdenum or tungsten oxides or solid solutions thereof with other oxides, e.g. vanadates, niobates, tantalates, molybdates or tungstates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)
  • Measurement Of Radiation (AREA)

Abstract

量子プロセッサにおいて１つまたは複数の量子ビットを制御するためのシステム及び方法が開示されている。このシステムは、１つまたは複数のスピンベースの量子ビットを含む量子プロセッサ、及び量子プロセッサの近くに配置された誘電体共振器を含む。誘電体共振器は磁界を提供する。量子プロセッサは、磁界の一部が量子プロセッサの１つまたは複数のスピンベースの量子ビットのスピン遷移を制御するように、共振器によって提供される磁界の一部に配置されている。

Description

本開示の態様は、量子コンピューティングシステムにおいて量子ビットを制御するための方法及びシステムに関する。
量子コンピュータと量子シミュレータは、基礎科学や医学研究から国家安全保障に至るまで、現代社会の多くの側面に大変革を起こす準備を整えている。素因数分解や暗号突破の発見、第一原理からの新しい材料の設計、人工知能、機械学習など、これらのアプリケーションの多くの防御への影響は著しいものになる。いくつかのアプリケーションは、エラー修正プロトコルを使用しない中規模の量子コンピュータ（１００～１０００量子ビット）で実行可能であると期待されるが、最も破壊的なアルゴリズムのいくつか、例えば、素因数分解のためのＳｈｏｒのアルゴリズムは、１００万量子ビットを超える大規模かつ完全にフォールトトレラントな量子コンピュータを必要とする。
しかし、そのような大規模な量子コンピュータを商業的に製造できる前に、いくつかのハードルを克服する必要がある。そのようなハードルの１つは、量子ビット（量子情報制御の基本単位）の制御である。現在まで、量子ビットの状態を制御するためにいくつかの技術が提案されているが、これらの技術は効果的にスケールアップできないか、より高速なデコヒーレンスをもたらす。
したがって、量子ビットの動作に悪影響を及ぼさずに複数の量子ビットを同時に制御することができるスケーラブルな量子ビット制御システムが必要とされている。
第１の態様によれば、本発明は、量子プロセッサ内の１つまたは複数の量子ビットを制御するシステムを提供し、このシステムは、１つまたは複数のスピンベースの量子ビットを含む量子プロセッサと、量子プロセッサに近接して配置された誘電体共振器とを含み、誘電体共振器は磁界を提供し、量子プロセッサは、磁界の一部が量子プロセッサの１つまたは複数のスピンベースの量子ビットのスピン遷移を制御するように、誘電体共振器によって提供される磁界の一部に配置されている。
一実施形態では、量子プロセッサの複数のスピンベースの量子ビットは、極低温で誘電体共振器によって提供される磁界の一部によって操作及び制御される。
いくつかの実施形態では、極低温は４ケルビン以下である。
さらなる実施形態では、誘電体共振器は、室温と比較して極低温で増加する誘電率を有する誘電体材料でできている。
いくつかの実施形態では、共振器の誘電率は、極低温で１０００から４０，０００の範囲にある。
いくつかの実施形態では、１つまたは複数のスピンベースの量子ビットを制御する磁界の一部は、均一なＡＣ磁界である。
いくつかの実施形態では、磁界の一部は、量子プロセッサの複数のスピンベースの量子ビットを同時に制御するためのグローバル磁界として機能する。
いくつかの実施形態では、誘電体共振器は、磁界から空間的に分離された電界を生成する。
いくつかの実施形態では、誘電体共振器の磁界は、共振器の表面に垂直である。
いくつかの実施形態では、電界は、１つまたは複数のスピンベースの量子ビットとの電界の相互作用、ならびに量子プロセッサのオンチップ測定及び制御電子機器を最小化するために、量子プロセッサの位置から離れて閉じ込められている。
いくつかの実施形態では、電界は共振器内を循環する。
いくつかの実施形態では、誘電体共振器は、ペロブスカイト構造（ＸＩＩＡ２＋ＶＩＢ４＋Ｘ２－ ３）を有する化合物のクラスからの材料でできている。
いくつかの実施形態では、誘電体共振器は、タンタル酸カリウム（ＫＴａＯ３）またはチタン酸ストロンチウム（ＳｒＴｉＯ３）でできている。
いくつかの実施形態では、誘電体共振器は、約５×１０－７ｍ３の共振モード体積を提供する。
いくつかの実施形態では、量子プロセッサは、固体半導体または超伝導量子プロセッサである。
いくつかの実施形態では、誘電体共振器は、誘電体材料の固体ブロックの形態であり、量子プロセッサは、量子プロセッサの１つまたは複数のスピンベースの量子ビットが誘電体共振器に面して誘電体共振器によって提供されるＡＣ磁界の一部と相互作用するように、誘電体共振器の上または下に配置される。
いくつかの実施形態では、システムは、磁界を生成するために誘電体共振器にマイクロ波入力信号を提供するための調整可能な結合要素をさらに含む。誘電体共振器は、量子プロセッサの極低温環境への影響を最小限に抑える低電力のマイクロ波入力信号を必要とする場合がある。
いくつかの実施形態では、共振器は、極低温で１００より大きい値を有する品質係数Ｑを有する。
いくつかの実施形態では、共振器によって生成される磁界の周波数は、核スピンを制御するために１．０ＭＨｚから１．０ＧＨｚの無線周波数範囲にある。
いくつかの実施形態では、共振器によって生成される磁界の周波数は、マイクロ波周波数範囲内にあり、これは、電子スピンを制御するために１．０ＧＨｚから１００．０ＧＨｚの範囲内にある。
第２の態様によれば、本発明は、本発明の第１の態様で説明したシステムを使用して、量子プロセッサ内の１つまたは複数のスピンベースの量子ビットを制御するための方法を提供する。
本明細書で使用される場合、文脈上別段の必要がある場合を除いて、「含む（ｃｏｍｐｒｉｓｅ）」という用語及び「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｃｏｍｐｒｉｓｅｓ）」及び「含まれる（ｃｏｍｐｒｉｓｅｄ）」などの用語の変形は、さらなる添加物、成分、整数またはステップを除外することを意図しない。
本発明のさらなる態様及び前の段落に記載された態様のさらなる実施形態は、例として、かつ添付の図面を参照して与えられた以下の説明から明らかになるであろう。
ローカルオンチップ伝送ラインによって制御されるドナーベースの量子ビットを有する従来技術の量子コンピューティングデバイスを示す。 ローカルオンチップ伝送ラインによって制御される量子ドット量子ビットを有する従来技術の量子コンピューティングデバイスを示す。 量子ビットのグローバル制御を採用する従来技術のスケーラブルなドナーベースの量子コンピュータの概略アーキテクチャを示す。 磁界と電界を分離し、それらを異なる領域に向けることができる従来技術のループギャップ共振器を示す。 本開示の例示的な実施形態による、ペロブスカイト材料（タンタル酸カリウムとしても知られ、ＫＴａＯ３の化学式を有する）でできており、基本共振周波数が４．５ＧＨｚである誘電体共振器の上面図を示す。 図５の長方形誘電体共振器のＴＥｚ１１１モード（本開示ではＴＥ１１δとも呼ばれる）が励起されたときの磁界及び電界プロファイルを示す。 図５の長方形誘電体共振器のＴＥｚ１１１モード（本開示ではＴＥ１１δとも呼ばれる）が励起されたときの磁界及び電界プロファイルを示す。 本開示の例示的な実施形態による、誘電体共振器によって生成される均一な磁界を使用した量子ビットのグローバル制御を採用する、スケーラブルなドナーベースの量子コンピュータのアーキテクチャを示す。 誘電体共振器の代替形状の例を示す。 誘電体共振器の代替形状の例を示す。 本開示の別の実施形態による、誘電体共振器によって生成される均一な磁界を使用した量子ビットのグローバル制御を採用する、スケーラブルなドナーベースの量子コンピュータのアーキテクチャを示す。 電界線及び磁力線を有する本開示のいくつかの実施形態による共振器を示す。 １００μＷのマイクロ波信号電力で励起された共振器の基本モードの磁界の大きさの有限要素シミュレーションを示す。 １００μＷのマイクロ波信号電力で励起された共振器の基本モードの電界の大きさの有限要素シミュレーションを示す。 同軸ループカプラーからプローブした、誘電体共振器の基本モードに近い共振器のマイクロ波反射Ｓパラメータを示すプロットである。 実験で使用された量子プロセッサチップの走査型電子顕微鏡写真（ＳＥＭ）である。 図１３Ａの量子プロセッサチップとデバイスの伝導帯プロファイルの中央を通る断面である。 図１３Ａのデバイスにおけるスピン量子ビットの安定性図である。 図１４Ａに示される安定性図の一部に重ねられた読み出しパルスシーケンスを示す。 本開示の共振器を使用する電子スピン共鳴測定のためのパルス方式を示す。 印加されたマイクロ波周波数の関数としてのトリプレット確率を示すチャートである。 印加されたマイクロ波周波数及びＤＣ磁界の関数としての三重項確率を示す。 図１５Ｃの対角線に沿って取られたプロットであり、マイクロ波駆動周波数の関数としての共振器の三重項確率及び反射パラメータを示し、誘電体共振器周波数でのＥＳＲの増強を実証している。
概要
このセクションでは、従来技術の量子コンピューティングシステムの概要と、これらのシステムに実装されている量子ビット制御技術に関連する様々な問題について説明する。
量子コンピューティングシステムの１つのタイプは、個々の量子ビットのスピン状態に基づいており、量子ビットは、シリコン量子チップ内に局在する電子及び核スピンである。これらの電子及び核スピンは、人工量子ドットに閉じ込められている（例えば、図２）か、または量子チップに埋め込まれた天然に生じるドナー原子上にある（例えば、図１）。
出願人によって行われた初期の画期的な量子ビット実験は、これらの量子システムの大きな期待を示しており、量子ビットのコヒーレンス時間、制御、及び測定の忠実度を含む主要性能指数は、他のタイプの量子コンピューティングシステムのほとんどを上回っている。これらの小規模システム（例えば、図１及び２に示されているシステム）では、オンチップ伝送ラインが各個々の量子ビットのローカル制御に使用される。特に、各個々の量子ビットには、量子ビットの位置から数百ナノメートル離れた場所に専用のオンチップ伝送ラインが設けられている。
図１は、単一のドナーベースの量子ビットを有する小規模シリコン量子チップ１０の例を示している。この図に示されるように、量子チップ１０は、シリコン基板の第１の層１２と、精製された形態のシリコンであるシリコン２８同位体（２８Ｓｉ）の第２の層１３とを有する。第１の層１２は、約５００マイクロメートルの厚さを有し、第２の層１３は、約０．９マイクロメートルの厚さを有する。ウィンドウ１４は、量子チップ１０の上面１７の中央部分の拡大図を示している。量子ビット１１は、上面１７のほぼ中央に位置している。量子ビット１１は、電子スピンと核スピンを含む。核スピンは、リン－３１（３１Ｐ）ドナー原子のものであり得る。量子ビット１１を制御するためのオンチップ伝送ライン１５が存在する。オンチップ伝送ライン１５は、量子ビット１１からわずか数百ナノメートル離れた位置にあり、強力な磁気マイクロ波信号Ｂ（電子スピン共鳴信号またはＥＳＲ信号としても知られる）とＲＦ信号（核磁気共鳴信号またはＮＭＲ信号としても知られる）を供給して、量子ビット１１の電子及び核スピンを制御する。ＥＳＲ信号の周波数は約４０ＧＨｚであり得、ＮＭＲ信号の周波数は約１００ＭＨｚであり得る。単一電子トランジスタ（ＳＥＴ）１６は、量子ビット１１の状態を読み取るための電荷センサとして使用される。この図から明らかなように、ＳＥＴセンサ１６は、オンチップ伝送ライン１５及び量子ビット１１のすぐ近くに配置されている。
図２は、人工的に形成された量子ドットに閉じ込められた単一の量子ビット２１を有する量子コンピューティングチップ２０の平面図を示している。このシステムは、量子ビット２１が３１Ｐのような天然に生じるドナー原子ではなく、シリコン量子ドットに局在しているという点で図１のシステムとは異なる。しかしながら、図１の量子チップと同様に、図２の量子チップ２０は、量子ビット２１をローカルに制御するために専用のオンチップ伝送ライン２６を使用している。オンチップ伝送ライン２６は、ＥＳＲ信号及びＲＦ信号（図２には示されていない）を提供する。ＥＳＲ信号は、量子ビット２１を制御するために、参照番号２４によって示されるようにマイクロ波磁力線Ｂを生成する。さらに、量子チップ２０は、量子ビット２１の量子状態を測定するための１つまたは複数のＳＥＴセンサ２５を含む。図２から明らかなように、ＳＥＴセンサ２５は、オンチップ伝送ライン２６及び量子ビット２１のすぐ近くに配置されている。
図１及び２に示されるシステムにおいて、量子ビットは、オンチップ伝送ライン（例えば、伝送ライン１５または２６）を使用して「ローカルに」生成されるマイクロ波磁界においてコヒーレントに動作することができる。これらのシステムでは、ローカルマイクロ波磁界Ｂは「パルスモード」で動作し、つまり、量子ビットの回転が必要なときにオンになる。ローカルマイクロ波磁界Ｂをパルスモードで動作させる理由は、伝送ライン（１５または２６）が強力なＡＣ電界を生成し、ＳＥＴ動作を妨げるためである。したがって、マイクロ波場は通常、少なくとも量子ビット測定の前にオフにされる。
上記の量子ビットのローカル制御（すなわち、量子ビットごとの専用伝送ライン）は、小規模量子コンピュータにうまく実装されてきている。しかしながら、これらのローカル伝送ラインによって生成されるローカル制御信号に関連するいくつかの複雑さ及び／または欠点がある場合がある。
まず、伝送ライン（例えば、伝送ライン１５または２６）でのインピーダンス不整合は、量子ビットの量子状態の測定に使用される高感度のＳＥＴに干渉する可能性のあるスプリアス電界を生成し、制御ＥＳＲ及びＮＭＲ信号が伝送ラインによって印加される間ＳＥＴが使用できなくなる。図１及び２から明らかなように、ＳＥＴは伝送ラインから近接して（例えば、ナノメートル範囲で）配置されており、これらの伝送ラインによって生成されるスプリアス電界は、隣接するＳＥＴの動作に影響を与える可能性がある。
第二に、伝送ラインで誘導されたマイクロ波電流（制御ＥＳＲ信号によって生成された）と量子チップの他の場所で誘導された電流からのジュール熱は、チップ温度を上昇させる。これは、量子ビット状態の測定と初期化の忠実度に深刻な影響を与える。
第三に、量子ビット制御伝送ラインあたり１００ｎＷを超える熱が量子チップにおいて放散されることが分かった。量子システムは熱雑音の影響を非常に受けやすいため、通常は非常に低い温度（数十から数百ミリケルビンのオーダー）で動作する。システムをこれらの温度に下げるために希釈冷凍機が使用されるが、これらの希釈冷凍機が提供するのは有限量の冷却能力である。例えば、一部の希釈冷凍機は、２０ｍＫで１５μＷの冷却能力を備えている。量子ビットあたり１００ｎＷの熱が放散されることを考えると、現在利用可能な冷凍能力で量子チップの量子ビット数を増やすことは困難であり、これは、２０ｍＫの温度を維持しながら、一般的な希釈冷凍機が処理できる限界である。２００～３００μＷのより大きな冷却能力は、より高い温度（約１００ｍＫ）で利用できるが、許容される量子ビットの数は依然として基本的に制限されている。例えば、１００量子ビットの場合、１０μＷの熱が放散され、これは、一般的な希釈冷凍機が処理できる限界である。
ローカル伝送ラインが中規模または大規模な量子コンピュータに実装されると、ローカル制御フィールドの上記の問題は管理できなくなる。第一に、数百、数千、さらには数百万の量子ビットを含む量子チップに、量子ビットごとに１本の伝送ラインを実装することは非常に複雑である。マルチ量子ビット量子チップで量子ビットごとに１つの伝送ラインの実装が成功したとしても、伝送ラインによって生成されるジュールの加熱量は、量子チップの動作に必須である極低音の環境（４Ｋ以下の温度）を破壊する可能性がある。さらに、複数の伝送ラインでのインピーダンス不整合によって生成される電界は非常に大きく、敏感なＳＥＴの動作に悪影響を与える可能性がある。さらに、そのような配置では、伝送ラインがチップ領域の大部分を占めることになる。例えば、単一の伝送ラインのサイズは、ナノメートルサイズから数百マイクロメートルまで拡張し得る。これは、原子サイズの量子ビットを備えた量子プロセッサにとってはかなりのスペースであり、このことが中規模または大規模の量子コンピュータ用の量子チップのアーキテクチャ設計を深刻に複雑にする可能性がある。
上記の問題により、量子コンピューティングの分野では、量子ビットごとに１本の伝送ラインを使用した量子ビットのローカル制御は、中規模または大規模の量子コンピュータにスケーリングするための実行可能なソリューションではない場合があることが認められている。したがって、量子ドットベースの量子コンピュータとドナーベースのスピン量子コンピュータの両方の量子チップアーキテクチャの新たなモデルは、スケーラブルな量子コンピュータのための複数の量子ビットの「グローバル」制御の実装を提案する。
例えば、図３は、既知のスケーラブルなシリコン量子コンピューティング構造３０の分解された概略アーキテクチャを示している。この構造は、同位体精製されたシリコン２８（２８Ｓｉ）基板で形成される。具体的には、複数のドナー原子３１がシリコン格子に埋め込まれている。２セットの制御ラインがアーキテクチャ全体に広がっている。制御ラインは、量子ビット層の上の上部制御層３２上に配置され、制御ラインは、量子ビット層の下の下部制御層３４上に配置される。制御ライン３３及び３５は、十字形の構成で、互いに対して垂直に配置されている。２つの平面の制御ラインは物理的に交差しないが、格子の２つの垂直に整列した部分を通過する交点３９ａを画定する。これらの交点のいくつかの周りに、高濃度にドープされたシリコンアイランドの形で提供される制御要素３９が形成される。各アイランドは、アイランドの上下に配置されたそれぞれの制御部材を備えた単一電子トランジスタ（ＳＥＴ）を形成する。これらの制御部材のペアはトランジスタのソースとドレインとして機能し、もう１つのペアはトランジスタゲートとして機能する。
構造３０では、底面の制御ライン３５は、２つのインターリーブされたグループ３５ａ及び３５ｂに分離されている。制御ライン３５ａは、ＳＥＴのドレイン（Ｄ）として機能し、制御ライン３５ｂは、ＳＥＴ３９のゲート（ＧＢ）として機能する。同様の構成が、ＳＥＴ３９のソース（Ｓ）及びゲート（ＧＡ）としてそれぞれ機能する上面の制御ライン（例えば、制御ライン３３ａ及び３３ｂ）について示されている。各ＳＥＴ３９は、それぞれの制御アイランド３９ａを介して１つまたは複数のドナー原子３１と相互作用する。
この量子コンピューティング構造３０は、複数の量子ビットのグローバル制御を同時に採用するドナーベースのシリコン量子チップ３０を有する。このシステムでは、グローバルマイクロ波（ＭＷ）及び無線周波数（ＲＦ）制御信号３６は「常時オン」状態にあるが、量子ビットが「常時オン」グローバル制御信号によって回転／制御される必要があるときはいつでも、適切な電気信号が個々の量子ビットに印加される。
グローバル制御は、量子チップ３０全体にわたって存在する「グローバル」マイクロ波（ＭＷ）及び無線周波数（ＲＦ）制御フィールド３６を生成することによって、このシステムに実装される。動作中、システム３０全体がミリケルビン温度範囲に冷却される。次に、制御ライン３３及び３５に印加されたパルスは、量子ビット論理状態間の遷移を駆動することができる。
１つのアプローチでは、これらのＭＷ及びＲＦ制御フィールド３６は、共振器が通常銅またはいくつかの他の高導電性金属から構成され、一連のマイクロ波パルスでプローブされる、３次元（３Ｄ）マイクロ波共振器（周波数ω及び品質係数Ｑ）に、シリコン量子チップ３０を埋め込むことによって生成することができる。
しかしながら、この配置にはいくつかの問題がある。例えば、チップ３０上の金属ゲート及びボンドワイヤの高い導電率は、マイクロ波共振器の共振周波数ω及び品質係数Ｑなどの重要な特性に悪影響を与える可能性がある。さらに、これらのマイクロ波共振器は、通常、空洞内に大きなＡＣ電界を生成し、これは、チップ３００上の敏感なＳＥＴセンサデバイス３９に干渉し、損傷を与える可能性があり、それにより、量子プロセッサの量子ビット状態の所望の動作及び検出に著しく影響を与える可能性がある。
スピン共鳴アプリケーションで使用されるいずれかのマイクロ波共振器の重要なメトリックは、電力から磁界への変換係数Ｃであり、これは、マイクロ波入力信号がスピン回転を駆動するために必要なＡＣ磁界にどれだけうまく変換されるかを定量化する。関係Ｂ１＝Ｃ√Ｐは、マイクロ波共振器内に蓄積された磁界Ｂ１を、入力マイクロ波信号電力Ｐ及び変換係数Ｃに関連付ける。量子プロセッサ／チップでの量子ビット回転には、高磁気ＭＷ磁界が必要であり、これは、マイクロ波共振器内に実行可能なＭＷ磁界Ｂ１を生成するには、ＣもしくはＰ、またはその両方が適度に高くなければならないことを意味する。
本出願の発明者は、従来の金属／銅マイクロ波空洞は変換係数Ｃが低いことを理解した。したがって、関係Ｂ１＝Ｃ√Ｐによれば、量子チップが従来の金属／銅マイクロ波共振器の内部に配置された場合、量子ビットの十分に速いスピン回転を駆動するためには、（これらの空洞の変換係数Ｃが非常に低いので）入力マイクロ波信号の実質的に高い電力Ｐが必要とされるであろう。しかしながら、入力マイクロ波信号のそのような高出力は、量子チップ／プロセッサが存在し、動作することができる極低温環境と両立しないであろう。
したがって、本発明者らは、従来の金属／銅マイクロ波空洞は、量子チップ／プロセッサの量子ビットにグローバル制御信号を適切に提供することができないと結論付けた。
グローバル制御を提供するためのもう１つの実験技術が存在していた。この技術は、ループギャップ共振器を採用している。図４に示すように、ループギャップ共振器４０は、内径ｒ、長さｚ、壁厚ｗ、及び共振器４０の長さに沿って延びる分離の容量性ギャップｔを有する。このループギャップ共振器は、共振モードの電界成分（Ｅ）と磁界成分（Ｈ）の間に空間的な分離を提供するように設計されている。理想的には、共振器４０は、容量性ギャップの間に電界成分を閉じ込め、磁界成分が共振器４０の上部断面から下部断面までループで循環することを可能にすることが想定される。
この共振器４０は、Ｃ≒０．０３ｍＴ／√（ｍＷ）の変換係数、及びＱ≒２００の品質係数を示した。これは、比較的低い電力の入力ＭＷ信号、例えば、Ｐ＝１０ｍＷ、（これは、従来のマイクロ波共振器に必要な比較的高い電力と比較すると低いが、一般的な希釈冷凍機の冷却電力と比較すると依然として高い）を使用して、必要な量子ビット回転／制御を提供できるＭＷ磁気制御信号を生成できることを意味する。
量子ビットがループギャップ共振器４０の磁界成分内に配置されるとき、それは磁界成分Ｈによってのみ影響を受け、容量性ギャップ内に閉じ込められた電界成分Ｅを見ない。したがって、このループギャップ共振器によって提供される電界成分と磁界成分の分離は、量子ビット（及び特にＳＥＴデバイス）に対する共振器の悪影響を低減し、逆もまた同様である。
しかしながら、実際の実験結果は、かなり低い電力（例えば、必要な量子ビット制御を提供するのにさえ十分ではない０．５ｍＷ）でさえ、共振器４０の内部に高い残留漂遊電界があることを示している。この漂遊電界は、量子チップのＳＥＴデバイスセンサを圧倒するのに十分であり、したがって、量子ビットスピン測定に悪影響を及ぼす。
さらに、共振器４０が必要とするのは、従来の共振器によって必要とされるよりも低い入力電力ＭＷ信号であるが、十分な量子ビット制御周波数（２～３ＭＨｚ）を達成するために、少なくとも約１０ｍＷの入力電力が必要とされる。この電力は、ミリケルビン温度範囲での量子チップの連続動作を可能にするには、少なくとも３桁高すぎる。さらに、この入力電力範囲は量子チップを加熱し、その通常の動作を妨害する。そのため、ループギャップ共振器でさえ、グローバル制御をうまく実証することはできない。
したがって、量子ビットが量子コンピューティングを実行するために動作できる環境を破壊することなく、量子チップ内の複数の量子ビットを制御するためのグローバル制御信号の実装は、うまく実施されていない。言い換えれば、中規模及び大規模の量子コンピュータの場合、量子チップ内の量子ビットの繊細な環境を乱すことなく、複数の量子ビットを集合的に制御するためのグローバル制御信号の実装は、依然として未解決の課題である。
量子チップ環境の要件のいくつかには、例えば、量子チップの期待される機能を確保するために必要な極低温で量子チップを維持することが含まれる。極低温の要件は、量子チップ／プロセッサの量子現象が非常に低い温度でのみ発生するという事実から生じる。より高い温度は、量子ビットの特定の特性（例えば、共振周波数、コヒーレンス時間など）とそれらの量子挙動を全体的に簡単に変える可能性がある。通常、極低温の制約では、１ｍＫ～４Ｋの範囲の温度で量子チップ／プロセッサを動作させる必要がある。他の要件には、いかなる漂遊電界または制御信号によって生成された電界もＳＥＴセンサ及び量子ビットに影響を与えないようにすることが含まれる。すでに説明したように、マイクロ波共振器はグローバル制御場を提供できるが、量子チップ／プロセッサと統合すると、これらは複数の問題を引き起こす。
グローバル制御用共振器
本出願の発明者は、そのようなグローバル制御場を生成するために、量子ビットを効果的に制御／回転させるのに十分に高いＭＷ磁気制御場を提供することができ、同時に、量子チップ／プロセッサが動作する脆弱な環境を破壊しないマイクロ波共振器が必要であることを認識した。
本開示は、そのような共振器の１つを開示する。特に、本明細書に開示される共振器は、高誘電率の固体マイクロ波共振器であり、これはスピンベースの量子チップ／プロセッサの近くに配置して、量子チップ上の量子ビットを制御するために必要な磁界を向けることができる。
特定の実施形態では、共振器は、誘電媒体、特に量子常誘電媒体で形成されている。一実施形態では、量子常誘電媒体は、ペロブスカイト構造（ＸＩＩＡ２＋ＶＩＢ４＋Ｘ２－ ３）を有する。特定の実施形態では、量子常誘電媒体は、タンタル酸カリウム（ＫＴａＯ３）またはチタン酸ストロンチウム（ＳｒＴｉＯ３）である。量子常誘電媒体は、極低温で非常に大きな誘電率を示す。例えば、タンタル酸カリウムはεｒ≒４，３００の誘電率を示し、チタン酸ストロンチウムはεｒ≒２６，０００の誘電率を示す。この大きな誘電率εｒは、誘電体共振器内の電界の非常に緊密な閉じ込めを提供し、電界成分と磁界成分の明確な空間的分離を可能にする。さらに、誘電体共振器の共振周波数は、材料の誘電率εｒとそのモード体積Ｖに反比例し、次の関係で与えられる。
ω∝１／（εｒ １／２Ｖ１／３）
したがって、与えられた周波数ωに対して、極低温で大きなεｒを示すこれらの常誘電材料を使用することにより、共振器のモード体積Ｖを減らすことができる。
このクラスの材料は、マイクロ波損失も非常に低く（例えば、ＫＴａＯ３の場合はｔａｎδ～１０－４～１０－５）、これが非常に高い品質係数（ＫＴａＯ３の場合はＱ～３０，０００）を可能にする。
さらに、この共振器は、量子ビットのスピンを制御するための高ＭＷ磁界要件を満たすために、非常に高い変換係数Ｃを持っている（関係Ｂ１＝Ｃ√Ｐによる）。変換係数Ｃは、関係
Figure 2023501796000002
に従って、品質係数Ｑ、周波数ω、及びモード体積Ｖに依存する。通常、動作周波数ωは他の実験的考察によって固定されている。したがって、典型的な実施形態では、高変換係数Ｃは、高品質係数Ｑを提供することによって、または低モード体積Ｖを提供することによって、または高品質係数Ｑと低モード体積Ｖの組み合わせを提供することによって達成される。量子常誘電媒体の特性の組み合わせにより、大きな変換効率（例えば、ＫＴａＯ３の場合はＣ≒１ｍＴ／√（ｍＷ））が生成され、これは、それ自体がミリケルビン温度での連続動作に十分である。この変換係数は、形成された共振器の品質係数を増加させることによってさらに改善できる。
一例では、本開示の態様に従って形成された共振器は、ミリケルビン温度範囲内の１５μＷの入力電力で３ＭＨｚのラビ周波数で動作することができる。ラビ周波数は次の式、ΩＲ＝γｅＢ１／２で定義され、ここで、γｅ＝２８ＧＨｚ／Ｔは電子スピンの磁気回転比であり、２で割ると回転波近似が得られる。この達成可能な変換係数のため、開示された共振器は、それに隣接して配置された量子チップ／プロセッサを過熱しない。
図５は、本開示の実施形態による例示的な固体誘電体共振器５０の平面図を示している。一例では、直方体誘電体共振器の寸法は、１ｍｍ×１ｍｍ×０．５ｍｍであり得る。通常、誘電体共振器に現れるモードには、ＴＥモード（電界がｚ軸を横切る）、ＴＭモード（磁界がｚ軸を横切る）、及びハイブリッドモード（電界と磁界の両方がｚ軸に平行な成分を有する）の３種類がある。円筒形及び環状共振器は、通常、３つのモード全てを示す。
ＴＥ１１δモードは、ＥＳＲの実行に特に役立つ。表記ＴＥ１１δは、共振器５０がｚ軸において双極子のように放射し、ｚが最小寸法であるときに発生することを示すために使用される。このモードでは、共振器５０によって生成されるＡＣ磁界は、共振器５０の表面５１に垂直であり、共振器の表面５１から外向き（または内向き）に延びるが、電界成分は、磁界成分の方向に対して横方向であり、そして共振器５０内に閉じ込められている。
図６Ａ及び６Ｂは、誘電体共振器５０の斜視図を示している。特に、図６Ａは、ＴＥ１１δモードが励起されたときの誘電体共振器５０の磁力線を示し、図６Ｂは、ＴＥ１１δモードが励起されたときの誘電体共振器５０の電界線を示している。図６Ａに見られるように、磁界成分Ｂ１は、誘電体共振器５０の表面５１及び５２に垂直である。同様に、図６Ｂから、この共振器の電界成分Ｅは、ほぼ完全に閉じ込められ、誘電体共振器５０内を循環していることが明らかである。
量子ビットのグローバル制御のアーキテクチャ例
図７は、量子コンピューティングチップ／プロセッサ上の量子ビットをグローバルに制御するための配置７０を示している。この図に示されるように、この配置は、量子チップ／プロセッサ７５、誘電体共振器５０、及びカプラー７４を含む。この配置の誘電体共振器５０は、量子チップ／プロセッサの１つまたは複数の量子ビットが誘電体共振器５０の表面５１の下にあるように、量子チップ７５の上に配置される。カプラー７４は、誘電体共振器５０の上方に配置されて、共振器を励起する。一実施形態では、カプラー７４は、ＴＥ１１δモードで共振器を励起するように構成され、共振器５０は、共振器５０の底部と量子ドット量子ビットチップ７５の間に小さなギャップ（誘電体共振器の高さ未満）を有する量子チップの上に配置される。
この実施形態では、カプラー７４は、入力ＭＷ信号を誘電体共振器５０に提供する同軸ケーブルである。代替の実施形態では、ＭＷ入力信号は、異なる形状のカプラーによって提供され得る。さらに他の実施形態では、ＭＷ入力信号は、いくつかの手段によって提供され得る。例えば、リソグラフィで画定されたカプラーを備えたプリント回路基板を使用したり、導波管とアイリスを介して結合したりする。
ＭＷ入力信号が共振器５０に提供されると、電界Ｅ及び磁界Ｂが共振器内に生成される。上記のように、電界成分Ｅは、共振器５０内にしっかりと閉じ込められているが、磁界成分Ｂは、共振器５０の表面５１及び５２に垂直の方向にある。したがって、チップ／プロセッサ７５上に位置し、表面５１に面する１つまたは複数の量子ビットは、磁界成分Ｂと相互作用する。この磁界は、チップ７５上の１つまたは複数の量子ビットを制御するためのグローバル磁界として機能する。
一実施形態では、単一量子ビットは、誘電体共振器５０によって生成されるグローバル磁界Ｂによって制御される。代替の実施形態では、複数の量子ビット（数百、数千、または数百万）は、誘電体共振器５０によって生成されるグローバル磁界Ｂによって同時に制御することができる。
システム７０の全ての構成要素は、図７に示されるように、カスタムデバイスエンクロージャ７１内に収容することができる。さらなる実施形態では、プリント回路基板を利用してもよい。
代替の実施形態では、量子チップ／プロセッサ７５が誘電体共振器５０の上に配置されている場合、量子ビットは誘電体共振器５０の表面５２に面していてもよい。
上記の実施形態は直方体形状の共振器５０を説明しているが（図５～７及び９を参照）、本発明は共振器のこの特定の形状に限定されず、代替の共振器形状もまた、本明細書に記載の方法及びシステムを実現するために採用され得る。例えば、共振器は、正方形、円盤形（図８ａの円盤形の共振器８０を参照）、円筒形、環状（図８ｂの環状共振器８２を参照）、正方形の環状または長方形の環状などであり得る。
図８ｂに示されるような共振器の環状形状の場合、量子チップ（この図には示されていない）は、中央空洞８３の内側、または空洞８３の真下または真上に保持され得る。このタイプの形状の利点は、より高い磁界強度へのアクセスを潜在的に可能にすることである（この形状の磁界が共振器８２の中心でピークに達するため）。
本開示のいくつかの実施形態では、所与の共振器（数千のオーダーの誘電率を有する）について、各寸法（例えば、長さ、高さ、幅、厚さ、または直径）は、１００マイクロメートルから１０ミリメートルの範囲にあり得る。与えられた誘電率に対して、共振器の動作周波数はその体積に依存する。したがって、共振器の寸法を互いに調整して、特定の体積、したがって特定の動作周波数を達成することができる。例えば、直方体形状のタンタル酸カリウム共振器は、０．５ｍｍ×１ｍｍ×１ｍｍの体積で製造することができる。このような共振器は、約４．５ＧＨｚの共振周波数を提供する（タンタル酸カリウムの誘電率は、ｍＫ温度で４３００である）。この共振器の高さを４分の１に減らし、長さと幅をそれぞれ２倍に増やして（つまり、０．１２５ｍｍ×２ｍｍ×２ｍｍ）、同じ体積及び同様の共振周波数を得ることができる。
本開示のいくつかの実施形態では、共振器とチップとの間の動作距離は、５０マイクロメートルから５ミリメートルの範囲である。共振器と量子チップの間の動作距離は、共振器のモードサイズによって設定され、モードサイズは、共振器の寸法によって制限される。本質的に、共振器と量子チップの間の分離は、共振器の高さよりも小さい。
一実施形態では、サファイアスペーサまたはプレートなどの低マイクロ波損失正接材料を、量子チップ／プロセッサ７５と誘電体共振器５０との間のギャップ／分離に配置してもよい。この配置９０は、図９に示され、共振器５０は、サファイアプレート９２によって量子プロセッサチップ７５から離間されている。代替の実施形態では、誘電体共振器５０は、２つの表面の間に真空を用いて、量子チップ／プロセッサ７５の上または下に吊るすことができる。量子プロセッサと誘電体共振器との間のサファイアスペーサまたは真空空間は、損失を低減するのに役立ち、量子チップ／プロセッサ７５を漂遊電界から保護するのに役立つ。
本開示のいくつかの実施形態では、共振器の動作周波数は、好ましくは１ＧＨｚから１００ＧＨｚの間である。電子スピン緩和率は、１００ＧＨｚを超えると（電子または核スピンコヒーレンス時間と比較して）かなり大きくなる可能性がある。さらに、１００ＧＨｚを超える周波数でのマイクロ波工学は、困難で費用がかかるものになる。
本開示の前述の方法及びシステムは、誘電体共振器を使用する電子スピンのグローバル制御を説明しているが、これらの技術は、核スピンを制御するために実施することもできる。その場合、誘電体共振器の周波数は１．０ＭＨｚ～１．０ＧＨｚの範囲とすることができ、共振器のサイズは式ω∝１／（εｒ １／２Ｖ１／３））を使用してそれに応じてスケーリングできる。
本開示のいくつかの実施形態では、動作温度がミリケルビン範囲にあるとき、ＭＷ信号の入力電力は１００μＷ未満である。１．５ケルビン～４．０ケルビン内の動作温度では、入力電力は１．０Ｗ未満である。
本開示のいくつかの実施形態では、共振器の変換係数Ｃは、動作温度がミリケルビン範囲にあるとき、０．１～１０．０ｍＴ／√（ｍＷ）の範囲にあり得る。１．５ケルビン～４．０ケルビン内の動作温度では、より高い変換係数も機能することができる。
本開示のいくつかの実施形態では、誘電体共振器によって提供されるＡＣ磁界の強度は、０．０１ｍＴから１００．０ｍＴの範囲であり得る。
実験結果
このセクションでは、２００ミクロン幅のサファイアスペーサを介在させた１つまたは複数のスピンベースの量子ビットで形成された量子チップ７５の上に吊るされた誘電体共振器５０を使用して達成された実験結果を示す（例えば、図９の装置に示されている）。
実験装置では、カプラー７４は、ＴＥ１１δモードで共振器５０を励起する。特に、カプラー７４は、入力マイクロ波信号を誘電体共振器５０に提供する。マイクロ波入力信号が共振器５０に提供されると、図１０に示すように、電界Ｅ及び磁界Ｂが共振器５０内に生成される。図１０において分かるように、電界成分Ｅは、共振器５０内にしっかりと閉じ込められているが、磁界成分Ｂは、共振器５０の表面５１及び５２に垂直の方向にある。
図１１Ａ及び１１Ｂは、共振器５０の基本モードがマイクロ波入力信号で励起されたときの、デバイススタック（図９の）における電界及び磁界の大きさの有限要素シミュレーションをそれぞれ示している。この実験で使用された入力電力は１００マイクロワットである。しかしながら、他の入力電力値でも同様の磁界及び電界パターンが生成され、磁界変換は（ｍＴ／√Ｗ）によって提供され、電界変換は（ｋＶ／ｃｍ／√Ｗ）によって提供されることが理解されよう。図１１Ａ及び１１Ｂのより暗い領域は、それぞれ、高磁場及び電場を有する領域を表し、図１１Ａ及び１１Ｂのより明るい領域は、それぞれ、低からゼロの磁場及び電場を有する領域を表す。図１１Ｂに見られるように、入力電力信号が共振器５０に印加されるとき、量子プロセッサ７５の表面上の量子ビット１１２が受ける電界はゼロに近いが、（図１１Ａに見られるように）量子ビット１１２は、０．５ｍＴに近い磁界を受ける。
図１２は、同軸ループカプラー７４からプローブされた、その基本モードに近い周波数に対する共振器の反射パラメータ（Ｓ１１）を示すチャートである。反射パラメータＳ１１は、共振器から反射される電力量を表すため、反射係数として知られている。Ｓ１１＝０ｄＢの場合、全ての電力が共振器から反射され、何も吸収されない。Ｓ１１＜０ｄＢの場合、入力電力の一部は共振器によって吸収され、電界と磁界を生成する。
図１２に示すように、Ｓ１１の振幅は、７．６５３～７．６５３５ＧＨｚの周波数で－４０ｄＢに近くなる。共振器５０とカプラー７４との間で臨界結合が達成される場合、Ｓ１１振幅は理論的には－∞まで低下する可能性がある。臨界結合周波数では、共振器への最も効率的な電力伝達が生じる。
このプロットから、共振器５０モードが励起され、７．６５３～７．６５３５ＧＨｚの間で最良であり図１１ａ及び１１ｂに示されるＥ電界及びＢ磁界プロファイルを生成すること、ならびに、この周波数範囲で動作する場合、カプラー７４との臨界結合を達成する結果になり得ることが明らかになる。
さらに、任意のスピンベースの量子プロセッサチップを共振器５０とともに利用してもよいが、このセクションで論じられる実験は、一重項－三重項量子ビットで実行される。一重項－三重項量子ビットでは、それぞれが１つまたは複数の電子を有する２つの量子ドットが並んで形成され、トンネル結合されるように調整される。情報は２つの電子の相対スピンに保存でき、量子ビットの環境への結合をさらに減らす。電子の４つの可能な相対スピン状態（Ｓ、Ｔ０、Ｔ＋、及びＴ－）のうち、情報は一般に一重項状態Ｓ及び三重項状態Ｔ０（いわゆる「論理部分空間」）に格納される。この選択は、一般的に２つの利点によって動機付けられる。まず、これらの２つの量子ビット状態は、磁界の変化の影響を受けないままであり（どちらもｍ＝０）、これらを環境からさらに切り離す。第二に、パウリの排他原理により、一重項状態では１つの電子が２つのドット間でハイブリッド化された軌道波動関数を有するが、三重項状態では両方の電子が別々のドットに閉じ込められる。したがって、２つのドットの相対的な化学ポテンシャルを調整することにより、一重項状態の電荷分布と、一重項及び三重項状態の相対エネルギーを分散させることができる。
図１３Ａは、二重量子ドットを含む例示的な量子プロセッサチップ７５を示している。特に、図１３Ａは、量子プロセッサチップ７５の走査型電子顕微鏡（ＳＥＭ）画像１３０である。図１３Ｂは、図１０Ａの量子プロセッサチップの断面１３２を示している。断面１３２は、デバイスの中央（図１３Ａで破線でマークされている）を通して取られたものである。断面１３２は、量子プロセッサチップ７５の３Ｄ構造及びその伝導帯プロファイルを示している。
図１３Ａ及び１３Ｂに見られるように、量子プロセッサチップ７５は、量子ドット（ドット１及びドット２）、量子ドットＤ１及びＤ２の状態を感知または読み取るための単一電子トランジスタ（ＳＥＴ）センサ、及び二重量子ドットＤ１、Ｄ２に電子をロードして一重項－三重項量子ビットを形成するためのリザーバ（ＲＥＳＧ）を含む。さらに、ゲート電極Ｐ１及びＰ２は、量子ドットＤ１及びＤ２の上部に配置されている。
図１４Ａは、各ドットＤ１及びＤ２の上のゲート電極（Ｐ１、Ｐ２）をスキャンし、電子が２つの量子ドットＤ１とＤ２に飛び込み、そして飛び出すときにＳＥＴセンサを通過する電流ＩＳＥＴを監視することによって得られた二重量子ドットＤ１、Ｄ２の２次元安定性マップ１４０を示す。このマップ１４０は、ゲート電極を介して加えられたバイアスに関連する各ドットの電荷状態または占有を示している。特に、水平線と垂直線は、電子が量子ドットＤ１、Ｄ２に飛び込み、飛び出すタイミングを示している。参照番号１４２でマークされたセクションは、ドット２に３つの電子、ドット１に１つの電子がある一重項－三重項状態を示している。安定性マップ１４０の括弧内の数字は、二重ドットシステム１、ドット２の電荷占有率（Ｎ１、Ｎ２）である。
図１４Ｂは、ゲートＰ１及びＰ２の電圧の関数としての、混合（すなわち、混合スピン一重項及び三重項）及び一重項スピン状態準備の間のＳＥＴ電流の差のプロット１４５に重ねられた読み出しパルスシーケンスを示す。スピン一重項状態は、（４，１）から（４，０）の占有率にパルスすることによって準備され、混合状態は、（３，０）から（３，１）の占有率にパルスすることによって準備される。パルスシーケンスＡからＢは、混合スピン状態の電子で分離された二重量子ドットを準備する。読み出しはステップＢからＤで実行される。ＢからＣは、電子をドット２からドット１にプッシュしようとする。ドット２の電子がドット１の電子と一重項を形成すると、トンネリングが発生する。しかしながら、三重項状態が形成されると、トンネリングはブロックされる。ＣからＤは、強化されたラッチ機構を介して読み出しの可視性を向上させる。また、ＥはＥＳＲを実行するときに使用されるレベルを表す。プロットの実線はトンネル率の高い遷移を示し、プロットの破線はトンネル率の低い遷移を示し、細い線はパウリスピンブロッケード（ＰＳＢ）とラッチ領域の輪郭を示している。
図１５Ａは、共振器５０を使用した電子スピン共鳴測定のためのパルス方式（図１４Ｂに示されるＡ～Ｄ）を示している。二重量子ドットＤ１、Ｄ２は、Ａでスピン三重項状態で初期化される。次に、マイクロ波電力がＢで誘電体共振器５０に印加され、ＡＣ磁界Ｂを生成し、これが量子ドットＤ１、Ｄ２内の電子のスピンを回転させる。スピン共鳴はスピンブロッケードを引き上げ、読み出し中の三重項確率の低下をもたらす。
図１５Ｂは、２２７．４８ｍＴのＤＣ磁界で印加されたマイクロ波周波数の関数としての二重量子ドットの三重項状態確率を示すプロットである。プロットは、２つの電子スピン共鳴（ＥＳＲ）ピークを示している。このプロットは、誘電体共振器５０を通る量子ドットスピンの原理証明オフチップ制御を示している。
図１５Ｃは、印加されたマイクロ波周波数及びＤＣ磁界の関数としての三重項確率を示している。この図に見られるように、三重項確率は共振器５０の共振周波数で低下する。これは、ＥＳＲのピークが予想どおりに磁界とともにシフトすることを示している。
図１５Ｄは、図１５Ｃの対角線に沿って取られたスライスであり、スピン三重項エネルギー分割が駆動周波数に等しくなるように磁界をステップしながら測定された、マイクロ波駆動周波数の関数としての三重項確率を示す。マイクロ波周波数が誘電体共振器の周波数と一致すると、三重項確率が低下し、スピン共鳴信号の増強が観察される。
本明細書で開示及び定義された本発明は、本文または図面から言及されまたは明らかな、２つ以上の個々の特徴の全ての代替の組み合わせに及ぶことが理解されよう。これらの異なる組み合わせの全ては、本発明の様々な代替の態様を構成する。

Claims (21)

  1. 量子プロセッサ内の１つまたは複数の量子ビットを制御するためのシステムであって、
    １つまたは複数のスピンベースの量子ビットを含む量子プロセッサと、
    前記量子プロセッサの近くに配置された誘電体共振器であって、磁界を提供する前記誘電体共振器と、
    を含み、
    前記量子プロセッサは、前記磁界の一部が前記量子プロセッサの前記１つまたは複数のスピンベースの量子ビットのスピン遷移を制御するように、前記誘電体共振器によって提供される前記磁界の前記一部に配置されている、
    前記システム。
  2. 前記量子プロセッサの前記複数のスピンベースの量子ビットが、極低温で前記誘電体共振器によって提供される前記磁界の前記一部によって操作及び制御される、請求項１に記載のシステム。
  3. 前記極低温が４ケルビン以下である、請求項２に記載のシステム。
  4. 前記誘電体共振器が、室温と比較して極低温で増加する誘電率を有する誘電体材料でできている、請求項１～３のいずれか１項に記載のシステム。
  5. 前記共振器の前記誘電率は、前記極低温で１０００から４０，０００の範囲にある、請求項４に記載のシステム。
  6. 前記１つまたは複数のスピンベースの量子ビットを制御する前記磁界の前記一部が均一なＡＣ磁界である、請求項１～５のいずれか１項に記載のシステム。
  7. 前記磁界の前記一部が、前記量子プロセッサの複数のスピンベースの量子ビットを同時に制御するためのグローバル磁界として機能する、請求項１～６のいずれか１項に記載のシステム。
  8. 前記誘電体共振器が、前記磁界から空間的に分離された電界を生成する、請求項１～７のいずれか１項に記載のシステム。
  9. 前記誘電体共振器の前記磁界が前記共振器の表面に垂直であり、前記誘電体共振器の前記表面の外側に向けられている、請求項１～８のいずれか１項に記載のシステム。
  10. 前記電界が、前記１つまたは複数のスピンベースの量子ビットとの前記電界の相互作用、ならびに前記量子プロセッサのオンチップ測定及び制御電子機器を最小化するために、前記量子プロセッサの前記位置から離れて閉じ込められている、請求項８に記載のシステム。
  11. 前記電界が前記共振器内を循環する、請求項８または１０のいずれか１項に記載のシステム。
  12. 前記誘電体共振器が、ペロブスカイト構造（ＸＩＩＡ２＋ＶＩＢ４＋Ｘ２－ ３）を有する化合物のクラスからの材料でできている、請求項１～９のいずれか１項に記載のシステム。
  13. 前記誘電体共振器が、タンタル酸カリウム（ＫＴａＯ３）またはチタン酸ストロンチウム（ＳｒＴｉＯ３）でできている、請求項１０に記載のシステム。
  14. 前記誘電体共振器が、約５×１０－７ｍ３の共振モード体積を提供する、請求項１～１３のいずれか１項に記載のシステム。
  15. 前記量子プロセッサが、固体半導体または超伝導量子プロセッサである、請求項１～１４のいずれか１項に記載のシステム。
  16. 前記誘電体共振器が、誘電体材料の固体ブロックの形態であり、前記量子プロセッサは、前記量子プロセッサの前記１つまたは複数のスピンベースの量子ビットが前記誘電体共振器に面して前記誘電体共振器によって提供される前記磁界の前記一部と相互作用するように、前記誘電体共振器の上または下に配置される、請求項１～１５のいずれか１項に記載のシステム。
  17. 前記システムが、前記磁界を生成するために前記誘電体共振器にマイクロ波入力信号を提供するための調整可能な結合要素をさらに含む、請求項１～１６のいずれか１項に記載のシステム。
  18. 前記共振器が、極低温で１００より大きい値を有する品質係数Ｑを有する、請求項１～１７のいずれか１項に記載のシステム。
  19. 前記共振器によって生成される前記磁界の周波数が、核スピンを制御するために１．０ＭＨｚから１．０ＧＨｚの無線周波数範囲にある、請求項１～１８のいずれか１項に記載のシステム。
  20. 前記共振器によって生成される前記磁界の周波数が、電子スピンを制御するために１．０ＧＨｚから１００．０ＧＨｚの範囲にあるマイクロ波周波数範囲にある、請求項１～１８のいずれか１項に記載のシステム。
  21. 請求項１～２０のいずれか１項に記載のシステムを使用して、量子プロセッサ内の１つまたは複数のスピンベースの量子ビットを制御するための方法。
JP2022528315A 2019-11-15 2020-11-16 量子コンピューティングシステムのグローバル制御 Pending JP2023501796A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AU2019904308 2019-11-15
AU2019904308A AU2019904308A0 (en) 2019-11-15 Global control for quantum computing systems
PCT/AU2020/051239 WO2021092661A1 (en) 2019-11-15 2020-11-16 Global control for quantum computing systems

Publications (1)

Publication Number Publication Date
JP2023501796A true JP2023501796A (ja) 2023-01-19

Family

ID=75911270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022528315A Pending JP2023501796A (ja) 2019-11-15 2020-11-16 量子コンピューティングシステムのグローバル制御

Country Status (7)

Country Link
US (1) US20220407213A1 (ja)
EP (1) EP4058946A4 (ja)
JP (1) JP2023501796A (ja)
KR (1) KR20220142428A (ja)
CN (1) CN115298674A (ja)
AU (1) AU2020385023A1 (ja)
WO (1) WO2021092661A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2028580B1 (en) * 2021-06-29 2023-01-09 Univ Delft Tech Quantum dot structures comprising an integrated single electron tunneling readout and single electron tunneling quantum dot readout structures
NL2028596B1 (en) * 2021-06-30 2023-01-10 Univ Delft Tech Controlling uniformity of an array of quantum dots
DE102021117409A1 (de) * 2021-07-06 2023-01-12 Sri Ranjini Arumugam Verfahren und Vorrichtung zur ortsaufgelösten Lokalisierung von Defekten in Materialien
US20230196152A1 (en) * 2021-12-20 2023-06-22 Intel Corporation Quantum dot based qubit devices with on-chip microcoil arrangements

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3152153B1 (en) 2014-06-06 2022-01-19 NewSouth Innovations Pty Limited Advanced processing apparatus
CN104483641B (zh) * 2014-12-19 2017-04-12 中国科学院武汉物理与数学研究所 电子‑核双共振谐振器
WO2017089891A1 (en) 2015-11-27 2017-06-01 Qoherence Instruments Corp. Systems, devices, and methods to interact with quantum information stored in spins
GB201615645D0 (en) 2016-09-14 2016-10-26 Imp Innovations Ltd Apparatus and method for establishing quantum oscillations
JP7102526B2 (ja) * 2017-09-07 2022-07-19 アマースト カレッジ スピン共鳴分光法のためのループギャップ共振器

Also Published As

Publication number Publication date
CN115298674A (zh) 2022-11-04
WO2021092661A1 (en) 2021-05-20
EP4058946A4 (en) 2023-12-27
AU2020385023A1 (en) 2022-06-30
EP4058946A1 (en) 2022-09-21
US20220407213A1 (en) 2022-12-22
KR20220142428A (ko) 2022-10-21

Similar Documents

Publication Publication Date Title
JP2023501796A (ja) 量子コンピューティングシステムのグローバル制御
Siddiqi Engineering high-coherence superconducting qubits
Tejada et al. Magnetic qubits as hardware for quantum computers
Steffen et al. Quantum computing: An IBM perspective
KR102174976B1 (ko) 동평면 도파관 플럭스 큐비트를 이용한 프로그램 가능한 범용 양자 어닐링
Hughes et al. Microfabricated ion traps
Khitun et al. Magnonic logic circuits
US8922239B2 (en) Quantum processor
US8164082B2 (en) Spin-bus for information transfer in quantum computing
US20120326720A1 (en) Modular array of fixed-coupling quantum systems for quantum information processing
US9530873B1 (en) Semiconductor adiabatic qubits
CN111164618A (zh) 针对量子电路的改进量子位元设计
Amini et al. Micro‐Fabricated Chip Traps for Ions
De Motte et al. Experimental system design for the integration of trapped-ion and superconducting qubit systems
Marzoli et al. Experimental and theoretical challenges for the trapped electron quantum computer
KR20030051845A (ko) 초격자를 이용한 유전체 장벽이 없는 스위치장치
EP4207005A1 (en) Non-linear superconducting quantum circuit
KR20230155486A (ko) 큐비트 및 양자 처리 시스템
Roy et al. Qudit-based quantum computing with SRF cavities at Fermilab
US20230155594A1 (en) Quantum device and method of operating same
CA3210613A1 (en) Quantum processing element and quantum processing system
EP4372629A1 (en) Measurement methods for a resonant cat-qubit circuit
Naik Multimode Circuit Quantum Electrodynamics
Azeemuddin et al. High-frequency domain-wall motion and magnetization rotation of patterned permalloy films under external magnetic field excitation
Tsukanov Superconducting resonators and charge qubits: spectroscopy and quantum operations. Part I

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231110

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20240315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240531