KR20220142428A - 양자 컴퓨팅 시스템을 위한 전역 제어 - Google Patents

양자 컴퓨팅 시스템을 위한 전역 제어 Download PDF

Info

Publication number
KR20220142428A
KR20220142428A KR1020227020167A KR20227020167A KR20220142428A KR 20220142428 A KR20220142428 A KR 20220142428A KR 1020227020167 A KR1020227020167 A KR 1020227020167A KR 20227020167 A KR20227020167 A KR 20227020167A KR 20220142428 A KR20220142428 A KR 20220142428A
Authority
KR
South Korea
Prior art keywords
resonator
magnetic field
quantum
spin
dielectric resonator
Prior art date
Application number
KR1020227020167A
Other languages
English (en)
Inventor
앤드류 주라크
재리드 제임스 플라
Original Assignee
뉴사우스 이노베이션즈 피티와이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2019904308A external-priority patent/AU2019904308A0/en
Application filed by 뉴사우스 이노베이션즈 피티와이 리미티드 filed Critical 뉴사우스 이노베이션즈 피티와이 리미티드
Publication of KR20220142428A publication Critical patent/KR20220142428A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/465—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
    • C04B35/47—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on strontium titanates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/495—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on vanadium, niobium, tantalum, molybdenum or tungsten oxides or solid solutions thereof with other oxides, e.g. vanadates, niobates, tantalates, molybdates or tungstates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H01F10/1933—Perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/10—Dielectric resonators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/11—Single electron tunnelling devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers

Abstract

양자 프로세서에서 하나 이상의 큐비트들을 제어하기 위한 시스템 및 방법이 개시된다. 시스템은 하나 이상의 스핀 기반 큐비트들을 포함하는 양자 프로세서; 및 양자 프로세서에 근접하게 위치된 유전체 공진기를 포함한다. 유전체 공진기는 자기장을 제공한다. 양자 프로세서는 자기장의 일부가 양자 프로세서의 하나 이상의 스핀 기반 큐비트들의 스핀 천이를 제어하도록 공진기에 의해 제공되는 자기장의 일부에 위치된다.

Description

양자 컴퓨팅 시스템용 글로벌 제어
본 개시의 양태는 양자 컴퓨팅 시스템(quantum computing system)에서 양자 비트를 제어하기 위한 방법 및 시스템에 관한 것이다.
양자 컴퓨터 및 양자 시뮬레이터는 기초 과학 및 의료 연구에서 국가 안보에 이르기까지 우리 현대 사회의 많은 양태에 혁명을 일으킬 태세이다. 소인자(prime factor) 찾기 또는 암호화 깨기, 1원칙에서 새로운 재료 설계, 인공 지능 및 머신 러닝과 같은 많은 어플리케이션들의 방어에 미치는 영향은 상당할 것이다. 몇 가지 어플리케이션들은 오류 정정 프로토콜을 사용하지 않는 중간 규모 양자 컴퓨터(100-1000 큐비트)에서 실행 가능할 것으로 예상되지만, 소인수 분해를 위한 쇼어의 알고리즘(Shor's algorithm)과 같은 가장 파괴적인 알고리즘 중 일부는 백만 큐비트가 넘는 대규모의 완전 내결함성(fault-tolerant) 양자 컴퓨터가 필요하다.
그러나, 이러한 대규모 양자 컴퓨터가 상업적으로 제조될 수 있으려면 많은 장애물을 극복해야 한다. 그러한 장애물 중 하나는 큐비트(양자 정보 제어의 기본 단위)의 제어이다. 현재까지 큐비트의 상태를 제어하기 위해 여러 기술이 제안되었지만 이러한 기술은 효과적으로 확장될 수 없거나 더 빠른 디코히어런스(decoherence)를 초래한다.
따라서 큐비트의 동작에 악영향을 미치지 않으면서 동시에 여러 큐비트들을 제어할 수 있는 확장 가능한 큐비트 제어 시스템이 필요하다.
제1 양태에 따르면, 본 발명은 양자 프로세서에서 하나 이상의 큐비트들을 제어하기 위한 시스템을 제공하며, 상기 시스템은: 하나 이상의 스핀 기반 큐비트들을 포함하는 양자 프로세서; 및 상기 양자 프로세서에 근접하게 위치하며 자기장을 제공하는 유전체 공진기를 포함하고, 및 상기 양자 프로세서는 상기 자기장의 일부가 상기 양자 프로세서의 상기 하나 이상의 스핀 기반 큐비트들의 스핀 천이를 제어하도록 상기 유전체 공진기에 의해 제공되는 상기 자기장의 상기 일부에 위치된다.
실시예에서, 상기 양자 프로세서의 다중 스핀 기반 큐비트들은 극저온에서 상기 유전체 공진기에 의해 제공되는 상기 자기장의 상기 일부에 의해 작동 및 제어된다.
일부 실시예에서, 상기 극저온은 4 켈빈 이하이다.
다른 일부 실시예에서, 상기 유전체 공진기는 실온에서에 비해 극저온에서 증가하는 유전체 상수를 갖는 유전체 재료로 제조된다.
일부 실시예에서, 상기 공진기의 상기 유전체 상수는 상기 극저온에서 1000 내지 40,000 범위이다.
일부 실시예에서, 상기 하나 이상의 스핀 기반 큐비트들을 제어하는 상기 자기장의 상기 일부는 균일한 AC 자기장이다.
일부 실시예에서, 상기 자기장의 상기 일부는 상기 양자 프로세서의 복수의 스핀 기반 큐비트들을 동시에 제어하기 위한 전역 자기장으로서 작용한다.
일부 실시예에서, 상기 유전체 공진기는 상기 자기장으로부터 공간적으로 분리된 전기장을 생성한다.
일부 실시예에서, 상기 유전체 공진기의 상기 자기장은 상기 공진기의 표면에 수직이다.
일부 실시예에서, 상기 전기장은 상기 양자 프로세서의 상기 하나 이상의 스핀 기반 큐비트들, 온칩 측정 및 제어 전자 장치와 전기장의 상호작용을 최소화하기 위해 상기 양자 프로세서의 상기 위치에서 멀리 제한된다.
일부 실시예에서, 상기 전기장은 상기 공진기 내에서 순환한다.
일부 실시예에서, 상기 유전체 공진기는 페로브스카이트형 구조(XIIA2+VIB4+X2-3)를 갖는 화합물 등급으로부터의 재료로 제조된다.
일부 실시예에서, 상기 유전체 공진기는 탄탈산칼륨(KTaO3) 또는 티탄산스트론튬(SrTiO3)으로 이루어진다.
일부 실시예에서, 상기 유전체 공진기는 대략 5Х10-7m3의 공진 모드 체적을 제공한다.
일부 실시예에서, 상기 양자 프로세서는 고체 상태 반도체 또는 초전도 양자 프로세서이다.
일부 실시예에서, 상기 유전체 공진기는 유전체 재료의 고체 블록의 형태이고 상기 양자 프로세서는 상기 유전 공진기에 의해 제공되는 상기 AC 자기장의 상기 일부와 상호 작용하기 위해 상기 양자 프로세서의 상기 하나 이상의 스핀 기반 큐비트들이 상기 유전체 공진기를 향하도록 상기 유전체 공진기 위 또는 아래에 배치된다.
일부 실시예에서, 상기 시스템은 상기 자기장을 생성하기 위해 상기 유전체 공진기에 마이크로파 입력 신호를 제공하기 위한 튜닝 가능한 커플링 요소를 더 포함한다. 유전체 공진기는 양자 프로세서의 극저온 환경에 대한 영향을 최소화하는 마이크로파 입력 신호의 저전력을 요구할 수 있다.
일부 실시예에서, 상기 공진기는 극저온에서 100보다 큰 값을 갖는 품질 인자 Q를 갖는다.
일부 실시예에서, 상기 공진기에 의해 생성된 상기 자기장의 상기 주파수는 핵 스핀을 제어하기 위해 1.0MHz 내지 1.0GHz 범위의 무선 주파수 범위에 있다.
일부 실시예에서, 상기 공진기에 의해 생성된 상기 자기장의 상기 주파수는 전자 스핀을 제어하기 위해 1.0GHz 내지 100.0GHz 범위에 있는 마이크로파 주파수 범위에 있다.
제2 양태에 따르면, 본 발명은 본 발명의 제1 양태에서 설명된 시스템을 사용하여 양자 프로세서에서 하나 이상의 스핀 기반 큐비트들을 제어하는 방법을 제공한다.
문맥상 달리 요구되는 경우를 제외하고, 본 명세서에 사용된 바와 같이, "포함하다(comprise)"라는 용어 및 "포함하는(comprising)", "포함하다(comprises)" 및 "포함된(comprised)"과 같은 용어의 변형은 추가의 첨가제, 컴포넌트, 정수 또는 단계를 배제하도록 의도되지 않는다.
본 발명의 추가 양태 및 이전 단락에서 설명된 양태의 추가 실시예는 첨부 도면을 참조하여 예시로서 제공되는 다음 설명으로부터 명백해질 것이다.
도 1은 로컬 온칩(local on-chip) 송신 라인에 의해 제어되는 도너 기반 큐비트(donor-based qubit)를 갖는 종래 기술의 양자 컴퓨팅 디바이스를 도시한다;
도 2는 로컬 온칩 송신 라인에 의해 제어되는 양자점 큐비트를 갖는 종래 기술의 양자 컴퓨팅 디바이스를 도시한다;
도 3은 큐비트들의 전역 제어(global control)를 채용하는 종래 기술의 확장 가능한 도너 기반 양자 컴퓨터의 개략적인 아키텍처를 도시한다;
도 4는 자기장 및 전기장을 분리하고 이들을 상이한 영역으로 유도할 수 있는 종래 기술의 루프 갭 공진기(loop-gap resonator)를 도시한다; 및
도 5는 본 개시의 예시적인 실시예에 따른, 페로브스카이트 재료(Perovskite material)(탄탈산칼륨이라고도 하며 화학식이 KTaO3임)로 제조되고 4.5GHz의 기본 공진 주파수를 갖는 유전체 공진기의 평면도를 도시한다.
도 6a 및 도 6b는 도 5의 직사각형 유전체 공진기의 TEz111 모드(본 개시에서 TE11δ로도 지칭됨)가 여기될 때 자기장 및 전기장 프로파일을 도시한다;
도 7은 본 개시의 예시적인 실시예에 따른 유전체 공진기에 의해 생성된 균일한 자기장을 사용하여 큐비트들의 전역 제어를 채용하는 확장 가능한 도너 기반 양자 컴퓨터에 대한 아키텍처를 예시한다; 및
도 8a 및 8b는 유전체 공진기의 대안적인 형상들의 예를 도시한다.
도 9는 본 개시의 다른 실시예에 따른, 유전체 공진기에 의해 생성된 균일한 자기장을 사용하여 큐비트들의 전역 제어를 사용하는 확장 가능한 도너 기반 양자 컴퓨터에 대한 아키텍처를 예시한다.
도 10은 전기장 및 자기장 라인들을 갖는 본 개시의 일부 실시예에 따른 공진기를 예시한다.
도 11a는 100μW의 마이크로파 신호 전력으로 여기된 공진기의 기본 모드의 자기장 크기의 유한 요소 시뮬레이션(finite-element simulation)을 예시한다.
도 11b는 100μW의 마이크로파 신호 전력으로 여기된 공진기의 기본 모드의 전기장 크기의 유한 요소 시뮬레이션을 예시한다.
도 12는 동축 루프 커플러(coaxial loop coupler)로부터 프로브된(probed) 바와 같은 유전체 공진기의 기본 모드 근처의 공진기의 마이크로파 반사 S-파라미터를 예시하는 그래프이다.
도 13a는 실험에 사용된 양자 프로세서 칩의 주사 전자 현미경 사진(SEM)이다.
도 13b는 도 13a의 양자 프로세서 칩의 중간을 통한 단면도 및 디바이스의 전도 대역 프로파일이다.
도 14a는 도 13a의 디바이스에서 스핀 큐비트(spin qubit)의 안정성 다이어그램(stability diagram)이다.
도 14b는 도 14a에 도시된 안정성 다이어그램의 일부에 오버레이된 판독 펄스 시퀀스를 도시한다.
도 15a는 본 개시의 공진기를 사용하는 전자 스핀 공진 측정을 위한 펄스 방식을 도시한다.
도 15b는 인가된 마이크로파 주파수의 함수로서 트리플릿 확률(triplet probability)을 나타내는 차트이다.
도 15c는 인가된 마이크로파 주파수 및 DC 자기장의 함수로서 트리플릿 확률을 도시한다.
도 15d는 도 15c의 대각선을 따라 취한 플롯으로서, 유전체 공진기 주파수에서 ESR의 향상을 나타내는, 마이크로파 구동 주파수의 함수로서 공진기의 트리플릿 확률 및 반사 파라미터를 도시한다.
개요
이 섹션에서는 선행 기술의 양자 컴퓨팅 시스템에 대한 개요와 이러한 시스템에서 구현되는 큐비트 제어 기술과 관련된 다양한 문제를 설명한다.
양자 컴퓨팅 시스템의 한 유형은 큐비트들이 실리콘 양자 칩 내부에 국한된 전자 및 핵 스핀인 개별 큐비트들의 스핀 상태들에 기초한다. 이러한 전자 및 핵 스핀들은 인공(man-made) 양자점(예를 들어, 도 2) 또는 양자 칩에 이식된 자연 발생 도너 원자들(예를 들어, 도 1)에 국한된다.
출원인이 수행한 초기의 획기적인 큐비트 실험은 이러한 양자 시스템의 큰 가능성을 보여주었으며, 큐비트 코히어런스 시간, 제어 및 측정 충실도를 포함한 주요 장점은 대부분의 다른 유형의 양자 컴퓨팅 시스템을 능가한다. 이러한 소규모 시스템(예를 들어, 도 1 및 2에 도시된 시스템)에서 온칩 송신 라인들은 각 개별 큐비트의 로컬 제어에 사용된다. 특히, 각 개별 큐비트에는 큐비트의 위치에서 수백 나노미터 떨어진 전용 온칩 송신 라인이 제공된다.
도 1은 단일 도너 기반 큐비트를 갖는 소규모 실리콘 양자 칩(10)의 예를 도시한다. 이 도면에 도시된 바와 같이, 양자 칩(10)은 실리콘 기판의 제1 층(12) 및 실리콘의 정제된 형태(purified form)인 실리콘-28 동위원소(28Si)의 제2 층(13)을 갖는다. 제1 층(12)은 대략 500 마이크로미터의 두께를 갖고 제2 층(13)은 대략 0.9 마이크로미터의 두께를 갖는다. 윈도우(14)는 양자 칩(10)의 상부 표면(17)의 중앙 부분의 확대된 뷰를 도시한다. 큐비트(11)는 상부 표면(17)의 대략 중심에 위치한다. 큐비트(11)는 전자 스핀과 핵 스핀을 포함한다. 핵 스핀은 인-31(31P) 도너 원자일 수 있다. 큐비트(11)를 제어하기 위한 온칩 송신 라인(15)이 존재한다. 온칩 송신 라인(15)은 큐비트(11)의 전자 및 핵 스핀을 제어하기 위한 강력한 자기 마이크로파 신호 B(전자 스핀 공진 신호 또는 ESR 신호라고도 함) 및 RF 신호(핵자기 공진 신호 또는 NMR 신호라고도 함)를 전달하기 위해 큐비트(11)에서 불과 수백 나노미터 떨어져 위치한다. ESR 신호는 대략 40GHz의 주파수를 가질 수 있고, NMR 신호는 대략 100MHz의 주파수를 가질 수 있다. 단일 전자 트랜지스터(SET)(16)는 큐비트(11)의 상태를 판독하기 위한 전하 센서(charge sensor)로 사용된다. 이 도면에서 알 수 있는 바와 같이, SET 센서(16)는 온칩 송신 라인(15)과 큐비트(11)에 매우 근접하게 위치한다.
도 2는 인공적으로 형성된 양자점에 제한된 단일 큐비트(21)를 갖는 양자 컴퓨팅 칩(20)의 평면도를 도시한다. 이 시스템은 큐비트(21)가 31P와 같은 자연 발생 도너 원자가 아닌 실리콘 양자점에 국한된다는 점에서 도1의 시스템과 다르다. 그러나, 도 1의 양자 칩과 유사하게, 도 2의 양자 칩(20)은 큐비트(21)를 국부적으로 제어하기 위한 전용 온칩 송신 라인(26)을 사용한다. 온칩 송신 라인(26)은 ESR 신호 및 RF 신호(도 2에 도시되지 않음)를 제공한다. ESR 신호는 큐비트(21)를 제어하기 위해 도면 번호 24로 표시된 바와 같이 마이크로파 자기장 라인들 B을 생성한다. 또한, 양자 칩(20)은 큐비트(21)의 양자 상태를 측정하기 위한 하나 이상의 SET 센서들(25)을 포함한다. 도 2로부터 명백한 바와 같이, SET 센서(25)는 온칩 송신 라인(26) 및 큐비트(21)에 매우 근접하게 위치된다.
도 1 및 2에 예시된 시스템에서, 큐비트는 온칩 송신 라인(예를 들어, 송신 라인(15 또는 26))을 사용하여 "국부적으로" 생성되는 마이크로파 자기장에서 일관성 있게(coherently) 동작할 수 있다. 이러한 시스템에서 국부 마이크로파 자기장 B는 "펄스 모드"로 작동되며, 즉, 이는 큐비트 회전이 필요할 때 스위치 온(switched on)된다. 펄스 모드에서 국부 마이크로파 자기장 B를 작동시키는 이유는 송신 라인(15 또는 26)이 SET 작동을 방해하는 강한 AC 전기장을 생성하기 때문이다. 따라서 마이크로파 필드는 일반적으로 최소한 큐비트 측정 전에 턴 오프된다.
위에서 설명한 큐비트들의 국부적 제어(즉, 큐비트당 전용 송신 라인)는 소규모 양자 컴퓨터에서 성공적으로 구현되었다. 그러나 이러한 국부 송신 라인에 의해 생성되는 로컬 제어 신호와 관련된 몇 가지 복잡성 및/또는 단점이 있을 수 있다.
먼저, 송신 라인(예를 들어, 송신 라인(15 또는 26))의 임피던스 불일치(impedance mismatching)는 큐비트의 양자 상태를 측정하는 데 사용되는 민감한 SET를 방해할 수 있는 스퓨리어스(spurious) 전기장을 생성하여 제어 ESR 및 NMR 신호가 송신 라인에 적용되는 동안 그들을 사용할 수 없게 만든다. 도 1과 2에서 알 수 있듯이, SET들은 송신 라인에서 매우 근접하여(예를 들어, 나노미터 범위) 위치하며 이러한 송신 라인들에 의해 생성된 임의의 스퓨리어스 전기장은 인접한 SET의 작동에 영향을 미칠 수 있다.
둘째, 송신 라인에서 유도된 마이크로파 전류(제어 ESR 신호에 의해 생성됨)와 양자 칩의 다른 곳에서 유도된 전류로 인한 줄 가열(Joule heating)은 칩 온도를 높인다. 이는 큐비트 상태 측정 및 초기화 충실도에 심각한 영향을 미친다.
셋째, 큐비트 제어 송신 라인당 양자 칩에서 100nW 이상의 열이 발산됨을 알 수 있다. 양자 시스템은 열 잡음(thermal noise)에 매우 민감하므로 일반적으로 매우 낮은 온도(수십에서 수백 밀리 켈빈 정도)에서 작동한다. 희석 냉장고(dilution refrigerator)는 시스템을 이러한 온도로 낮추는 데 사용되지만, 이러한 희석 냉장고는 한정된 양의 냉각 능력을 제공한다. 예를 들어, 일부 희석 냉장고의 냉각 전력은 20mK에서 15μW이다. 큐비트당 100nW의 열이 발산된다는 점을 감안할 때 현재 사용 가능한 냉각 기능으로 양자 칩의 큐비트 수를 확장하는 것은 어렵고, 이는 일반적인 희석 냉장고가 20mK의 온도를 유지하면서 처리할 수 있는 한계이다. 더 높은 온도(약 100mK)에서 200-300μW의 더 큰 냉각 전력이 이용 가능하다. 그러나 허용 가능한 큐비트들의 수는 여전히 근본적으로 제한되어 있다. 예를 들어, 100큐비트의 경우 10μW의 열이 발산되며 이는 일반적인 희석 냉장고가 처리할 수 있는 한계이다.
로컬 송신 라인이 중대형 양자 컴퓨터에서 구현될 때, 로컬화된 제어 필드의 상기 언급된 문제는 관리 불가능하다. 첫째, 수백, 수천 또는 수백만 큐비트들을 포함하는 양자 칩에서 큐비트당 하나의 송신 라인을 구현하는 것은 매우 복잡하다. 다중 큐비트 양자 칩에서 큐비트당 하나의 송신 라인을 성공적으로 구현하더라도, 송신 라인들에서 생성되는 줄의(joule's) 발열량은 양자 칩 작동에 필수적인 극저온 환경(4K 이하의 온도)을 파괴할 가능성이 높다. 또한, 다중 송신 라인들에서 임피던스 불일치에 의해 생성된 전기장은 매우 커서 민감한 SET의 작동에 부정적인 영향을 미칠 수 있다. 더욱이, 그러한 배열에서, 송신 라인들은 칩 면적의 많은 부분을 차지할 것이다. 예를 들어, 단일 송신 라인의 크기는 나노미터 크기에서 수백 마이크로미터까지 확장될 수 있다. 이것은 원자 크기의 큐비트가 있는 양자 프로세서의 경우 상당한 공간이 될 수 있으며, 이는 중대형 양자 컴퓨터를 위한 양자 칩의 아키텍처 설계를 심각하게 복잡하게 만들 수 있다.
위와 같은 문제점으로 인해, 큐비트당 하나의 송신 라인을 사용하여 큐비트를 국부적으로 제어하는 것은 중대형 양자 컴퓨터로 확장하기 위한 실행 가능한 솔루션이 아닐 수 있다는 것이 양자 컴퓨팅 분야에서 받아들여지고 있다. 따라서 양자점 기반 양자 컴퓨터와 도너 기반 스핀 양자 컴퓨터 모두를 위한 양자 칩 아키텍처의 새로운 모델은 확장 가능한 양자 컴퓨터를 위한 다중 큐비트의 "전역" 제어 구현을 제안한다.
예를 들어, 도 3은 알려진 확장 가능한 실리콘 양자 컴퓨팅 구조(30)의 개략적인 분해 아키텍처를 도시한다. 이 구조는 동위원소로 정제된 실리콘 28(28Si) 기판에 형성된다. 특히, 실리콘 격자에는 복수의 도너 원자들(31)이 매립되어 있다. 제어 라인들의 두 세트들이 아키텍처 전반에 걸쳐 확장된다. 제어 라인들은 큐비트 층 위의 상부 제어 층(32) 상에 배치되고 제어 라인들은 큐비트 층 아래의 하부 제어 층(34) 상에 배치된다. 제어 라인들(33, 35)은 십자형 구성으로 서로에 대해 수직으로 배열된다. 두 평면들의 제어 라인들은 물리적으로 교차하지 않지만 격자의 수직으로 정렬된 두 부분들을 가로질러 통과하는 교차 포인트들(39a)을 정의한다. 이들 교차 포인트들 중 일부에 대해, 고농도로 도핑된 실리콘 아일랜드 형태로 제공된 제어 요소들(39)이 형성된다. 각각의 아일랜드는 아일랜드 위와 아래에 각각의 제어 부재가 배치된 단일 전자 트랜지스터(SET)를 형성한다. 한 쌍의 이러한 제어 부재들은 트랜지스터의 소스 및 드레인 역할을 하고 다른 한 쌍은 트랜지스터 게이트 역할을 한다.
구조(30)에서 하부 평면 상의 제어 라인들(35)은 2개의 인터리링된(interleaved) 그룹들(35a, 35b)으로 분리된다. 제어 라인들(35a)은 SET의 드레인(D) 역할을 하고 제어 라인들(35b)은 SET(39)의 게이트(GB) 역할을 한다. 유사한 구성이 SET(39)의 소스(S) 및 게이트(GA)로 각각 작동하는 상부 평면의 제어 라인들(예를 들어, 제어 라인들(33a 및 33b))에 대해 도시된다. 각각의 SET(39)는 개별 제어 아일랜드(39a)를 통해 하나 이상의 도너 원자들(31)과 상호작용한다.
이 양자 컴퓨팅 구조(30)는 동시에 다중 큐비트들의 전역 제어를 채용하는 도너 기반 실리콘 양자 칩(30)을 갖는다. 이 시스템에서 전역 마이크로파(MW) 및 무선 주파수(RF) 제어 신호(36)는 "항상 켜진(always on)" 상태에 있으며 큐비트가 "항상 켜진" 전역 제어 신호에 의해 회전/제어되어야 할 때마다 적절한 전기 신호가 개별 큐비트들에 인가된다.
전체 양자 칩(30)에 걸쳐 존재하는 "전역" 마이크로파(MW) 및 무선주파수(RF) 제어 필드(36)를 생성함으로써 이 시스템에서 전역 제어가 구현된다. 작동 동안, 전체 시스템(30)은 밀리-켈빈 온도 범위로 냉각된다. 제어 라인들(33, 35)에 인가된 펄스들은 큐비트 논리 상태들 사이의 천이(transition)를 구동할 수 있다.
한 가지 접근 방식에서, 이러한 MW 및 RF 제어 필드들(36)은 실리콘 양자 칩(30)을 3차원(3D) 마이크로파 공진기(주파수
Figure pct00001
및 품질 계수 Q의)에 내장함으로써 생성될 수 있으며, 여기서 공진기는 일반적으로 구리 또는 기타 고전도성 금속으로 구성되고 일련의 마이크로파 펄스들로 조사된다.
그러나, 이러한 구성은 몇 가지 문제를 안고 있다. 예를 들어, 칩(30) 상의 금속 게이트들 및 본드 와이어들의 높은 전도성은 마이크로파 공진기의 공진 주파수
Figure pct00002
및 품질 인자 Q와 같은 중요한 특성에 악영향을 미칠 수 있다. 또한, 이러한 마이크로파 공진기는 일반적으로 공동 내에서 큰 AC 전기장을 생성하고, 이는 칩(300) 상의 민감한 SET 센서 디바이스들(39)과 간섭하고 잠재적으로 이를 손상시킬 수 있고, 이에 의해 양자 프로세서의 큐비트 상태의 원하는 동작 및 검출에 상당한 영향을 미칠 수 있다.
스핀 공진 어플리케이션에 사용되는 임의의 마이크로파 공진기에 대한 중요한 메트릭은 전력-장 변환 인자 C이며, 이는 마이크로파 입력 신호가 스핀 회전을 구동하는 데 필요한 AC 자기장으로 얼마나 잘 변환되는지를 정량화한다. 관계 B1 =
Figure pct00003
는 마이크로파 공진기 내부에 축적된 자기장 B1을 입력 마이크로파 신호 전력 P 및 변환 인자 C와 관련시킨다. 양자 프로세서/칩에서 큐비트 회전을 위해서는 높은 자기 MW 필드가 필요하며, 이는 마이크로파 공진기 내부에서 작동 가능한 MW 자기장 B1을 생성하기 위해 C 또는 P 또는 둘 모두 합리적으로 높아야 함을 의미한다.
본 출원의 발명자들은 종래의 금속/구리 마이크로파 공동이 낮은 변환 인자 C를 갖는다는 것을 이해하였다. 따라서 관계 B1 =
Figure pct00004
에 따르면, 양자 칩이 전통적인 금속/구리 마이크로파 공진기 내부에 배치된다면, 큐비트들의 충분히 빠른 스핀 회전을 구동하려면 입력 마이크로파 신호의 실질적으로 높은 전력 P이 필요하다(이 공동의 변환 인자 C가 매우 낮기 때문에). 그러나 입력 마이크로파 신호의 이러한 높은 전력은 양자 칩/프로세서가 존재하고 작동할 수 있는 극저온 환경과 양립할 수 없다.
따라서, 본 발명자들은 종래의 금속/구리 마이크로파 공동이 양자 칩/프로세서의 큐비트에 전역 제어 신호를 적절하게 제공할 수 없다고 결론지었다.
전역 제어를 제공하기 위한 또 다른 실험 기술이 존재한다. 이 기술은 루프 갭 공진기를 채용한다. 도 4에 도시된 바와 같이, 루프 갭 공진기(40)는 내부 반경 r, 길이 z, 벽 두께 w, 및 공진기(40)의 길이를 따라 연장되는 분리의 용량성 갭 t를 갖는다. 이 루프 갭 공진기는 공진 모드의 전기장 성분(E)과 자기장 성분(H) 사이에 공간적 분리를 제공하도록 설계되었다. 이상적으로, 공진기(40)는 용량성 갭 사이의 전기장 성분을 제한하고 자기장 성분이 공진기(40)의 상부 단면에서 하부 단면으로 루프로 순환하도록 하는 것으로 가정된다.
이 공진기(40)는 C
Figure pct00005
0.03
Figure pct00006
의 변환 인자와 Q
Figure pct00007
200의 품질 인자를 나타낸다. 이것은 입력 MW 신호의 상대적으로 낮은 전력, 예를 들어 P=10mW(이는 기존의 마이크로파 공진기에 필요한 상대적으로 높은 전력에 비해 낮지만, 일반적인 희석 냉장고의 냉각 전력에 비해 여전히 높음)가 필수 큐비트 회전/제어를 제공할 수 있는 MW 자기 제어 신호를 생성하는 데 사용될 수 있음을 의미한다.
루프 갭 공진기(40)의 자기장 성분 내에 큐비트가 배치되면, 이는 자기장 성분 H의 영향만을 받고 전기장 성분 E는 보이지 않으며, 이는 용량성 갭 내에서 제한된다. 따라서 이 루프 갭 공진기에 의해 제공되는 전기장 및 자기장 성분들의 분리는 큐비트(특히 SET 디바이스)에 대한 공진기의 역효과를 감소시키며 그 반대의 경우도 마찬가지이다.
그러나 실제 실험 결과는 상당히 낮은 전력(예를 들어, 필요한 큐비트 제어를 제공하기에 충분하지 않은 0.5mW)에서도 공진기(40) 내부에 높은 잔류 표유(stray) 전기장이 있음을 보여준다. 이 표유 전기장은 양자 칩의 SET 디바이스 센서를 압도하기에 충분하므로 큐비트 스핀 측정에 부정적인 영향을 미친다.
또한, 공진기(40)는 기존 공진기에서 요구하는 것보다 더 낮은 입력 전력 MW 신호를 필요로 하지만, 충분한 큐비트 제어 주파수(2-3MHz)를 달성하려면 약 10mW 이상의 입력 전력이 필요하다. 이 전력은 밀리 켈빈 온도 범위에서 양자 칩의 연속 작동을 허용하기에는 너무 높은 최소 3배이다. 또한, 이 입력 전력 범위는 양자 칩을 가열하고 정상 작동을 방해한다. 따라서 루프 갭 공진기조차도 전역 제어를 성공적으로 시연할 수 없다.
따라서, 양자 컴퓨팅을 수행하기 위해 큐비트가 동작할 수 있는 환경을 방해하지 않으면서 양자 칩에서 다중 큐비트를 제어하기 위한 전역 제어 신호의 구현은 성공적으로 구현되지 않았다. 다시 말해서, 중대형 양자 컴퓨터의 경우 양자 칩에서 큐비트의 섬세한 환경을 방해하지 않고 다중 큐비트를 집합적으로 제어하기 위한 전역 제어 신호의 구현은 여전히 해결해야 할 과제이다.
양자 칩 환경의 요구 사항 중 일부는 예를 들어 양자 칩의 예상된 기능을 보장하기 위해 필요한 극저온 온도에서 양자 칩을 유지하는 것을 포함한다. 극저온 요구 사항은 양자 칩/프로세서의 양자 현상이 매우 낮은 온도에서만 발생한다는 사실에서 기인한다. 더 높은 온도는 큐비트의 특정 속성(예를 들어, 공진 주파수, 코히어런스 시간 등)과 양자 거동을 쉽게 변경할 수 있다. 일반적으로 극저온 제약 조건은 1mK - 4K 범위의 온도에서 양자 칩/프로세서의 작동을 필요로 한다. 다른 요구 사항은 표유 전기장 또는 제어 신호에 의해 생성된 전기장이 SET 센서 및 큐비트에 영향을 미치는 것을 방지하는 것을 포함한다. 이미 논의된 바와 같이, 마이크로파 공진기는 전역 제어 필드를 제공할 수 있지만 양자 칩/프로세서와 통합될 때 여러 문제를 제기한다.
전역 제어를 위한 공진기
본 출원의 발명자들은 이러한 전역 제어 필드를 생성하기 위해서는 큐비트를 효과적으로 제어/회전하기 위해 충분히 높은 MW 자기 제어 필드를 제공할 수 있고 동시에 양자 칩/프로세서가 작동하는 취약한 환경을 파괴하지 않는 마이크로파 공진기가 필요하다는 것을 깨달았다.
본 개시는 그러한 공진기를 개시한다. 특히, 본 명세서에 개시된 공진기는 양자 칩 상의 큐비트를 제어하기 위해 필요한 자기장을 지시하기 위해 스핀 기반 양자 칩/프로세서에 인접하게 배치될 수 있는 높은 유전체 상수, 고체 상태, 마이크로파 공진기이다.
특정 실시예에서, 공진기는 유전체 매체, 특히 양자 상유전체(paraelectric) 매체로 형성된다. 일 실시예에서, 양자 상-전기(para-electric) 매체는 페로브스카이트형 구조(perovskite structure)(XIIA2+VIB4+X2- 3)를 갖는다. 특정 실시예에서, 양자 상유전체 매체는 탄탈산칼륨(KTaO3) 또는 티탄산스트론튬(SrTiO3)이다. 양자 상유전체 매체는 극저온에서 매우 큰 유전체 상수를 나타낸다. 예를 들어, 탄탈산 칼륨은 εr
Figure pct00008
4,300의 유전체 상수를 나타내고 티탄산 스트론튬은 εr
Figure pct00009
26,000의 유전체 상수를 나타낸다. 이 큰 유전 상수 εr은 유전체 공진기 내부의 전기장을 매우 엄격하게 제한하여 전기장 성분과 자기장 성분의 명확한 공간적 분리를 가능하게 한다. 또한, 유전체 공진기의 공진 주파수는 재료의 유전체 상수 εr 및 그의 모드 체적 V에 반비례하며 다음 관계식으로 주어진다-
Figure pct00010
따라서 주어진 주파수
Figure pct00011
에 대해 극저온에서 큰 εr을 나타내는 이러한 상유전체 재료를 사용하여 공진기의 모드 체적 V가 감소될 수 있다.
이 종류의 재료는 또한 매우 낮은 마이크로파 손실(예를 들어, KTaO3의 경우 tan δ~10-4 ~ 10-5)을 가지므로 매우 높은 품질 인자(KTaO3의 경우 Q~30,000)를 가능하게 한다.
또한, 이 공진기는 큐비트들의 스핀을 제어하기 위한 높은 MW 자기장 요구 사항을 충족하기 위해 매우 높은 변환 인자 C를 갖는다(관계 B1 =
Figure pct00012
에 따라). 변환 인자 C는 관계
Figure pct00013
에 따라 품질 인자 Q, 주파수
Figure pct00014
및 모드 체적 V에 의존한다. 일반적으로 작동 주파수
Figure pct00015
는 다른 실험적 고려 사항에 의해 고정된다. 따라서, 전형적인 실시예에서, 높은 품질 인자 Q를 제공함으로써 또는 낮은 모드 체적 V를 제공함으로써 또는 높은 품질 인자 Q와 낮은 모드 체적 V의 조합을 제공함으로써 높은 변환 인자 C가 달성된다. 양자 상-전기 매체의 속성들은 결합되어 큰 변환 효율(예를 들어, KTaO3의 경우 C
Figure pct00016
)을 생성하며, 이는 자체적으로 밀리 켈빈 온도에서 연속 작동에 충분하다. 이 변환 인자는 형성된 공진기의 품질 인자를 증가시킴으로써 더욱 향상될 수 있다.
일 예에서, 본 개시의 양태들에 따라 형성된 공진기는 밀리 켈빈 온도 범위에서 15μW의 입력 전력으로 3MHz의 Rabi 주파수에서 작동할 수 있다. Rabi 주파수는 다음 방정식으로 정의된다:
Figure pct00017
, 여기서
Figure pct00018
GHz/T는 전자 스핀의 자이로 자기 비율이고 2로 나누는 것은 회전하는 파동 근사치를 설명하기 위한 것이다. 이 달성 가능한 변환 인자 때문에, 개시된 공진기는 그것에 인접하게 배치된 양자 칩/프로세서를 과열시키지 않는다.
도 5는 본 개시의 실시예에 따른 예시적인 고체 상태 유전체 공진기(50)의 평면도를 도시한다. 예에서, 직육면체 유전체 공진기의 치수는 1mm x 1mm x 0.5mm일 수 있다. 일반적으로 유전체 공진기에는 3가지 유형의 모드가 존재한다-TE 모드(전기장이 z축을 가로지름), TM 모드(자기장이 z축을 가로지름) 및 하이브리드 모드(전기장과 자기장 모두 z축에 평행한 성분을 가짐). 원통형 및 환형 공진기는 일반적으로 세 가지 모드를 모두 나타낸다.
TE11δ 모드는 ESR을 수행하는 데 특히 유용하다. 표기법 TE11δ는 공진기(50)가 z축에서 쌍극자(dipole)처럼 방사하고 z가 가장 작은 치수일 때 발생함을 나타내는 데 사용된다. 이 모드에서, 공진기(50)에 의해 생성된 AC 자기장은 공진기(50)의 표면(51)에 수직이고 공진기의 표면(51)으로부터 외측(또는 내측)으로 연장되는 반면 전기장 성분은 자기장 성분의 방향에 대해 횡방향이고 공진기(50) 내에 한정된다.
도 6a 및 6b는 유전체 공진기(50)의 사시도를 도시한다. 특히, 도 6a는 TE11δ 모드가 여기될 때 유전체 공진기(50)의 자기장 라인들을 나타내고, 도 6b는 TE11δ 모드가 여기될 때 유전체 공진기(50)의 전기장 라인들을 나타낸다. 도 6a에 도시된 바와 같이, 자기장 성분 B1은 유전체 공진기(50)의 표면들(51, 52)에 대해 수직이다. 유사하게, 도 6b로부터, 이 공진기의 전기장 성분 E은 유전체 공진기(50) 내부에서 거의 완전히 구속되고 순환한다는 것이 명백하다.
큐비트들의 전역 제어를 위한 예시적 아키텍처
도 7은 양자 컴퓨팅 칩/프로세서 상의 큐비트들을 전역 제어하기 위한 배열(70)을 도시한다. 이 도면에 도시된 바와 같이, 배열은 양자 칩/프로세서(75), 유전체 공진기(50) 및 커플러(74)를 포함한다. 이러한 배열에서 유전체 공진기(50)는 양자 칩/프로세서의 하나 이상의 큐비트들이 유전체 공진기(50)의 표면(51) 아래에 있도록 양자 칩(75) 위에 배치된다. 커플러(74)는 공진기를 여기시키기 위해 유전체 공진기(50) 위에 위치된다. 일 실시예에서, 커플러(74)는 TE11δ 모드에서 공진기를 여기시키도록 구성되고 공진기(50)는 공진기(50)의 바닥과 양자점 큐비트 칩(75) 사이의 작은 갭(유전체 공진기의 높이보다 작음)으로 양자 칩 위에 위치된다.
이 실시예에서, 커플러(74)는 입력 MW 신호를 유전체 공진기(50)에 제공하는 동축 케이블이다. 대안적인 실시예에서, MW 입력 신호는 상이한 형상의 커플러에 의해 제공될 수 있다. 또 다른 실시예에서, MW 입력 신호는 일부 수단에 의해 제공될 수 있다. 예를 들어, 리소그래피로 정의된 커플러가 있는 인쇄 회로 기판을 사용하거나 도파관과 조리개(iris)를 통해 커플링을 한다.
공진기(50)에 MW 입력 신호가 제공되면, 공진기에서 전기장 E 및 자기장 B이 생성된다. 전술한 바와 같이, 전기장 성분 E은 공진기 50 내부에 단단히 구속되는 반면 자기장 성분 B은 공진기(50)의 표면들(51, 52)에 수직으로 지향된다. 따라서, 칩/프로세서(75) 상에 위치되고 표면(51)을 향하는 하나 이상의 큐비트들은 자기장 성분 B와 상호작용한다. 이 자기장은 칩(75) 상의 하나 이상의 큐비트들을 제어하기 위한 전역 필드로 작용한다.
일 실시예에서, 단일 큐비트는 유전체 공진기(50)에 의해 생성된 전역 자기장 B에 의해 제어된다. 대안적인 실시예에서, 다중 큐비트들(수백, 수천 또는 수백만)은 유전체 공진기(50)에 의해 생성된 전역 자기장 B에 의해 동시에 제어될 수 있다.
시스템(70)의 모든 구성요소들은 도 7에 도시된 바와 같이 맞춤형(custom) 디바이스 인클로저(71) 내부에 수용될 수 있다. 추가 실시예에서, 인쇄 회로 기판이 이용될 수 있다.
대안적인 실시예에서, 양자 칩/프로세서(75)가 유전체 공진기(50) 위에 위치한다면 큐비트들은 유전체 공진기(50)의 표면(52)을 향할 수 있다.
상기 실시예에서는 직육면체 형상의 공진기(50)를 설명하였지만(도 5 내지 도 7 및 도 9 참조), 본 발명은 공진기의 이러한 특정 형상으로 제한되지 않으며, 본 명세서에 설명된 방법 및 시스템을 구현하기 위해 대안적인 공진기 형상을 채택할 수도 있다. 예를 들어, 공진기는 정사각형 형상, 디스크 형상(도 8a의 디스크 형상 공진기(80) 참조), 원통형 형상, 고리 형상(도 8b의 고리 형상 공진기(82) 참조), 정사각형 고리 형상 또는 직사각형 고리 형상 등일 수 있다.
도 8b에 도시된 바와 같은 공진기의 고리 형상 지오메트리의 경우, 양자 칩(이 다이어그램에는 도시되지 않음)은 중심 공동(83) 내부 또는 공동(83) 바로 아래 또는 위에 유지될 수 있다. 이러한 유형의 지오메트리의 이점은 더 높은 자기장 강도에 대한 액세스를 잠재적으로 허용한다는 것이다(이 지오메트리의 자기장이 공진기(82)의 중심에서 피크에 도달함에 따라).
본 개시내용의 일부 실시예에서, 주어진 공진기(이는 수천 정도의 유전체 상수를 가짐)에 대해 각각의 치수(예를 들어, 길이, 높이, 너비, 두께 또는 직경)는 100 마이크로미터 내지 10 밀리미터의 범위에 있을 수 있다. 주어진 유전체 상수에 대해 공진기의 작동 주파수는 체적에 따라 다르다. 따라서 공진기의 치수들은 서로에 대해 조정되어 특정 체적과 따라서 특정 작동 주파수를 달성할 수 있다. 예를 들어, 직육면체 형상의 탄탈산칼륨 공진기는 0.5mm x 1mm x 1mm의 체적을 갖도록 제조될 수 있다. 이러한 공진기는 약 4.5GHz의 공진 주파수를 제공한다(mK 온도에서 탄탈산 칼륨의 유전체 상수는 4300임). 이 공진기의 높이는 4배 감소할 수 있고 길이와 폭은 각각 2배 증가하여(즉, 0.125mm x 2mm x 2mm) 동일한 체적과 유사한 공진 주파수를 얻을 수 있다.
본 개시의 일부 실시예에서, 공진기와 칩 사이의 작동 거리는 50 마이크로미터 내지 5 밀리미터의 범위에 있다. 공진기와 양자 칩 사이의 작동 거리는 공진기 모드 크기에 의해 설정되며, 이는 다시 공진기의 치수에 의해 제한된다. 기본적으로, 공진기와 양자 칩 사이의 간격은 공진기의 높이보다 작다.
일 실시예에서, 사파이어 스페이서 또는 플레이트와 같은 저 마이크로파 손실 탄젠트 재료가 양자 칩/프로세서(75)와 유전체 공진기(50) 사이의 갭/분리에 배치될 수 있다. 이러한 배열(90)은 도 9에 도시되어 있으며, 여기서 공진기(50)는 사파이어 플레이트(92)에 의해 양자 프로세서 칩(75)으로부터 이격된다. 대안적인 실시예에서, 유전체 공진기(50)는 2개의 표면들 사이의 진공 상태에서 양자 칩/프로세서(75) 위 또는 아래에 매달릴 수 있다. 양자 프로세서와 유전체 공진기 사이의 사파이어 스페이서 또는 진공 공간은 손실을 줄이는 데 도움이 되고 양자 칩/프로세서(75)를 표유 전기장으로부터 보호하는 데 도움이 된다.
본 개시내용의 일부 실시예에서, 공진기의 작동 주파수는 바람직하게는 1GHz 내지 100GHz이다. 전자 스핀 이완 속도(relaxation rate)는 100GHz 이상에서 (전자 또는 핵 스핀 일관성 시간에 비해) 상당한 크기(sizable)일 수 있다. 또한 100GHz 이상의 주파수에서 마이크로파 엔지니어링은 어렵고 비용이 많이 든다.
본 발명의 전술한 방법 및 시스템은 유전체 공진기를 사용하여 전자 스핀에 대한 전역 제어를 설명하지만, 이러한 기술은 핵 스핀을 제어하기 위해 구현될 수도 있다. 이 경우 유전체 공진기 주파수는 1.0MHz 내지 1.0GHz 범위에 있을 수 있으며 공진기 크기는 방정식
Figure pct00019
을 사용하여 그에 따라 확장될 수 있다.
본 개시의 일부 실시예에서, MW 신호의 입력 전력은 작동 온도가 밀리 켈빈 범위에 있을 때 100μW 미만이다. 1.5 켈빈 내지 4.0 켈빈 내의 작동 온도에서, 입력 전력은 1.0W 미만이다.
본 개시내용의 일부 실시예에서, 공진기의 변환 인자 C는 작동 온도가 밀리 켈빈 범위에 있을 때 0.1-10.0
Figure pct00020
범위에 있을 수 있다. 1.5 켈빈 내지 4.0 켈빈 내의 작동 온도에서, 더 높은 변환 인자가 또한 작동할 수 있다.
본 개시의 일부 실시예에서, 유전체 공진기에 의해 제공되는 AC 자기장의 강도는 0.01mT 내지 100.0mT의 범위에 있을 수 있다.
실험 결과
이 섹션에서는 하나 이상의 스핀 기반 큐비트들로 형성된 양자 칩(75) 위에 매달려 있는 유전체 공진기(50)를 200 마이크론 폭을 갖는 중간 사파이어 스페이서와 함께 사용하여(예를 들어, 도 9의 설정에 도시된 바와 같이) 달성된 실험 결과를 제시한다.
실험 설정에서, 커플러(74)는 TE11δ 모드에서 공진기(50)를 여기시킨다. 특히, 커플러(74)는 입력 마이크로파 신호를 유전체 공진기(50)에 제공한다. 마이크로파 입력 신호가 공진기(50)에 제공되면, 도 10에 도시된 바와 같이 공진기(50)에 전기장 E 및 자기장 B가 생성된다. 도 10에 도시된 바와 같이, 전기장 성분 E은 공진기(50) 내에 단단히 구속되는 반면 자기장 성분 B은 공진기(50)의 표면들(51, 52)에 수직으로 지향된다.
도 11a 및 11b는 공진기(50)의 기본 모드가 마이크로파 입력 신호로 여기될 때 각각 디바이스 스택(도 9)에서 전기장 및 자기장 크기의 유한 요소 시뮬레이션을 도시한다. 이 실험에 사용된 입력 전력은 100 마이크로와트이다. 그러나, 다른 입력 전력 값에 대해서도 유사한 자기장 및 전기장 패턴이 생성된다는 것이 이해될 것이며, 여기서 자기장 변환은
Figure pct00021
에 의해 제공되고 전기장 변환은
Figure pct00022
에 의해 제공된다. 도 11a 및 11b에서 더 어두운 영역은 각각 높은 자기장 및 전기장이 있는 영역을 나타내고, 도 11a 및 11b의 더 밝은 영역은 각각 자기장 및 전기장이 낮거나 0인 영역을 나타낸다. 도 11b에 도시된 바와 같이, 공진기(50)에 입력 전력 신호가 인가되면, 양자 프로세서(75)의 표면에서 큐비트(112)에 의해 경험되는 전기장은 0에 가깝지만 (도 11a에서 볼 수 있듯이) 0.5mT에 가까운 자기장이 큐비트(112)에 의해 경험된다.
도 12는 동축 루프 커플러(74)로부터 프로브된 그의 기본 모드 근처의 주파수 대 공진기의 반사 파라미터(S11)를 보여주는 차트이다. 반사 파라미터 S11은 공진기에서 반사된 전력의 양을 나타내므로 반사 계수로 알려져 있다. S11=0dB이면 모든 전력이 공진기에서 반사되고 아무것도 흡수되지 않는다. S11 < 0dB이면 입력 전력의 일부가 공진기에 의해 흡수되어 전기장과 자기장을 생성한다.
도 12에서 볼 수 있듯이, S11 진폭은 7.653 내지 7.6535GHz 사이의 주파수에서 -40dB에 가깝다. 공진기(50)와 커플러(74) 사이에 임계 커플링이 달성되는 경우, S11 진폭은 이론적으로
Figure pct00023
로 떨어질 수 있다. 임계 커플링 주파수에서 공진기로 가장 효율적인 전력 전송이 발생한다.
이 그래프에서 공진기(50) 모드가 여기되고 7.653과 7.6535GHz 사이에서 가장 좋은 도 11a 및 11b에 묘사된 E 및 B 필드 프로파일을 생성한다는 것과 이 주파수 범위에서 작동할 때 커플러(74)와의 임계 커플링이 달성될 수 있다는 것이 분명해진다.
또한, 임의의 스핀 기반 양자 프로세서 칩이 공진기(50)와 함께 사용될 수 있지만, 이 섹션에서 논의된 실험은 싱글플릿-트리플릿(singlet-triplet) 큐비트들에 대해 수행된다. 싱글플릿-트리플릿 큐비들에서, 각각 하나 이상의 전자들을 가진 두 개의 양자점들이 나란히 형성되고 터널 커플링되도록 튜닝된다. 정보는 두 전자들의 상대적 스핀에 저장되어 큐비트와 그의 환경의 커플링을 더욱 줄일 수 있다. 전자의 4가지 가능한 상대 스핀 상태들(S, T0, T+ 및 T-) 중에서, 정보는 일반적으로 싱글플릿 상태 S와 트리플릿 상태 T0(소위 '논리적 부분공간')에 저장된다. 이 선택은 일반적으로 두 가지 이점에 의해 동기가 부여된다. 첫째, 이러한 두 개의 큐비트 상태들은 자기장의 변화에 영향을 받지 않고(둘 모두 m=0임), 이는 그들을 환경으로부터 더 디커플링한다. 둘째, 파울리 배타 원리(Pauli Exclusion principle)로 인해, 싱글플릿 상태에서 하나의 전자는 두 개의 점들 사이에 혼성화된(hybridized) 궤도 파동함수를 갖고, 트리플릿 상태에서는 두 전자들 모두는 별도의 점들로 제한된다. 따라서 두 점들의 상대 화학 전위를 튜닝함으로써, 싱글플릿 상태의 전하 분포와 싱글플릿 및 트리플릿 상태의 상대 에너지가 분산될 수 있다.
도 13a는 이중 양자점을 포함하는 예시적인 양자 프로세서 칩(75)을 도시한다. 특히, 도 13a는 양자 프로세서 칩(75)의 주사 전자 현미경(SEM) 이미지(130)이다. 도 13b는 도 10a의 양자 프로세서 칩의 단면(132)을 도시한다. 단면(132)은 디바이스의 중심을 통해 취해진다(도 13a에서 점선으로 표시됨). 단면(132)은 양자 프로세서 칩(75)의 3차원 구조 및 전도 대역 프로파일을 나타낸다.
도 13a 및 13b에서 볼 수 있는 바와 같이, 양자 프로세서 칩(75)은 양자점들(점 1, 점 2), 양자점(D1, D2)의 상태를 감지하거나 판독하는 단일 전자 트랜지스터(SET) 센서, 및 이중 양자점들(D1, D2)에 전자를 로딩하여 싱글플릿-트리플릿 큐비트를 형성하는 저장소(RESG)를 포함한다. 또한, 양자점들(D1, D2)의 상부에는 게이트 전극들(P1, P2)이 위치한다.
도 14a는 각 점 D1 및 D2 위의 게이트 전극(P1, P2)을 스캔하고 전자가 두 개의 양자점들 D1 및 D2 안팎으로 점프할 때 SET 센서를 통해 현재 ISET을 모니터링함으로써 얻은 이중 양자점들 D1, D2의 2차원 안정성 맵(140)을 도시한다. 이 맵(140)은 게이트 전극을 통해 인가된 바이어스와 관련하여 각 점의 전하 상태 또는 점유를 나타낸다. 특히 가로선과 세로 라인들은 양자점(D1, D2)에 전자가 안팎으로 점프할 때를 나타낸다. 참조 번호 142로 표시된 부분은 점 2에 3개의 전자들, 점 1에 1개의 전자가 있는 싱글플릿-트리플릿 상태를 도시한다. 안정성 맵(140)에서 괄호 안의 숫자는 이중점 시스템 점 1, 점 2: (N1,N2)의 전하 점유율이다.
도 14b는 게이트들 P1 및 P2의 전압의 함수로서 혼합(즉, 혼합 스핀 싱글플릿 및 트리플릿) 및 단일 스핀 상태 준비 사이의 SET 전류 차이의 그래프(145)에 오버레이된 판독 펄스 시퀀스를 도시한다. 스핀 싱글플릿 상태는 (4,1)에서 (4,0) 점유로 펄싱하여 준비되고 혼합 상태는 (3,0)에서 (3,1) 점유로 펄싱하여 준비된다. 펄스 시퀀스 A에서 B는 혼합 스핀 상태의 전자와 분리된 이중 양자점을 준비한다. 판독은 B 내지 D 단계에서 수행된다. B 내지 C는 전자를 점 2에서 점 1로 밀어 넣으려고 시도한다. 점 2의 전자가 점 1의 전자와 싱글플릿을 형성하면, 터널링(tunneling)이 발생한다. 그러나 트리플릿 상태가 형성되면 터널링이 차단된다. C에서 D는 향상된 래칭 메커니즘(latching mechanism)을 통해 판독 가시성을 높인다. 그리고 E는 ESR을 수행할 때 사용되는 레벨을 나타낸다. 그래프의 실선은 터널 속도가 높은 전환을 나타내고, 그래프의 점선은 터널 속도가 낮은 전환을 나타내며, 가는 선은 PSB(Pauli spin blockade) 및 래치 영역을 나타낸다.
도 15a는 공진기(50)를 사용한 전자 스핀 공진 측정을 위한 펄스 방식(도 14b에 도시된 A 내지 D)을 도시한다. 이중 양자점들 D1, D2는 A에서 스핀 트리플릿 상태로 초기화된다. 그런 다음 마이크로파 전력이 B에서 유전체 공진기(50)에 인가되어 AC 자기장 B를 생성하고, 이는 양자점들 D1, D2에서 전자의 스핀을 회전시킨다. 스핀 공진은 스핀 차단을 해제하고 판독 동안 트리플릿 확률을 감소시킨다.
도 15b는 227.48mT의 DC 자기장에서 인가된 마이크로파 주파수의 함수로서 이중 양자점의 트리플릿 상태 확률을 나타내는 그래프이다. 그래프는 두 개의 전자 스핀 공명(ESR) 피크들을 도시한다. 이 그래프는 유전체 공진기(50)를 통한 양자점 스핀의 원리 증명 오프칩 제어를 도시한다.
도 15c는 인가된 마이크로파 주파수와 DC 자기장의 함수로서 트리플릿 확률을 도시한다. 이 도면에서 볼 수 있듯이, 트리플릿 확률은 공진기(50)의 공진 주파수에서 낮아져-예상대로 ESR 피크가 자기장과 함께 이동한다는 것을 보여준다.
도 15d는 도 15c의 대각선을 따라 취한 슬라이스이며, 스핀-트리플릿 에너지 분할이 구동 주파수와 동일하도록 자기장을 스테핑하는 동안 측정된, 마이크로파 구동 주파수의 함수로서 트리플릿 확률을 나타낸다. 마이크로파 주파수가 유전체 공진기의 주파수와 매칭되면, 트리플릿 확률이 감소하고 스핀 공진 신호의 향상이 관찰된다.
본 명세서에 개시되고 정의된 본 발명은 텍스트 또는 도면으로부터 언급되거나 명백한 개별 특징들 중 둘 이상의 모든 대안적인 조합으로 확장된다는 것이 이해될 것이다. 이들 상이한 조합 모두는 본 발명의 다양한 대안적 양태를 구성한다.

Claims (21)

  1. 양자 프로세서(quantum processor)에서 하나 이상의 큐비트(qubit)들을 제어하기 위한 시스템으로서, 상기 시스템은:
    하나 이상의 스핀 기반(spin-based) 큐비트들을 포함하는 양자 프로세서; 및
    상기 양자 프로세서에 근접하게 위치하며 자기장을 제공하는 유전체 공진기(dielectric resonator)를 포함하고, 및
    상기 양자 프로세서는 상기 자기장의 일부가 상기 양자 프로세서의 상기 하나 이상의 스핀 기반 큐비트들의 스핀 천이(spin transition)를 제어하도록 상기 유전체 공진기에 의해 제공되는 상기 자기장의 상기 일부에 위치되는, 시스템.
  2. 제1항에 있어서, 상기 양자 프로세서의 다중 스핀 기반 큐비트들은 극저온(cryogenic temperature)에서 상기 유전체 공진기에 의해 제공되는 상기 자기장의 상기 일부에 의해 작동 및 제어되는, 시스템.
  3. 제2항에 있어서, 상기 극저온은 4 켈빈(Kelvin) 이하인, 시스템.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 유전체 공진기는 실온에서에 비해 극저온에서 증가하는 유전체 상수를 갖는 유전체 재료로 제조되는, 시스템.
  5. 제4항에 있어서, 상기 공진기의 상기 유전체 상수는 상기 극저온에서 1000 내지 40,000 범위에 있는, 시스템.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 하나 이상의 스핀 기반 큐비트들을 제어하는 상기 자기장의 상기 일부는 균일한 AC 자기장인, 시스템.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 자기장의 상기 일부는 상기 양자 프로세서의 복수의 스핀 기반 큐비트들을 동시에 제어하기 위한 전역(global) 자기장으로서 작용하는, 시스템.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 유전체 공진기는 상기 자기장으로부터 공간적으로 분리된 전기장을 생성하는, 시스템.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 유전체 공진기의 상기 자기장은 상기 공진기의 표면에 수직이고 상기 유전체 공진기의 상기 표면의 바깥쪽으로 지향되는, 시스템.
  10. 제8항에 있어서, 상기 전기장은 상기 양자 프로세서의 상기 하나 이상의 스핀 기반 큐비트들, 온칩 측정(on-chip measurement) 및 제어 전자 장치와 전기장의 상호작용을 최소화하기 위해 상기 양자 프로세서의 상기 위치에서 멀리 제한되는, 시스템.
  11. 제8항 또는 제10항에 있어서, 상기 전기장은 상기 공진기 내에서 순환하는, 시스템.
  12. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 유전체 공진기는 페로브스카이트형 구조(perovskite structure)(XIIA2+VIB4+X2- 3)를 갖는 화합물 등급으로부터의 재료로 제조되는, 시스템.
  13. 제10항에 있어서, 상기 유전체 공진기는 탄탈산칼륨(KTaO3) 또는 티탄산스트론튬(SrTiO3)으로 이루어진, 시스템.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서, 상기 유전체 공진기는 대략 5Х10-7m3의 공진 모드 체적을 제공하는, 시스템.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 양자 프로세서는 고체 상태 반도체 또는 초전도(superconducting) 양자 프로세서인, 시스템.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서, 상기 유전체 공진기는 유전체 재료의 고체 블록의 형태이고 상기 양자 프로세서는 상기 유전 공진기에 의해 제공되는 상기 자기장의 상기 일부와 상호 작용하기 위해 상기 양자 프로세서의 상기 하나 이상의 스핀 기반 큐비트들이 상기 유전체 공진기를 향하도록 상기 유전체 공진기 위 또는 아래에 배치되는, 시스템.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서, 상기 시스템은 상기 자기장을 생성하기 위해 상기 유전체 공진기에 마이크로파 입력 신호를 제공하기 위한 튜닝 가능한(tuneable) 커플링 요소를 더 포함하는, 시스템.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서, 상기 공진기는 극저온에서 100보다 큰 값을 갖는 품질 인자(quality factor) Q를 갖는, 시스템.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서, 상기 공진기에 의해 생성된 상기 자기장의 상기 주파수는 핵 스핀을 제어하기 위해 1.0MHz 내지 1.0GHz 범위의 무선 주파수 범위에 있는, 시스템.
  20. 제1항 내지 제18항 중 어느 한 항에 있어서, 상기 공진기에 의해 생성된 상기 자기장의 상기 주파수는 전자 스핀을 제어하기 위해 1.0GHz 내지 100.0GHz 범위에 있는 마이크로파 주파수 범위에 있는, 시스템.
  21. 제1항 내지 제20항 중 어느 한 항의 시스템을 사용하여 양자 프로세서에서 하나 이상의 스핀 기반 큐비트들을 제어하는, 방법.
KR1020227020167A 2019-11-15 2020-11-16 양자 컴퓨팅 시스템을 위한 전역 제어 KR20220142428A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AU2019904308A AU2019904308A0 (en) 2019-11-15 Global control for quantum computing systems
AU2019904308 2019-11-15
PCT/AU2020/051239 WO2021092661A1 (en) 2019-11-15 2020-11-16 Global control for quantum computing systems

Publications (1)

Publication Number Publication Date
KR20220142428A true KR20220142428A (ko) 2022-10-21

Family

ID=75911270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227020167A KR20220142428A (ko) 2019-11-15 2020-11-16 양자 컴퓨팅 시스템을 위한 전역 제어

Country Status (7)

Country Link
US (1) US20220407213A1 (ko)
EP (1) EP4058946A4 (ko)
JP (1) JP2023501796A (ko)
KR (1) KR20220142428A (ko)
CN (1) CN115298674A (ko)
AU (1) AU2020385023A1 (ko)
WO (1) WO2021092661A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2028580B1 (en) * 2021-06-29 2023-01-09 Univ Delft Tech Quantum dot structures comprising an integrated single electron tunneling readout and single electron tunneling quantum dot readout structures
NL2028596B1 (en) * 2021-06-30 2023-01-10 Univ Delft Tech Controlling uniformity of an array of quantum dots
DE102021117409A1 (de) * 2021-07-06 2023-01-12 Sri Ranjini Arumugam Verfahren und Vorrichtung zur ortsaufgelösten Lokalisierung von Defekten in Materialien
US20230196152A1 (en) * 2021-12-20 2023-06-22 Intel Corporation Quantum dot based qubit devices with on-chip microcoil arrangements

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK3152153T3 (da) * 2014-06-06 2022-04-11 Newsouth Innovations Pty Ltd Apparat til avanceret behandling
CN104483641B (zh) * 2014-12-19 2017-04-12 中国科学院武汉物理与数学研究所 电子‑核双共振谐振器
CN108604316B (zh) * 2015-11-27 2022-11-15 光子公司 用于与自旋存储的量子信息交互的系统、装置及方法
GB201615645D0 (en) * 2016-09-14 2016-10-26 Imp Innovations Ltd Apparatus and method for establishing quantum oscillations
EP3679385B1 (en) * 2017-09-07 2022-10-26 Amherst College Loop-gap resonators for spin resonance spectroscopy

Also Published As

Publication number Publication date
EP4058946A4 (en) 2023-12-27
JP2023501796A (ja) 2023-01-19
AU2020385023A1 (en) 2022-06-30
EP4058946A1 (en) 2022-09-21
WO2021092661A1 (en) 2021-05-20
CN115298674A (zh) 2022-11-04
US20220407213A1 (en) 2022-12-22

Similar Documents

Publication Publication Date Title
KR20220142428A (ko) 양자 컴퓨팅 시스템을 위한 전역 제어
US10803396B2 (en) Quantum circuit assemblies with Josephson junctions utilizing resistive switching materials
US10847705B2 (en) Reducing crosstalk from flux bias lines in qubit devices
JP6219446B2 (ja) 量子プロセッサ
US20190164959A1 (en) On-chip control logic for qubits
US20190267692A1 (en) Stripline and microstrip transmission lines for qubits
CN111164618A (zh) 针对量子电路的改进量子位元设计
KR102174976B1 (ko) 동평면 도파관 플럭스 큐비트를 이용한 프로그램 가능한 범용 양자 어닐링
US20190164077A1 (en) Flux bias lines below qubit plane
US10916821B2 (en) Metamaterial waveguides and shielded bridges for quantum circuits
WO2018057024A1 (en) Sintered silver heat exchanger for qubits
WO2018063205A1 (en) On-chip wireless communication devices for qubits
US20160104073A1 (en) Radiation Suppression of Superconducting Quantum Bits Using a Conductive Plane
Chen et al. Coupling erbium spins to a three-dimensional superconducting cavity at zero magnetic field
JP4524784B2 (ja) 超伝導量子マルチビット素子及びそれを用いた集積回路
WO2019125423A1 (en) Quantum circuit assemblies with on-chip temperature sensors
CN114254754A (zh) 用于控制具有共享通道的多个量子比特的有效脉冲整形
Mamgain et al. A Review of Developments in Superconducting Quantum Processors
US20230188124A1 (en) Dc conversion of half- to quarter-wave resonators for crosstalk suppression in superconducting qubits
US20230153666A1 (en) Semi-lossy purcell filter
US20230155594A1 (en) Quantum device and method of operating same
Zhang Applications of superinductors in superconducting quantum circuits
Tsukanov Superconducting resonators and charge qubits: spectroscopy and quantum operations. Part I
Faramarzi et al. Initial Design of a W-band Superconducting Kinetic Inductance Qubit (Kineticon)
KR20230155460A (ko) 양자 처리 요소 및 양자 처리 시스템

Legal Events

Date Code Title Description
N231 Notification of change of applicant