CN115298674A - 量子计算系统的全局控制 - Google Patents

量子计算系统的全局控制 Download PDF

Info

Publication number
CN115298674A
CN115298674A CN202080093283.2A CN202080093283A CN115298674A CN 115298674 A CN115298674 A CN 115298674A CN 202080093283 A CN202080093283 A CN 202080093283A CN 115298674 A CN115298674 A CN 115298674A
Authority
CN
China
Prior art keywords
resonator
magnetic field
quantum
spin
dielectric resonator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080093283.2A
Other languages
English (en)
Inventor
A·祖拉克
J·J·普拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Simos Newco Co ltd
Original Assignee
NewSouth Innovations Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2019904308A external-priority patent/AU2019904308A0/en
Application filed by NewSouth Innovations Pty Ltd filed Critical NewSouth Innovations Pty Ltd
Publication of CN115298674A publication Critical patent/CN115298674A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/465—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
    • C04B35/47—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on strontium titanates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/495—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on vanadium, niobium, tantalum, molybdenum or tungsten oxides or solid solutions thereof with other oxides, e.g. vanadates, niobates, tantalates, molybdates or tungstates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H01F10/1933—Perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66977—Quantum effect devices, e.g. using quantum reflection, diffraction or interference effects, i.e. Bragg- or Aharonov-Bohm effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7613—Single electron transistors; Coulomb blockade devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/10—Dielectric resonators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/11—Single-electron tunnelling devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/128—Junction-based devices having three or more electrodes, e.g. transistor-like structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Materials Engineering (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • Nanotechnology (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)
  • Measurement Of Radiation (AREA)

Abstract

公开了用于控制量子处理器中的一个或多个量子位的系统和方法。所述系统包括具有一个或多个基于自旋的量子位的量子处理器以及定位于量子处理器附近的介电谐振器。介电谐振器提供磁场。量子处理器定位于由谐振器提供的磁场的一部分中，使得磁场的一部分控制量子处理器的一个或多个基于自旋的量子位的自旋跃迁。

Description

量子计算系统的全局控制
技术领域
本公开的方面涉及用于控制量子计算系统中的量子位的方法和系统。
背景技术
量子计算机和量子模拟器有望彻底改变我们现代社会的许多方面，从基础科学和医学研究到国家安全。对许多这些应用的防御的影响将是相当大的，诸如寻找素因子或加密破解、从第一原理设计新材料、人工智能和机器学习。虽然一些应用预计可在不采用纠错协议的中型量子计算机(具有100至1000个量子位)上执行，但一些最具破坏性的算法，例如Shor的素因子分解算法，将需要具有超过一百万个量子位的大型且完全容错的量子计算机。
然而，在这种大型量子计算机可以被商业化制造之前，需要克服许多障碍。一个此类障碍是对量子位(量子信息控制的基本单位)的控制。迄今为止，已经提出了数种技术来控制量子位的态，但这些技术要么不能有效地大规模发展，要么导致更快的退相干。
因此，需要一种可扩展的量子位控制系统，该系统可以同时控制多个量子位而不会对量子位的操作产生不利影响。
发明内容
根据第一方面，本发明提供一种用于控制量子处理器中的一个或多个量子位的系统，该系统包括：包括一个或多个基于自旋的量子位的量子处理器；以及定位于量子处理器附近的介电谐振器，介电谐振器提供磁场，并且量子处理器定位于由介电谐振器提供的磁场的一部分中，使得该磁场的该部分控制量子处理器的一个或多个基于自旋的量子位的自旋跃迁。
在一个实施方案中，量子处理器的多个基于自旋的量子位由介电谐振器在低温温度下提供的磁场的一部分操作和控制。
在一些实施方案中，低温温度小于或等于4开尔文。
在另一实施方案中，介电谐振器由介电材料制成，介电材料的介电常数在低温温度下相对于在室温下增加。
在一些实施方案中，谐振器的介电常数在低温温度下在1000至40,000的范围内。
在一些实施方案中，控制一个或多个基于自旋的量子位的磁场的一部分是均匀的交流磁场。
在一些实施方案中，磁场的该部分充当全局磁场，用于同时控制量子处理器的多个基于自旋的量子位。
在一些实施方案中，介电谐振器产生与磁场在空间上分离的电场。
在一些实施方案中，介电谐振器的磁场垂直于谐振器的表面。
在一些实施方案中，电场被限制远离量子处理器的位置以最小化电场与一个或多个基于自旋的量子位以及量子处理器的片上测量和控制电子器件的相互作用。
在一些实施方案中，电场在谐振器内循环。
在一些实施方案中，介电谐振器由来自具有钙钛矿结构(XIIA2+VIB4+X2-3)的一类化合物的材料制成。
在一些实施方案中，介电谐振器由钽酸钾(KTaO3)或钛酸锶(SrTiO3)制成。
在一些实施方案中，介电谐振器提供大约5×10-7m3的共振模体积。
在一些实施方案中，量子处理器是固态半导或超导量子处理器。
在一些实施方案中，介电谐振器是介电材料的固体块的形式，并且量子处理器被放置在介电谐振器上方或下方，使得量子处理器的一个或多个基于自旋的量子位面向介电谐振器以与介电谐振器提供的交流磁场的部分相互作用。
在一些实施方案中，该系统还包括可调谐耦合元件以向介电谐振器提供微波输入信号，用于产生磁场。介电谐振器可能需要低功率微波输入信号，其最小化对量子处理器的低温环境的任何影响。
在一些实施方案中，谐振器的品质因子Q在低温温度下具有大于100的值。
在一些实施方案中，由谐振器产生的磁场的频率在从1.0MHz至1.0GHz的射频范围内，用于控制核自旋。
在一些实施方案中，由谐振器产生的磁场的频率在微波频率范围内，其在1.0GHz至100.0GHz的范围内，用于控制电子自旋。
根据第二方面，本发明提供一种使用本发明第一方面中描述的系统来控制量子处理器中的一个或多个基于自旋的量子位的方法。
如本文所用，除非上下文另有要求，否则术语“包括”和术语的变体，诸如“包含”，不旨在排除进一步的添加内容、成分、整数或步骤。
通过示例并参考附图，本发明的另外方面以及前述段落中描述的方面的另外实施方案将变得显而易见。
附图说明
图1示出了现有技术的量子计算装置，其具有由局域片上传输线控制的基于施主的量子位；
图2示出了现有技术的量子计算装置，其具有由局域片上传输线控制的量子点量子位；
图3示出了现有技术可扩展的基于施主的量子计算机的示意性架构，该量子计算机采用量子位的全局控制；
图4示出了现有技术的能够分离出磁场和电场并将它们引导到不同区域的环隙谐振器；并且
图5示出了根据本公开的示例性实施方案的由钙钛矿材料(也称为钽酸钾，化学式为KTaO3)制成并且具有4.5GHz的基本共振频率的介电谐振器的俯视图；
图6a和图6b示出了当图5的矩形介电谐振器的TEz111模(在本公开中也称为TE11δ)被激发时的磁场和电场分布；
图7示出了根据本公开的示例性实施方案的用于可扩展的基于施主的量子计算机的架构，其采用使用由介电谐振器产生的均匀磁场对量子位进行全局控制；并且
图8a和8b示出了介电谐振器的替代形状的示例。
图9示出了根据本公开的另一实施例的用于可扩展的基于施主的量子计算机的架构，其采用使用由介电谐振器产生的均匀磁场对量子位进行全局控制。
图10示出了根据本公开的一些实施方案的具有电场线和磁场线的谐振器。
图11A示出了用100μW的微波信号功率激发的谐振器的基模的磁场幅值的有限元模拟。
图11B示出了用100μW的微波信号功率激发的谐振器的基模的电场幅值的有限元模拟。
图12是示出在介电谐振器的基模附近的谐振器的微波反射S参数的曲线图，如从同轴环路耦合器探测的。
图13A是在实验中使用的量子处理器芯片的扫描电子显微照片(SEM)。
图13B是穿过图13A的量子处理器芯片的中间和装置的导带分布的横截面。
图14A是图13A的装置中自旋量子位的稳定性图。
图14B示出了叠加在图14A所示的稳定性图的一部分上的读出脉冲序列。
图15A示出了使用本公开的谐振器进行电子自旋共振测量的脉冲方案。
图15B是示出作为所施加微波频率的函数的三重态概率的图表
图15C示出了作为所施加微波频率和直流磁场的函数的三重态概率。
图15D是沿图15C的对角线截取的曲线图，其示出了作为微波驱动频率的函数的谐振器的三重态概率和反射参数，展示了在介电谐振器频率处ESR的增强。
具体实施方式
概述
本节描述现有技术量子计算系统的概述以及与在这些系统中实现的量子位控制技术相关联的各种问题。
一种类型的量子计算系统基于各个量子位的自旋态，其中量子位是位于硅量子芯片内的电子和核自旋。这些电子和核自旋要么被限制在人造量子点中(例如图2)，要么被限制在植入量子芯片中的天然存在的施主原子(例如图1)中。
申请人进行的早期突破性量子位实验已经证明这些量子系统的巨大前景，其中包括量子位相干时间、控制和测量保真度在内的关键优质因数优于大多数其他类型的量子计算系统。在这些小型系统(例如，图1和图2中所示的系统)中，片上传输线用于对每个单独的量子位进行局域控制。特别是，每个单独的量子位都设置有专用的片上传输线，该片上传输线距离量子位的位置几百纳米。
图1示出了具有单个基于施主的量子位的小型硅量子芯片10的示例。如该图所示，量子芯片10具有硅衬底的第一层12和作为硅的纯化形式的硅28同位素(28Si)的第二层13。第一层12具有大约500微米的厚度，并且第二层13具有大约0.9微米的厚度。窗口14示出了量子芯片10的上表面17的中央部分的放大视图。量子位11大致位于上表面17的中心处。量子位11包括电子自旋和核自旋。核自旋可以是磷-31(31P)施主原子。存在用于控制量子位11的片上传输线15。片上传输线15位于距离量子位11仅几百纳米的位置，以传递强磁微波信号B(也称为电子自旋共振信号或ESR信号)和RF信号(也称为核磁共振信号或NMR信号)以用于控制量子位11的电子自旋和核自旋。ESR信号可以具有大约40GHz的频率，并且NMR信号可以具有大约100MHz的频率。单电子晶体管(SET)16用作电荷传感器以读出量子位11的态。从该图中可以明显看出，SET传感器16位于片上传输线15和量子位11附近。
图2示出了量子计算芯片20的平面图，该芯片具有限制在人工形成的量子点中的单个量子位21。该系统不同于图1的系统，不同之处在于量子位21位于硅量子点中，而不是位于天然存在的施主原子(如31P)中。然而，与图1的量子芯片类似，图2的量子芯片20使用专用的片上传输线26，用于局域地控制量子位21。片上传输线26提供ESR信号和RF信号(图2中未示出)。ESR信号产生微波磁场线B，如参考数字24所示，以控制量子位21。此外，量子芯片20包括一个或多个SET传感器25，用于测量量子位21的量子态。从图2可以明显看出，SET传感器25位于片上传输线26和量子位21附近。
在图1和图2所示的系统中，量子位可以在使用片上传输线(例如，传输线15或26)“局域地”生成的微波磁场中相干地操作。在这些系统中，局域微波磁场B以“脉冲模式”运行，即在需要量子位旋转时打开。以脉冲模式操作局域微波磁场B的原因是传输线(15或26)产生强交流电场，这干扰SET操作。因此，微波场通常至少在量子位测量之前关闭。
量子位的上述局域控制(即每个量子位的专用传输线)已在小型量子计算机中成功实现。然而，可能存在与这些局域传输线产生的局域控制信号相关联的一些复杂性和/或缺点。
首先，传输线(例如，传输线15或26)中的阻抗失配可能会产生杂散电场，这些电场干扰用于测量量子位的量子态的敏感SET，从而使它们不可使用，而控制ESR和NMR信号由传输线施加。从图1和图2可以明显看出，SET位于传输线附近(例如，在纳米范围内)，并且由这些传输线产生的任何杂散电场可能会影响相邻SET的操作。
其次，在传输线中感应的微波电流(由控制ESR信号产生)和在量子芯片中的其他地方感应的电流产生的焦耳加热提高芯片温度。这严重影响量子位态测量和初始化保真度。
第三，据发现每条量子位控制传输线在量子芯片中消散超过100nW的热量。量子系统非常容易受到热噪声的影响，因此通常在非常低的温度下运行(大约几十到几百毫开尔文)。稀释制冷机用于将系统降低到这些温度，但是这些稀释制冷机提供有限量的冷却能力。例如，一些稀释制冷机在20mK时的冷却功率为15μW。考虑到每个量子位消散100nW的热量，利用当前可用的制冷能力很难扩大量子芯片中的量子位数量，100nW的热量是典型稀释制冷机在保持20mK的温度时可以处理的极限。在更高的温度(大约100mK)下可以获得200-300μW的更大冷却功率，但是，允许的量子位的数量仍然从根本上受到限制。例如，对于100个量子位，将消散10μW的热量，这是典型稀释制冷机可以处理的极限。
当在中型或大型量子计算机中实现局域传输线时，局域控制场的上述问题变得难以管理。首先，在包含数百、数千甚至数百万个量子位的量子芯片中，每个量子位实现一条传输线是非常复杂的。即使在多量子位量子芯片中成功实现了每个量子位一条传输线，传输线产生的焦耳加热的量也可能会破坏对量子芯片的操作必不可少的低温环境(温度等于或低于4K)。此外，由多条传输线中的阻抗失配产生的电场将极其大，并且可能会对敏感SET的操作产生不利影响。此外，在此类布置中，传输线将占据芯片空间的很大一部分。例如，单条传输线的大小可以从纳米级扩展到数百微米。对于具有原子级量子位的量子处理器来说，这是一个很大的空间量，这可能会使中型或大型量子计算机的量子芯片的架构设计变得非常复杂。
由于上述问题，量子计算领域普遍认为，每个量子位使用一条传输线对量子位进行局域控制可能不是扩展到中型或大型量子计算机的可行解决方案。因此，基于量子点的量子计算机和基于施主的自旋量子计算机的量子芯片架构的新模型提出实现对可扩展量子计算机的多个量子位的“全局”控制。
例如，图3示出了已知可扩展硅量子计算结构30的分解示意性架构。该结构形成在同位素纯化的硅28(28Si)衬底中。特别地，多个施主原子31嵌入硅晶格中。两组控制线跨架构延伸。控制线设置在量子位层上方的上控制层32上，并且控制线设置在量子位层下方的下控制层34上。控制线33和35相对于彼此垂直地布置成十字形配置。两个平面中的控制线在物理上不相交，但是它们定义了交叉点39a，在此处它们穿过晶格的两个垂直对齐的部分。关于这些交叉点中的一些，形成以重掺杂硅岛形式提供的控制元件39。每个岛形成单个电子晶体管(SET)，其中各自的控制构件设置在岛的上方和下方。这些控制构件中的一对充当晶体管的源极和漏极，并且另一对充当晶体管栅极。
在结构30中，底平面上的控制线35被分成两个交错组35a和35b。控制线35a充当SET的漏极(D)，并且控制线35b充当SET 39的栅极(GB)。对于顶平面上的控制线(例如，控制线33a和33b)示出了类似的配置，它们分别充当SET 39的源极(S)和栅极(GA)。每个SET 39通过各自的控制岛39a与一个或多个施主原子31相互作用。
该量子计算结构30具有基于施主的硅量子芯片30，其同时采用对多个量子位的全局控制。在该系统中，全局微波(MW)和射频(RF)控制信号36处于“始终开启”态，而每当量子位需要由“始终开启”全局控制信号旋转/控制，合适的电信号就施加到各个量子位。
在该系统中通过生成存在于整个量子芯片30上的“全局”微波(MW)和射频(RF)控制场36来实现全局控制。在操作期间，整个系统30被冷却到毫开尔文温度范围。然后施加到控制线33和35的脉冲可以驱动量子位逻辑态之间的转换。
在一种方法中，这些MW和RF控制场36可以通过将硅量子芯片30嵌入三维(3D)微波谐振器(频率为ω并且品质因子为Q)中来产生，其中谐振器通常由铜或一些其他高导电性金属构成并用一系列微波脉冲进行探测。
然而，这种布置存在若干问题。例如，芯片30上的金属栅极和接合线的高导电性可能会对诸如微波谐振器的共振频率ω和品质因子Q的重要特性产生不利影响。此外，这些微波谐振器通常在腔内产生大的交流电场，这可能会干扰并可能损坏芯片300上的敏感SET传感器装置39，从而显著影响量子处理器的量子位态的所需操作和检测。
自旋共振应用中使用的任何微波谐振器的一个重要指标是功率场转换因子C，它量化了微波输入信号转换为驱动自旋旋转所需的交流磁场的程度。关系式B1＝C√P将微波谐振器内累积的磁场B1与输入微波信号功率P和转换因子C相联系。对于量子处理器/芯片中的量子位旋转，需要高磁场MW，这意味着C或P或两者必须相当高以在微波谐振器内产生可行的MW磁场B1。
本申请的发明人已经了解到传统的金属/铜微波腔具有低转换因子C。因此，根据关系B1＝C√P，如果将量子芯片放置在传统的金属/铜微波谐振器内部，将需要输入微波信号的相当高的功率P(因为这些腔的转换因子C非常低)来驱动量子位的足够快的自旋旋转。然而，此类高功率的输入微波信号将与量子芯片/处理器可以存在和运行的低温环境不兼容。
因此，发明人得出结论：常规的金属/铜微波腔不能合适地向量子芯片/处理器的量子位提供全局控制信号。
还有另一种提供全局控制的实验技术。该技术采用环隙谐振器。如图4所示，环隙谐振器40具有内半径r、长度z、壁厚w和沿谐振器40的长度延伸的间隔为t的电容间隙。该环隙谐振器旨在提供共振模的电场分量(E)和磁场分量(H)之间的空间分离。理想情况下，谐振器40应该将电场分量限制在电容间隙之间，并允许磁场分量在从谐振器40的上横截面到下横截面的环中循环。
该谐振器40表现出C≈0.03mT/√(mW)的转换因子和Q≈200的品质因子。这意味着输入MW信号的相对低功率，例如P＝10mW(与传统微波谐振器所需的相对高功率相比较低，但与典型稀释制冷机的冷却功率相比仍然较高)可用于生成能够提供必要的量子位旋转/控制的MW磁控制信号。
当量子位被放置在环隙谐振器40的磁场分量内时，它只受到磁场分量H的影响并且看不到被限制在电容间隙内的电场分量E。因此，由这种环隙谐振器提供的电场分量和磁场分量的分离减少了谐振器对量子位(尤其是SET装置)的不利影响，反之亦然。
然而，实际实验结果表明，即使在相当低的功率下(例如，0.5mW，这甚至不足以提供必要的量子位控制)，在谐振器40内部也存在高残留杂散电场。这种杂散电场足以压倒量子芯片的SET装置传感器，并且因此对量子位自旋测量产生不利影响。
此外，虽然谐振器40需要的输入功率MW信号比传统谐振器所需的低，但至少将需要大约10mW的输入功率才能实现足够的量子位控制频率(2-3MHz)。这种功率至少高出三个数量级，以至于无法让量子芯片在毫开尔文温度范围内连续运行。此外，这个输入功率范围加热量子芯片并干扰其正常运行。因此，即使是环隙谐振器也不能成功地展示全局控制。
相应地，用于控制量子芯片中的多个量子位而不破坏量子位可在其中操作以执行量子计算的环境的全局控制信号的实现方式尚未成功实现。换句话说，对于中型和大型量子计算机，在不破坏量子芯片中量子位的微妙环境的情况下，实现全局控制信号以共同控制多个量子位仍然是一个突出的挑战。
量子芯片环境的一些要求包括，例如，将量子芯片维持在所需的低温温度以确保量子芯片的预期运作。低温温度要求源于量子芯片/处理器中的量子现象仅在非常低的温度下发生的事实。更高的温度可以很容易地改变量子位的某些性质(例如共振频率、相干时间等)连同它们的量子行为。通常，低温约束要求量子芯片/处理器在1mK-4K范围内的温度下运行。另一个要求包括防止任何杂散电场或由控制信号产生的电场影响SET传感器和量子位。如前所述，微波谐振器可以提供全局控制场，但是当与量子芯片/处理器集成时，这些造成多个问题。
用于全局控制的谐振器
本申请的发明人意识到，为了产生此类全局控制场，需要微波谐振器，它可以提供足够高的MW磁场控制场，以用于有效地控制/旋转量子位，同时不破坏量子芯片/处理器运行的脆弱环境。
本公开公开了一种此类谐振器。特别地，本文公开的谐振器是高介电常数、固态、微波谐振器，其可以放置在基于自旋的量子芯片/处理器附近以引导所需的磁场来控制量子芯片上的量子位。
在某些实施方案中，谐振器由电介质形成，特别是由量子顺电介质形成。在一个实施方案中，量子顺电介质具有钙钛矿结构(XIIA2+VIB4+X2-3)。在一个具体实施方案中，量子顺电介质是钽酸钾(KTaO3)或钛酸锶(SrTiO3)。量子顺电介质在低温温度下表现出非常大的介电常数。例如，钽酸钾的介电常数为εr≈4,300，并且钛酸锶的介电常数为εr≈26,000。这种大的介电常数εr对介电谐振器内部的电场提供了非常严格的限制，从而实现了电场和磁场分量的明确空间分离。此外，介电谐振器的共振频率与材料的介电常数εr及其模体积V成反比，并由以下关系式给出-
ω∝1/(εr1/2V1/3)
因此，对于给定的频率ω，谐振器的模体积V可以通过使用这些在低温温度下表现出大εr的顺电材料来减小。
这类材料还具有非常低的微波损耗(例如，KTaO3的tanδ～10-4至10-5)，这允许非常高的品质因子(KTaO3的Q～30,000)。
此外，该谐振器具有非常高的转换因子C以满足控制量子位自旋的高MW磁场要求(根据关系B1＝C√P)。根据关系C∝√(QωV)，转换因子C取决于品质因子Q、频率ω和模体积V。通常，运行的频率ω由其他实验因素决定。因此，在典型的实施方案中，通过提供高品质因子Q或通过提供低模体积V或通过提供高品质因子Q和低模体积V的组合来实现高转换因子C。量子顺电介质的性质组合产生大的转换效率(例如，对于KTaO3，C≈1mT/√(mW))，这本身就足以在毫开尔文温度下连续运行。通过增加所形成的谐振器的品质因子，可以进一步提高该转换因子。
在一个示例中，根据本公开的方面形成的谐振器可以在毫开尔文温度范围内以3MHz的拉比频率和15μW的输入功率操作。拉比频率由以下公式定义：Ω_R＝γ_e B_1/2，其中γ_e＝28GHz/T是电子自旋的旋磁比，并且除以二是为了解释旋转波近似。由于这种可实现的转换因子，所公开的谐振器不会使放置在其附近的量子芯片/处理器过热。
图5示出了根据本公开的实施方案的示例性固态介电谐振器50的平面图。在一个示例中，长方体介电谐振器的尺寸可以是1mm x 1mm x 0.5mm。通常，有3种模出现在介电谐振器中：TE模(电场横向于z轴)、TM模(磁场横向于z轴)和混合模(电场和磁场两者具有平行于z轴的分量)。圆柱形和环形谐振器通常表现出所有三种模。
TE11δ模对于执行ESR特别有用。符号TE11δ用于表示谐振器50在z轴上像偶极一样辐射并且在z是最小尺寸时发生。在这种模中，谐振器50产生的交流磁场垂直于谐振器50的表面51，并从谐振器的表面51向外(或向内)延伸，而电场分量横向于磁场分量的方向并且被限制在谐振器50内。
图6(a)和图6(b)示出了介电谐振器50的透视图。特别地，图6(a)示出了当激发TE11δ模时介电谐振器50中的磁场线，并且图6(b)示出了当激发TE11δ模时介电谐振器50中的电场线。如图6A所示，磁场分量B1垂直于介电谐振器50的表面51和52。类似地，从图6B可以清楚地看出，该谐振器的电场分量E几乎完全被限制并在介电谐振器50内循环。
量子位的全局控制的示例架构
图7示出了用于全局控制量子计算芯片/处理器上的量子位的布置70。如该图所示，该布置包括量子芯片/处理器75、介电谐振器50和耦合器74。这种布置中的介电谐振器50被放置在量子芯片75上，使得量子芯片/处理器的一个或多个量子位位于介电谐振器50的表面51下方。耦合器74定位于介电谐振器50上方以激发谐振器。在一个实施方案中，耦合器74被配置为以TE11δ模激发谐振器，并且谐振器50定位于量子芯片上方，在谐振器50的底部和量子点量子位芯片75之间具有小间隙(小于介电谐振器的高度)。
在这个实施方案中，耦合器74是向介电谐振器50提供输入MW信号的同轴电缆。在替代实施方案中，MW输入信号可以由不同形状的耦合器提供。在又其他实施方案中，MW输入信号可以通过某些方式提供。例如，使用带有光刻限定的耦合器或通过波导和光圈耦合的印刷电路板。
当MW输入信号被提供给谐振器50时，在谐振器中产生电场E和磁场B。如上所述，电场分量E被紧紧地限制在谐振器50内，而磁场分量B垂直于谐振器50的表面51和52引导。因此，位于芯片/处理器75上并且面向表面51的一个或多个量子位与磁场分量B相互作用。该磁场充当全局场以控制芯片75上的一个或多个量子位。
在一个实施方案中，单个量子位由介电谐振器50产生的全局磁场B控制。在一个替代实施方案中，多个量子位(数百、数千或数百万)可以由介电谐振器50产生的全局磁场B同时控制。
系统70的所有分量都可以容纳在定制装置外壳71内，如图7所示。在又一实施方案中，可以利用印刷电路板。
在一个替代实施方案中，如果量子芯片/处理器75位于介电谐振器50上方，则量子位可以面向介电谐振器50的表面52。
尽管上述实施方案描述了长方体形状的谐振器50(参见图5至图7和图9)，但是本发明不限于谐振器的这种特定形状并且也可以采用替代的谐振器形状来实现本文所述的方法和系统。例如，谐振器可以是方形、圆盘形(参见图8a中的圆盘形谐振器80)、圆柱形、环形(参见图8b中的环形谐振器82)、方形环形或矩形环形等。
对于如图8b所示的谐振器的环形几何形状，量子芯片(在该图中未示出)可以保持在中心腔83内或在腔83的正下方或正上方。这种几何形状的好处是它潜在地允许获得更高的磁场强度(因为这种几何形状中的磁场在谐振器82的中心达到峰值)。
在本公开的一些实施方案中，对于给定的谐振器(其具有数千数量级的介电常数)，每个尺寸(例如，长度、高度、宽度、厚度或直径)可以在100微米至10毫米的范围内。对于给定的介电常数，谐振器的工作频率取决于其体积。因此，谐振器的尺寸可以相互对照调整，以达到特定体积，并因此达到特定工作频率。例如，可以制造体积为0.5mm x 1mm x 1mm的长方体形状的钽酸钾谐振器。此类谐振器的共振频率约为4.5GHz(钽酸钾的介电常数在mK温度下为4300)。该谐振器的高度可以减少4倍，并且长度和宽度可以分别增加2倍(即0.125mm x 2mm x 2mm)以获得相同的体积和相似的共振频率。
在本公开的一些实施方案中，谐振器与芯片之间的工作距离在50微米至5毫米的范围内。谐振器和量子芯片之间的工作距离由谐振器模大小设定，谐振器模大小继而受到谐振器尺寸的限制。本质上，谐振器和量子芯片之间的间隔小于谐振器的高度。
在一个实施方案中，可以将诸如蓝宝石垫片或蓝宝石板的低微波损耗正切材料放置在量子芯片/处理器75和介电谐振器50之间的间隙/间隔中。这种布置90在图9中描绘，其中谐振器50通过蓝宝石板92与量子处理器芯片75隔开。在替代实施方案中，介电谐振器50可以悬浮在量子芯片/处理器75上方或下方，两个表面之间是真空。量子处理器和介电谐振器之间的蓝宝石垫片或真空空间有助于减少损耗并且有助于保护量子芯片/处理器75免受杂散电场的影响。
在本公开的一些实施方案中，谐振器的工作频率优选地在1Ghz至100GHz之间。电子自旋弛豫率在100GHz上时可变得相当大(相对于电子或核自旋相干时间)。此外，频率高于100GHz的微波工程变得具有挑战性且成本高昂。
尽管本公开的上述方法和系统描述了使用介电谐振器对电子自旋的全局控制，但是这些技术也可以被实现来控制核自旋。在该情况下，介电谐振器频率可以在1.0MHz至1.0GHz的范围内，并且可以使用公式ω∝1/(εr1/2V1/3))相应地缩放谐振器大小。
在本公开的一些实施方案中，当工作温度在毫开尔文范围内时，MW信号的输入功率小于100μW。在1.5开尔文至4.0开尔文的工作温度下，输入功率小于1.0W。
在本公开的一些实施方案中，当工作温度在毫开尔文范围内时，谐振器的转换因子C可以在0.1-10.0mT/√(mW)的范围内。在1.5开尔文至4.0开尔文的工作温度下，更高的转换因子也可以工作。
在本公开的一些实施方案中，由介电谐振器提供的交流磁场的强度可以在0.01mT至100.0mT的范围内。
实验结果
本部分介绍了通过使用悬浮在量子芯片75上方的介电谐振器50实现的实验结果，该量子芯片由一个或多个基于自旋的量子位以及具有200微米宽度的居间蓝宝石垫片形成(例如，如图9中的设置所示)。
在实验设置中，耦合器74以TE11δ模激发谐振器50。特别地，耦合器74向介电谐振器50提供输入微波信号。当微波输入信号被提供给谐振器50时，在谐振器50中产生电场E和磁场B，如图10所示。如图10所示，电场分量E被紧紧地限制在谐振器50内，而磁场分量B垂直于谐振器50的表面51和52引导。
图11A和图11B分别示出了当谐振器50的基模被微波输入信号激发时，在装置堆叠(图9)中的电场和磁场幅值的有限元模拟。在本实验中使用的输入功率为100微瓦。然而，应当理解，对于其他输入功率值同样产生类似的磁场模和电场模，其中磁场转换由(mT/√W)提供，并且电场转换由(kV/cm/√W)提供。图11A和图11B中较暗的区域分别表示具有高磁场和高电场的区域，并且图11A和图11B中较亮的区域分别表示具有低至零磁场和零电场的区域。如图11B所示，当向谐振器50施加输入功率信号时，量子处理器75的表面上的量子位112所经历的电场接近零，而(如图11A所示)量子位112经历了接近0.5mT的磁场。
图12是示出了从同轴环路耦合器74探测到的谐振器的反射参数(S11)相对于其基模附近的频率的图表。反射参数S11表示从谐振器反射的功率量，因此被称为反射系数。如果S11＝0dB，则所有功率都从谐振器反射，没有任何被吸收。如果S11<0dB，则部分输入功率被谐振器吸收并产生电场和磁场。
如图12所示，S11振幅在7.653GHz和7.6535GHz之间的频率处接近-40dB。在谐振器50和耦合器74之间实现临界耦合的情况下，S11振幅在理论上可以下降到-∞。在临界耦合频率下，发生到谐振器的最有效的功率传输。
从该图可以明显看出，谐振器50模被激发并产生图11a和图11b中描绘的在7.653和7.6535GHz之间最佳的E和B场分布，并且当在这个频率范围内操作时，可以导致实现与耦合器74的临界耦合。
此外，尽管任何基于自旋的量子处理器芯片都可以与谐振器50一起使用，但本部分中讨论的实验是在单重三重态量子位上进行的。在单重三重态量子位中，两个量子点(每个具有一个或多个电子)并排形成并进行调谐，使得它们隧道耦合。信息可以存储在两个电子的相对自旋中，从而进一步减少量子位对其环境的耦合。在电子的四种可能的相对自旋态(S、T0、T+和T-)中，信息通常存储在单重态S和三重态T0(所谓的“逻辑子空间”)中。这种选择通常是出于两个优点。首先，这两个量子位态保持不受磁场变化的影响(它们都是m＝0)，这进一步使它们与环境解耦。其次，由于泡利不相容原理，在单重态中，一个电子具有在两个点之间杂化的轨道波函数，而在三重态中，两个电子都被限制在单独的点。因此，通过调整两个点的相对化学势，可以分布单重态的电荷分布以及单重态和三重态的相对能量。
图13A示出了包括双量子点的示例量子处理器芯片75。特别地，图13A是量子处理器芯片75的扫描电子显微镜(SEM)图像130。图13B描绘了图10A的量子处理器芯片的横截面132。横截面132通过装置的中间截取(在图13A中用虚线标记)。横截面132表示量子处理器芯片75的3D结构及其导带分布。
如图13A和图13B所示，量子处理器芯片75包括量子点(点1和点2)、用于感测或读取量子点D1和D2的态的单电子晶体管(SET)传感器以及用于加载双量子点D1、D2中的电子以形成单重三重态量子位的储存器(RESG)。此外，栅电极P1和P2位于量子点D1和D2的顶部。
图14A示出了双量子点D1、D2的二维稳定性图140，其通过扫描每个点D1和D2上方的栅电极(P1、P2)并且在电子跳入和跳出两个量子点D1和D2时监测通过SET传感器的电流ISET而获得。该图140示出了与通过栅电极施加的偏压相关的每个点的电荷态或占用。特别是，水平线和垂直线示出了电子何时跳入和跳出量子点D1、D2。由附图标号142标记的部分示出了3个电子在点2中且1个电子在点1中的单重三重态。稳定性图140中括号中的数字是双点系统点1、点2的电荷占用：(N1,N2)。
图14B示出了叠加在混合态(即混合自旋单重态和三重态)和单重态自旋态制备之间的SET电流差异的曲线145上的读出脉冲序列，作为栅极P1和P2上的电压的函数。自旋单重态是通过从(4,1)到(4,0)占用发出脉冲来制备的，并且混合态是通过从(3,0)到(3,1)占用发出脉冲来制备的。脉冲序列A到B制备了分离的双量子点，其中电子处于混合自旋态。在步骤B到D中执行读出。B到C试图将电子从点2推到点1。如果点2中的电子与点1中的电子形成单重态，则将发生隧道效应。但是，如果形成三重态，隧道效应将被阻止。C到D经由增强的闭锁机构提高了读数的可见性。E表示执行ESR时使用的级别。曲线图中的实线表示具有高隧道速率的跃迁，曲线图中的虚线表示具有低隧道速率的跃迁，并且细线勾勒出泡利自旋阻塞(PSB)和闭锁区域。
图15A示出了使用谐振器50进行电子自旋共振测量的脉冲方案(如图14B所示的A到D)。双量子点D1、D2在A处初始化为自旋三重态。然后将微波功率施加到B处的介电谐振器50，从而产生交流磁场B，其使量子点D1、D2中的电子的自旋旋转。自旋共振解除自旋封锁并导致在读出期间三重态概率的降低。
图15B是示出双量子点的三重态概率作为在227.48mT的直流磁场下施加的微波频率的函数的曲线图。该曲线图示出了两个电子自旋共振(ESR)峰值。该曲线图展示了量子点自旋通过介电谐振器50的原理论证片外控制。
图15C示出了作为所施加微波频率和直流磁场的函数的三重态概率。如此图所示，三重态概率在谐振器50的共振频率处下降—表明ESR峰值如预期那样随磁场转移。
图15D是沿图15C的对角线截取的切片并且示出了作为微波驱动频率的函数的三重态概率，在步进磁场时测量，使得自旋三重态能量分裂等于驱动频率。当微波频率与介电谐振器的频率匹配时，三重态概率降低，并且观察到自旋共振信号的增强。
应当理解，在本说明书中公开和限定的发明延伸到从文本或附图中提及或明显看出的单独特征中的两个或多个的所有替代组合。所有这些不同的组合构成了本发明的各个替代方面。

Claims (21)

1.一种用于控制量子处理器中的一个或多个量子位的系统，所述系统包括：
量子处理器，所述量子处理器包括一个或多个基于自旋的量子位；和
介电谐振器，所述介电谐振器定位于所述量子处理器附近，所述介电谐振器提供磁场，并且
所述量子处理器定位于由所述介电谐振器提供的所述磁场的一部分中，使得所述磁场的所述部分控制所述量子处理器的所述一个或多个基于自旋的量子位的自旋跃迁。
2.如权利要求1所述的系统，其中所述量子处理器的所述多个基于自旋的量子位由所述介电谐振器在低温温度下提供的所述磁场的所述部分操作和控制。
3.如权利要求2所述的系统，其中所述低温温度小于或等于4开尔文。
4.如权利要求1至3中任一项所述的系统，其中所述介电谐振器由介电材料制成，所述介电材料的介电常数在低温温度下相对于在室温下增加。
5.如权利要求4所述的系统，其中所述谐振器的所述介电常数在所述低温温度下在1000至40,000的范围内。
6.如权利要求1至5中任一项所述的系统，其中控制所述一个或多个基于自旋的量子位的所述磁场的所述部分是均匀的交流磁场。
7.如权利要求1至6中任一项所述的系统，其中所述磁场的所述部分充当全局磁场，用于同时控制所述量子处理器的多个基于自旋的量子位。
8.如权利要求1至7中任一项所述的系统，其中所述介电谐振器产生与所述磁场在空间上分离的电场。
9.如权利要求1至8中任一项所述的系统，其中所述介电谐振器的所述磁场垂直于所述谐振器的表面并且在所述介电谐振器的所述表面向外定向。
10.如权利要求8所述的系统，其中所述电场被限制远离所述量子处理器的位置以最小化所述电场与所述一个或多个基于自旋的量子位以及所述量子处理器的片上测量和控制电子器件的相互作用。
11.如权利要求8或10中任一项所述的系统，其中所述电场在所述谐振器内循环。
12.如权利要求1至9中任一项所述的系统，其中所述介电谐振器由来自具有钙钛矿结构(XIIA2+VIB4+X2-3)的一类化合物的材料制成。
13.如权利要求10所述的系统，其中所述介电谐振器由钽酸钾(KTaO3)或钛酸锶(SrTiO3)制成。
14.如权利要求1至13中任一项所述的系统，其中所述介电谐振器提供大约5X 10-7m3的共振模体积。
15.如权利要求1至14中任一项所述的系统，其中所述量子处理器是固态半导或超导量子处理器。
16.如权利要求1至15中任一项所述的系统，其中所述介电谐振器是介电材料的固体块的形式，并且所述量子处理器被放置在所述介电谐振器上方或下方，使得所述量子处理器的所述一个或多个基于自旋的量子位面向所述介电谐振器以与所述介电谐振器提供的所述磁场的所述部分相互作用。
17.如权利要求1至16中任一项所述的系统，其中所述系统还包括可调谐耦合元件以向所述介电谐振器提供微波输入信号，用于产生所述磁场。
18.如权利要求1至17中任一项所述的系统，其中所述谐振器的品质因子Q在低温温度下具有大于100的值。
19.如权利要求1至18中任一项所述的系统，其中由所述谐振器产生的所述磁场的所述频率在从1.0MHz至1.0GHz的射频范围内，用于控制核自旋。
20.如权利要求1至18中任一项所述的系统，其中所述谐振器产生的所述磁场的所述频率在1.0GHz至100.0GHz范围内的微波频率范围内，用于控制电子自旋。
21.一种方法，其用于使用如权利要求1至20中任一项所述的系统控制量子处理器中的一个或多个基于自旋的量子位。
CN202080093283.2A 2019-11-15 2020-11-16 量子计算系统的全局控制 Pending CN115298674A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
AU2019904308A AU2019904308A0 (en) 2019-11-15 Global control for quantum computing systems
AU2019904308 2019-11-15
PCT/AU2020/051239 WO2021092661A1 (en) 2019-11-15 2020-11-16 Global control for quantum computing systems

Publications (1)

Publication Number Publication Date
CN115298674A true CN115298674A (zh) 2022-11-04

Family

ID=75911270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080093283.2A Pending CN115298674A (zh) 2019-11-15 2020-11-16 量子计算系统的全局控制

Country Status (7)

Country Link
US (1) US20220407213A1 (zh)
EP (1) EP4058946A4 (zh)
JP (1) JP2023501796A (zh)
KR (1) KR20220142428A (zh)
CN (1) CN115298674A (zh)
AU (1) AU2020385023A1 (zh)
WO (1) WO2021092661A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2028580B1 (en) * 2021-06-29 2023-01-09 Univ Delft Tech Quantum dot structures comprising an integrated single electron tunneling readout and single electron tunneling quantum dot readout structures
NL2028596B1 (en) * 2021-06-30 2023-01-10 Univ Delft Tech Controlling uniformity of an array of quantum dots
DE102021117409A1 (de) * 2021-07-06 2023-01-12 Sri Ranjini Arumugam Verfahren und Vorrichtung zur ortsaufgelösten Lokalisierung von Defekten in Materialien
US12050966B2 (en) 2021-12-20 2024-07-30 Intel Corporation Quantum dot based qubit devices with on-chip microcoil arrangements

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2014396790B2 (en) 2014-06-06 2019-05-16 Diraq Pty Ltd Advanced processing apparatus
CN104483641B (zh) * 2014-12-19 2017-04-12 中国科学院武汉物理与数学研究所 电子‑核双共振谐振器
US11341426B2 (en) * 2015-11-27 2022-05-24 Photonic Inc. Systems, devices, and methods to interact with quantum information stored in spins
GB201615645D0 (en) * 2016-09-14 2016-10-26 Imp Innovations Ltd Apparatus and method for establishing quantum oscillations
JP7102526B2 (ja) * 2017-09-07 2022-07-19 アマースト カレッジ スピン共鳴分光法のためのループギャップ共振器

Also Published As

Publication number Publication date
EP4058946A1 (en) 2022-09-21
US20220407213A1 (en) 2022-12-22
KR20220142428A (ko) 2022-10-21
JP2023501796A (ja) 2023-01-19
AU2020385023A1 (en) 2022-06-30
WO2021092661A1 (en) 2021-05-20
EP4058946A4 (en) 2023-12-27

Similar Documents

Publication Publication Date Title
CN115298674A (zh) 量子计算系统的全局控制
US10803396B2 (en) Quantum circuit assemblies with Josephson junctions utilizing resistive switching materials
TWI767926B (zh) 量子電路組件、量子計算裝置及用於形成量子電路組件的方法
US20200280316A1 (en) Flux-Tunable Qubit Device with Multiple Josephson Junctions
US20190164959A1 (en) On-chip control logic for qubits
Tejada et al. Magnetic qubits as hardware for quantum computers
US10916821B2 (en) Metamaterial waveguides and shielded bridges for quantum circuits
US20190006572A1 (en) Shielded interconnects
CN111164618A (zh) 针对量子电路的改进量子位元设计
US10657456B1 (en) Quantum computing using chiral qubits
US8164082B2 (en) Spin-bus for information transfer in quantum computing
WO2018063168A1 (en) On-chip frequency tuning of resonator structures in quantum circuits
WO2017217958A1 (en) Superconducting qubits with caps on superconductors
US20160104073A1 (en) Radiation Suppression of Superconducting Quantum Bits Using a Conductive Plane
WO2019125423A1 (en) Quantum circuit assemblies with on-chip temperature sensors
EP4071676A1 (en) Hybrid kinetic inductance devices for superconducting quantum computing
CN114254754A (zh) 用于控制具有共享通道的多个量子比特的有效脉冲整形
CN113869519A (zh) 用于重置量子比特的方法和装置
US20230155594A1 (en) Quantum device and method of operating same
CN118613809A (zh) 非线性超导量子电路
Mamgain et al. A Review of Developments in Superconducting Quantum Processors
US11777478B2 (en) DC conversion of half- to quarter-wave resonators for crosstalk suppression in superconducting qubits
CA3210613A1 (en) Quantum processing element and quantum processing system
Tsukanov Superconducting resonators and charge qubits: spectroscopy and quantum operations. Part I
CN118318238A (zh) 量子器件及量子器件的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information

Address after: New South Wales,Australia

Applicant after: Dirac Private Ltd.

Address before: New South Wales,Australia

Applicant before: Simos Newco Co.,Ltd.

CB02 Change of applicant information
TA01 Transfer of patent application right

Effective date of registration: 20221107

Address after: New South Wales,Australia

Applicant after: Simos Newco Co.,Ltd.

Address before: New South Wales Australia

Applicant before: NEWSOUTH INNOVATIONS Pty Ltd.

TA01 Transfer of patent application right
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination