CN106409896A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN106409896A
CN106409896A CN201610602231.9A CN201610602231A CN106409896A CN 106409896 A CN106409896 A CN 106409896A CN 201610602231 A CN201610602231 A CN 201610602231A CN 106409896 A CN106409896 A CN 106409896A
Authority
CN
China
Prior art keywords
gate electrode
electrode
semiconductor region
type
coupling unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610602231.9A
Other languages
English (en)
Other versions
CN106409896B (zh
Inventor
松浦仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN106409896A publication Critical patent/CN106409896A/zh
Application granted granted Critical
Publication of CN106409896B publication Critical patent/CN106409896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种半导体器件。提高了半导体器件的性能。发射极电极通过形成在层间绝缘膜上的接触凹槽耦合到线性有源单元区的P型本体区和N+型发射极区并且通过接触凹槽耦合到线状空穴集电极单元区的P型本体区。在平面图上，布置在线状空穴集电极单元区中的接触凹槽比接触凹槽短。

Description

半导体器件
相关申请的交叉引用
包括说明书、附图和摘要的、于2015年7月30日提交的日本专利申请No.2015-151267的公开的全部内容以引用方式并入本文中。
技术领域
本发明涉及半导体器件并且能正确用于例如包括在与沟槽栅极正交的方向上的有源单元和无源单元的诸如注入增强型(IE)沟槽栅极绝缘栅双极晶体管(IGBT)的功率半导体器件。
背景技术
例如，日本未审专利申请公开No.2013-140885公开了一种IE沟槽栅极IGBT，在该IE沟槽栅极IGBT中，单元形成区基本上包括具有线性有源单元区的第一线性单位单元区、具有线状空穴集电极单元区(linear hole collector cell region)的第二线性单位单元区以及在这些区域之中的线性无源单元区。
发明内容
例如，在日本未审专利申请公开No.2013-140885中描述的IE沟槽栅极IGBT中，线状空穴集电极单元区两侧的沟槽栅电极耦合到发射极电极。因此，有源单元的减薄率保持正确范围，以在避免栅极电容增大的同时，充分得到IE效果，从而实现单元缩小。
然而，不同于替代线状空穴集电极单元区而具有线性有源单元区的IE沟槽栅极IGBT，提供线状空穴集电极单元区减小了积累的载流子浓度。遗憾的是，这样会增大导通电压并且使性能劣化。
根据说明书的描述和附图，其他问题和新颖特征将变得清楚。
根据实施例的一种半导体器件被配置为，使得发射极电极通过形成在层间绝缘膜上的第一接触凹槽耦合到线性有源单元区的P型本体区和N+型发射极区并且通过第二接触凹槽耦合到线状空穴集电极单元区的P型本体区。在平面图上，布置在线状空穴集电极单元区中的第二接触凹槽比第一接触凹槽短。
可根据实施例来提高半导体器件的性能。
附图说明
图1是示出根据实施例的半导体器件中的半导体芯片的主要部分的平面图；
图2是示出根据实施例的半导体芯片的主要部分，也就是说，半导体芯片的有源部分的放大平面图；
图3是示出沿着图2的A-A线截取的主要部分的剖视图；
图4是示出沿着图2的B-B线截取的主要部分的剖视图；
图5是示出沿着图2的C-C线截取的主要部分的剖视图；
图6是示出沿着图2的D-D线截取的主要部分的剖视图；
图7是示出沿着图2的E-E线截取的主要部分的剖视图；
图8是用于说明实施例的效果的主要部分剖视图；
图9是示出根据实施例的半导体器件的部分(线性有源单元区)的等效电路图；
图10是示出图2的变形例的平面图；
图11是沿着图10的C'-C'线截取的主要部分剖视图；以及
图12是示出图3的变形例的主要部分剖视图。
具体实施方式
下面描述的实施例可被可选地划分成多个部分或实施例，这多个部分或实施例相互相关，除非另外指出。例如，一个部分或实施例可以是其他部分或实施例中的至少一些的变形例、详细描述、或补充说明。
在下面的实施例中，元件的数字(例如，元件的数量、数值、量、和范围)不限于特定数字，除非另外指出或在理论上限于明确的特定数量。因此，元件的数量可等于或小于或大于特定数量。
无须说，下面实施例的构成元件(包括元素步骤)不总是必要的，除非另外指出或原理上明确需要。
此外，无须说，“包括A”、“由A制成”、“具有A”和“包含A”并没有排除其他元素，除非指出只有A。类似地，在下面的实施例中，构成元件的形状或位置关系基本上包括接近或类似的形状，除非另外指出或者清楚地相互区分开。还类似地定义数值和范围。
下面实施例中使用的附图可带阴影，以提高平面图上的可视性。在下面实施例的所有附图中，具有相同功能的构成元件基本上是用相同参考标号指示的并且省略对其的重复说明。以下，将按照附图具体描述本实施例。
(实施例)
<<IE沟槽栅极IGBT的结构>>
参照图1至图7，以下将描述包括根据本实施例的IE沟槽栅极IGBT的半导体器件。图1是示出根据本实施例的形成IE沟槽栅极IGBT的半导体芯片的主要部分的平面图。图2是示出根据本实施例的半导体芯片的主要部分，也就是说，半导体芯片的有源部分的放大平面图。图3至图7是示出根据本实施例的IE沟槽栅极IGBT的主要部分的剖视图。图3是示出沿着图2的A-A线截取的主要部分的剖视图。图4是示出沿着图2的B-B线截取的主要部分的剖视图。图5是示出沿着图2的C-C线截取的主要部分的剖视图。图6是示出沿着图2的D-D线截取的主要部分的剖视图。图7是示出沿着图2的E-E线截取的主要部分的剖视图。根据本实施例的IE沟槽栅极IGBT具有例如大约600V的耐压。
如图1中所示，环形保护环GR设置在半导体芯片SC的外边缘的顶表面上，并且若干(至少一个)环状场板FP设置在环状保护环GR内部，以便耦合到环状浮置场环等。保护环GR和场板FP均包括主要由例如铝构成的金属膜。
单元形成区CR设置在环状场板FP的内部和半导体芯片SC的有源部分的主要部分上，发射极电极EE设置在半导体芯片SC的有源部分的顶表面上，以靠近半导体芯片SC的外边缘延伸。发射极电极EE包括主要由例如铝构成的金属膜。发射极电极EE的中心部分用作用于耦合(例如，键合)布线的发射极焊盘EP。
栅极布线GL布置在发射极电极EE和场板FP之间并且耦合到栅电极GE。栅极布线GL围绕发射极电极EE布置。栅极布线GL和栅电极GE均包括主要由例如铝构成的金属膜。栅电极GE的中心部分用作用于耦合(例如，键合)布线的栅极焊盘GP。
如图2中所示，在单元形成区CR中，线性单位单元区LC周期性布置在x方向上。线性单位单元区LC包括第一线性单位单元区LC1和第二线性单位单元区LC2。在本实施例中，第一线性单位单元区LC1的宽度W1和第二线性单位单元区LC2的宽度W2彼此相同或基本上相等。第一线性单位单元区LC1和第二线性单位单元区LC2在例如图1的y方向上从单元形成区CR的顶侧连续延伸到底侧。第一线性单位单元区LC1和第二线性单位单元区LC2可沿着图1的x方向从单元形成区CR的左侧连续延伸到右侧。
第一线性单位单元区LC1包括中心线性有源单元区LCa和包围线性有源单元区LCa的一对半宽线性无源单元区LCi。与栅电极(图1中的栅电极GE)电耦合的第一线性沟槽栅电极(栅电极)TG1或第二线性沟槽栅电极(栅电极)TG2设置在线性有源单元区LCa和线性无源单元区LCi之间。
第二线性单位单元区LC2包括中心线状空穴集电极单元区LCc和包围线状空穴集电极单元区LCc的一对半宽线性无源单元区LCi。与发射极电极EE电耦合的第三线性沟槽栅电极(栅电极)TG3或第四线性沟槽栅电极(栅电极)TG4设置在线状空穴集电极单元区LCc和线性无源单元区LCi之间。第一线性沟槽栅电极(栅电极)TG1、第二线性沟槽栅电极(栅电极)TG2、第三线性沟槽栅电极(栅电极)TG3、和第四线性沟槽栅电极(栅电极)TG4在x方向上的宽度相等。
线性有源单元区LCa的宽度Wa和线状空穴集电极单元区LCc的宽度Wc小于线性无源单元区LCi的宽度Wi。根据本实施例的IE沟槽栅极IGBT是所谓的“窄有源单元单位单元”。
此外，线性有源单元区LCa或线状空穴集电极单元区LCc和线性无源单元区LCi被交替布置成包括线性单位单元区LC。根据本实施例的IE沟槽栅极IGBT是所谓的“交替布置”。
第一线性单位单元区LC1和第二线性单位单元区LC2之间的边界位于插入线性有源单元区LCa和线状空穴集电极单元区LCc之间的线性无源单元区LCi的中心处。线性有源单元区LCa的宽度Wa被设置成是从第一线性沟槽栅电极TG1的中心到第二线性沟槽栅电极TG2的中心。线状空穴集电极单元区LCc的宽度Wc被设置成从第三线性沟槽栅电极TG3的中心到第四线性沟槽栅电极TG4的中心。线性无源单元区LCi的宽度Wi被设置成是从第二线性沟槽栅电极TG2的中心到第三线性沟槽栅电极TG3的中心。
在线性有源单元区LCa中，形成在层间绝缘膜IL上的接触凹槽CT沿着与x方向垂直的y方向(纵向方向)布置在线性有源单元区LCa的中心处并且发射极电极EE耦合到P型本体区PB和N+型发射极区NE。
在线性有源单元区LCa中，具有N+型发射极区NE的区域(也就是说，有源部分LCaa)和没有N+型发射极区NE的区域(P型本体区PB)(也就是说，无源部分LCai)在y方向(纵向方向)上交替地周期设置。
接触凹槽CT包括具有期望宽度的线性狭缝并且在y方向上从线性有源单元区LCa的一端连续延伸到另一端。换句话讲，接触凹槽CT连续形成在有源部分Lcaa和无源部分Lcai上方。此外，接触凹槽CT连续在相邻的两个N+型发射极区NE和插入发射极区NE之间的无源部分LCai上方延伸。
在线状空穴集电极单元区LCc中，耦合沟槽栅电极TGc在y方向(纵向方向)上周期性设置，以耦合第三线性沟槽栅电极TG3和第四线性沟槽栅电极TG4。耦合沟槽栅电极TGc在x方向上延伸。耦合沟槽栅电极TGc在y方向上也设置在线状空穴集电极单元区LCc的两端上。耦合沟槽栅电极TGc的布置区被称为耦合部分(耦合部)LCc2。此外，相邻的耦合沟槽栅电极TGc之间的区域被称为馈电部分(馈电部)LCc1。
在线状空穴集电极单元区LCc中，多个接触凹槽(接触开口)CTc在y方向(纵向方向)上周期性形成。接触凹槽CTc是矩形的或圆形的。
接触凹槽CTc与耦合沟槽栅电极TGc相交，除了线状空穴集电极单元区LCc的两端之外。在相交处，暴露耦合沟槽栅电极TGc的顶部。换句话讲，第三线性沟槽栅电极TG3和第四线性沟槽栅电极TG4通过耦合沟槽栅电极TGc电耦合到发射极电极EE。
在馈电部分LCc1中，接触凹槽CTc在y方向(纵向方向)上周期性布置并且馈电部分LCc1的下端(底部)到达半导体衬底上形成的P型本体接触区PBC。在接触凹槽CTc中，P型本体接触区PBC和P型本体区PB电耦合到发射极电极EE。
在本实施例中，线状空穴集电极单元区LCc的宽度Wc和线性有源单元区LCa的宽度Wa彼此相同或基本上相等，这不总是需要的。然而，相同或基本上相等的宽度有利地实现均匀的空穴分布。
线性无源单元区LCi具有P型浮置区PF。在本实施例中，P型浮置区PF比第一线性沟槽栅电极TG1、第二线性沟槽栅电极TG2、第三线性沟槽栅电极TG3和第四线性沟槽栅电极TG4形成在其中的沟槽的下端深，并且P型浮置区PF覆盖沟槽的下端。这种结构不总是必要的，但即使x方向上的线性无源单元区LCi的宽度Wi大于x方向上的线性有源单元区LCa的宽度Wa，也有利地容易保持耐压。在本实施例中，x方向上的线性有源单元区LCa的宽度Wa小于x方向上的线性无源单元区LCi的宽度Wi。这种结构不总是必要的，但可改进IE效果。
单元形成区CR被例如P型本体区PB部分包围，P型本体区PB通过接触凹槽CTc电耦合到发射极电极EE。形成在线状空穴集电极单元区LCc中的接触凹槽CTc在y方向上的长度相等或者比P型本体区PB中形成的接触凹槽CT短。
单元形成区CR被例如栅极布线GL包围。第一线性沟槽栅电极TG1和第二线性沟槽栅电极TG2从单元形成区CR的内部向着栅极布线GL延伸。此外，在第一线性沟槽栅电极TG1和第二线性沟槽栅电极TG2的延伸部分(也就是说，栅极引出部分TGw)中，端部耦合沟槽栅电极TGz通过栅极布线沟槽栅电极耦合部分GTG电耦合到栅极布线GL。线性无源单元区LCi和单元形成区CR的外边缘被端部沟槽栅电极TGp划分。
参照图3，以下将讨论沿着图2的A-A线截取的剖视结构。
如图3中所示，半导体衬底SS主要由N型漂移区ND构成。半导体衬底SS的背面(第二主表面、下表面)Sb具有从N型漂移区ND顺序地设置的N型场停止区Ns和P+型集电极区PC。此外，半导体衬底SS的背面Sb具有电耦合到P+型集电极区PC的集电极电极CE。半导体衬底SS由N-型硅单晶构成。
半导体衬底SS的表面(第一主表面、顶表面)Sa被P型本体区PB基本上覆盖(基本上在单元形成区CR上方)。
在线性有源单元区LCa和线性无源单元区LCi之间的边界处，半导体衬底SS的表面Sa具有分别经由栅极绝缘膜GI包含第一线性沟槽栅电极TG1和第二线性沟槽栅电极TG2的第一沟槽T1和第二沟槽T2。
第一线性沟槽栅电极TG1和第二线性沟槽栅电极TG2电耦合到栅电极(图1中的栅电极GE)。第一线性沟槽栅电极TG1是从半导体衬底SS中形成的第一沟槽T1的下端向顶部嵌入的。类似地，第二线性沟槽栅电极TG2是从半导体衬底SS中形成的第二沟槽T2的下端向顶部嵌入的。
在线状空穴集电极单元区LCc和线性无源单元区LCi之间的边界处，半导体衬底SS的表面Sa具有分别经由栅极绝缘膜GI包含第三线性沟槽栅电极TG3和第四线性沟槽栅电极TG4的第三沟槽T3和第四沟槽T4。
第三线性沟槽栅电极TG3和第四线性沟槽栅电极TG4电耦合到发射极电极EE。此外，第三线性沟槽栅电极TG3是从半导体衬底SS中形成的第三沟槽T3的下端向顶部嵌入的。类似地，第四线性沟槽栅电极TG4是从半导体衬底SS中形成的第四沟槽T4的下端向顶部嵌入的。
在线性有源单元区LCa中，半导体衬底SS的表面Sa具有N+型发射极区NE并且P型本体接触区PBC设置在接触凹槽CT的下端上。P+型闩锁防止区PLP设置在P型本体接触区PBC下方。N型空穴势垒区(hole barrier region)NHB设置在P+型闩锁防止区PLP下方。换句话讲，N+型发射极区NE、P型本体接触区PBC、P+型闩锁防止区PLP和P型本体区PB耦合到发射极电极EE。
线状空穴集电极单元区LCc中的杂质掺杂结构与线性有源单元区LCa相同，除了缺少N+型发射极区NE之外。
在线性无源单元区LCi中，半导体衬底SS的表面Sa具有比例如P型本体区PB下方的第一沟槽T1、第二沟槽T2、第三沟槽T3和第四沟槽T4深的P型浮置区FP。
如图3中所示，在本实施例中，线状空穴集电极单元区LCc包括不总是必要的N型空穴势垒区NHB和P+型闩锁防止区PLP，如同线性有源单元区LCa一样。然而，设置N型空穴势垒区NHB和P+型闩锁防止区DLP可保持整体空穴流的平衡。
由例如氧化硅制成的层间绝缘膜IL基本上形成在半导体衬底SS的表面Sa上方。包括主要由例如铝构成的金属膜的发射极电极EE设置在层间绝缘膜IL上。在线性有源单元区LCa中，发射极电极EE通过接触凹槽CT耦合到N+型发射极区NE、P型本体区PB、P+型闩锁防止区PLP和P型本体接触区PBC。在线状空穴集电极单元区LCc中，发射极电极EE通过接触凹槽CTc电耦合到P型本体区PB、P+型闩锁防止区PLP和P型本体接触区PBC。
包括例如由聚酰亚胺构成的有机绝缘膜的最终钝化膜FPF形成在发射极电极EE上。
第一线性沟槽栅电极TG1、第二线性沟槽栅电极TG2、第三线性沟槽栅电极TG3和第四线性沟槽栅电极TG4均由例如包含N型杂质的多晶硅膜构成。
层间绝缘膜IL可以是例如磷硅酸玻璃(PSG)膜、硼磷硅酸玻璃(BPSG)膜、未掺杂的硅酸盐玻璃(NSG)膜、旋涂玻璃(SOG)膜、或它们的复合膜。
发射极电极EE可具有用作屏障金属膜的TiW膜和屏障金属膜上的铝金属膜(掺杂有例如百分之几的硅和铝)的层叠结构。
参照图4，以下将描述沿着图2的B-B线截取的剖视结构。
如图4中所示，在剖面中线性有源单元区LCa不包括N+型发射极区NE，因此线性有源单元区LCa和线状空穴集电极单元区LCc在图4中是相同的。其他结构与图3的其他结构是相同的。无须说，如在图3中一样，第一线性沟槽栅电极TG1和第二线性沟槽栅电极TG2电耦合到栅电极(图1中示出的栅电极GE)，而第三线性沟槽栅电极TG3和第四线性沟槽栅电极TG4电耦合到发射极电极EE。
参照图5，将描述沿着图2的C-C线截取的剖视结构。
如图5中所示，除线状空穴集电极单元区LCc外的结构与图4的结构相同。线状空穴集电极单元区LCc仅仅基本上由耦合沟槽栅电极TGc构成。具体地讲，形成在层间绝缘膜IL上的接触凹槽CTc暴露耦合沟槽栅电极TGc的顶表面(表面)，并且形成在接触凹槽CTc中的发射极电极EE电耦合到耦合沟槽栅电极TGc。
参照图6，以下将描述沿着图2的D-D线截取的剖视结构。图6是沿着线状空穴集电极单元区LCc的延伸方向截取的剖视图。
如图6中所示，在相邻的两个耦合沟槽栅电极TGc之间，P型本体区PB和N型空穴势垒区NHB在y方向上处半导体衬底SS的表面Sa顺序地形成。在相邻的两个耦合沟槽栅电极TGc之间，接触凹槽CTc形成在层间绝缘膜IL上，从而从半导体衬底SS的表面Sa向内延伸。在接触凹槽CTc的底部处，P型本体接触区PBC和P+型闩锁防止区PLP形成在半导体衬底SS中。此外，形成在接触凹槽CTc中的发射极电极EE接触P型本体区PB和P型本体接触区PBC。换句话讲，如图3中所示，发射极电极EE通过接触凹槽CTc电耦合到P型本体区PB、P+型闩锁防止区PLP和P型本体接触区PBC。
接触凹槽CTc形成在层间绝缘膜IL上，以暴露耦合沟槽栅电极TGc的顶部，并且形成在接触凹槽CTc中的发射极电极EE接触耦合沟槽栅电极TGc。换句话讲，发射极电极EE通过接触凹槽CTc电耦合到耦合沟槽栅电极TGc。
参照图7，以下将描述沿着图2的E-E线截取的剖视结构。图7是沿着线性有源单元区LCa的延伸方向截取的剖视图。
在图7中，为了便于理解，用虚线指示半导体衬底SS的表面Sa、N+型发射极区NE和层间绝缘膜IL。发射极电极EE形成在层间绝缘膜IL上以及在形成在层间绝缘膜IL上的狭缝状接触凹槽CT中，并且接触P型本体接触区PBC。狭缝状接触凹槽CT在无源部分LCai和位于无源部分LCai两端上的有源部分LCaa的上方连续延伸。
本实施例具体描述了具有“窄有源单元单位单元”的IE沟槽栅极IGBT。无须说，本发明不限于这种构造并且还可应用于具有“非窄有源单元单位单元”的IE沟槽栅极IGBT。
此外，本实施例具体描述了具有“交替布置”的IE沟槽栅极IGBT。无须说，本发明不限于这种构造并且还可应用于具有“非交替布置”的IE沟槽栅极IGBT。
为了更具体地示出IE沟槽栅极IGBT的结构，以下将讨论IE沟槽栅极IGBT(图1至图7)的部分的主要尺寸的示例。
线性有源单元区LCa的宽度Wa是大约1.3μm并且线性无源单元区LCi的宽度Wi是大约3.3μm。在这种情况下，线性有源单元区LCa的宽度Wa期望地小于线性无源单元区LCi的宽度Wi并且Wi/Wa的值特别优选地是例如2至3。
接触凹槽CT和CTc的宽度是大约0.3μm。线性有源单元区LCa中形成的接触凹槽CT的长度(y方向)是至少10μm。形成在线状空穴集电极单元区LCc中的接触凹槽CTc的长度(y方向)是大约0.3μm至1μm。第一沟槽T1、第二沟槽T2、第三沟槽T3和第四沟槽T4的宽度是大约0.7μm(特别优选地，0.8μm或更小)并且其深度是大约3μm。N+型发射极区NE距半导体衬底SS的表面Sa具有大约0.25μm的深度，P型本体区PB(沟道区)具有大约0.8μm的深度，P+型闩锁防止区PLP具有大约1.4μm的深度，并且P型浮置区PF具有大约4.5μm的深度。N型场停止区NS距半导体衬底SS的背面Sb具有大约2.0μm的深度，并且P+型集电极区PC具有大约0.5μm的深度。
半导体衬底SS具有大约70μm的厚度(在这个示例中，大约600V的耐压)。半导体衬底SS的厚度相当大程度地取决于所需的耐压。因此，1200V的耐压等同于例如大约120μm并且400V的耐压等同于例如大约40μm。
另外，在下面的示例中，对应的部分具有基本上相同的尺寸，因此不再重复对其的说明。
<<根据本实施例的半导体器件的特征>>
发射极电极EE通过接触凹槽CTc耦合到线状空穴集电极单元区LCc，从而减小半导体器件的导通电压。从P+型集电极区PC注入N型漂移区ND的一些空穴从线状空穴集电极单元区LCc释放到发射极电极EE。不是长狭缝而是以预定间隔分隔的孔的接触凹槽CTc向空穴释放路径添加了P型本体区PB的电阻，以增大空穴释放电阻。这种构造减少了通过线状空穴集电极单元区LCc释放的空穴，因此加速了N型漂移区ND中的空穴的积累。这样可加速N型漂移区ND的导电率调制并且减小导通电压。换句话讲，可提高IE沟槽栅极IGBT的性能。
参照图8，以下将讨论这一点。图8是用于说明本实施例的效果的主要部分剖视图。在下面的说明中，电阻rbb几乎为0，也就是说，接触凹槽是连续的长狭缝，如同线性有源单元区LCa的接触凹槽CT。如图8中所示，在IE沟槽栅极IGBT中形成寄生PMOS晶体管。具体地讲，寄生PMOS晶体管由以下部分形成：P型浮置区PF，其用作源极“S”；N型漂移区ND和N型空穴势垒区NHB，其用作沟道“CH”；P+型闩锁防止区PLP、P型本体接触区PBC、以及P型本体区PB，其用作漏极“D”；沟槽栅电极TG3和TG4，其形成为线状空穴集电极单元区LCc两侧上的栅极“E”。形成在线状空穴集电极单元区LCc两侧上的沟槽栅电极TG3和TG4被指代为栅极E，而形成在线性有源单元区LCa两侧上的沟槽栅电极TG1和TG2被指代为栅极“G”，以进行区分。
在IE沟槽栅极IGBT中，当空穴注入P型浮置区PF中时，寄生PMOS晶体管的源极“S”的电势增加，从而在寄生PMOS晶体管的栅极“E”和源极“S”之间产生负电势差。因此，寄生PMOS晶体管导通并且注入P型浮置区PF中的空穴被释放到寄生MOSFET的漏极“D”。
本发明的特征在于，注入P型浮置区PF中的空穴从P型浮置区PF释放，以不在开关操作期间在瞬态下让空穴过多留在P型浮置区PF中。这样可抑制瞬态下P型浮置区PF中的不受控制的电势波动，从而实现低噪声。然而，增强的空穴释放意味着IE沟槽栅极IGBT具有高导通电压。
因此，如图2和图6中所示，用于耦合发射极电极EE的接触凹槽CTc是以预定间隔分开的孔。如图8中所示，这样向空穴释放路径添加了P型本体区PB的电阻rbb，以增加空穴释放电阻。在本实施例中，线状空穴集电极单元区LCc的空穴释放电阻增加，从而减小导通电压，以提高IE沟槽栅极IGBT的性能。
在这种构造中，针对在单元形成区CR中线性延伸的线状空穴集电极单元区LCc，形成接触凹槽CTc。此外，接触凹槽CTc形成在线状空穴集电极单元区LCc中的相邻的耦合沟槽栅电极TGc之间。相邻的耦合沟槽栅电极TGc之间的接触凹槽CTc的大小相等并且以相等的间隔分隔开。
此外，如上所述，形成在线性有源单元区LCa中的接触凹槽CT优选地是如同长狭缝的形状，以将线性有源单元区LCa的P型本体区PB固定于发射极电极EE的电势。
图9是示出根据本实施例的半导体器件的部分(线性有源单元区LCa)的等效电路图。在线性有源单元区LCa的N+型发射极区NE的部分中，如图9中所示，寄生双极性晶体管由以下部分形成：N型漂移区ND，其用作集电极；P型本体区PB，其用作基极；以及N+型发射极区NE，其用作发射极。在图9中，二极管Di包括P+型集电极区PC和N型漂移区ND，电容器C是P型本体区PB和N型空穴势垒区NHB之间的PN结耗尽层电容，并且rbb'指代P型本体区PB的电阻。
例如，用于将发射极电极EE耦合到P型本体区PB和N+型发射极区NE的接触凹槽CT的形状如同短圆形或椭圆形而非长狭缝，从而增大P型本体区PB的电阻rbb'。因此，来自P+型集电极区PC的空穴注入使NPN寄生双极性晶体管导通并且在集电极电极CE和发射极电极EE之间传递大电流。这样会造成IE沟槽栅极IGBT的热击穿。
因此，形成在线性有源单元区LCa中的接触凹槽CT优选地具有最大面积。例如，接触凹槽CT优选地连续形成在有源部分LCaa和无源部分LCai上方并且连续从线性有源单元区LCa的一端延伸到另一端。
换句话讲，形成在线性有源单元区LCa中的接触凹槽CT在y方向上优选地比形成在线状空穴集电极单元区LCc中的接触凹槽CTc长。
<第一变形例>
图10是示出图2的变形例的平面图。在第一变形例中，使发射极电极EE接触P型本体区PB的单个接触凹槽CTc'设置在y方向上延伸的线状空穴集电极单元区LCc的一端上。此外，使发射极电极EE接触P型本体区PB的单个接触凹槽(图10中未示出)设置在y方向上延伸的线状空穴集电极单元区LCc的另一端上。
如图10中所示，发射极电极EE在位于线状空穴集电极单元区LCc的远端上的馈电部分LCc1'中在y方向上通过接触凹槽CTc'接触P型本体区PB。在远端上的位于馈电部分LCc1'内的另一个馈电部分LCc1'中，发射极电极EE通过接触凹槽CTc接触P型本体区PB。
远端(y方向)上的馈电部分LCc1'的接触凹槽CTc'比位于远端馈电部分LCc1'内的馈电部分LCc1'中设置的接触凹槽CTc的总长度长。理所当然地，远端(y方向)上的馈电部分LCc1'的接触凹槽CTc'的长度比位于远端馈电部分LCc1'内的馈电部分LCc1'中设置的接触凹槽CTc长。
线状空穴集电极单元区LCc的远端上的馈电部分LCc1'位于半导体芯片SC的外缘(端部)上，位于远端馈电部分LCc1'内的馈电部分LCc1'布置在半导体芯片SC的中心处。
具体地讲，这种构造可增大接近半导体芯片SC的外边缘的线性有源单元区LCa的导通电压并且减小接近半导体芯片SC中心的线性有源单元区LCa的导通电压，从而增大因半导体芯片SC外边缘上的热产生而造成的击穿电压。
无须说，远端馈电部分LCc1'(y方向)的接触凹槽CTc'比形成在线性有源单元区LCa中的接触凹槽CT短。
在图10中，耦合部分LCc2'中的耦合沟槽栅电极TGc'的结构不同于以上实施例的结构，除了y方向上的线状空穴集电极单元区LCc两端上的耦合沟槽栅电极TGc之外。具体地讲，耦合部分LCc2'中的耦合沟槽栅电极TGc'在第三线性沟槽栅电极TG3和第四线性沟槽栅电极TG4之间没有沟槽。
图11是沿着图10的C'-C'线截取的主要部分剖视图。耦合沟槽栅电极TGc'形成在半导体衬底SS的表面Sa上，以耦合第三线性沟槽栅电极TG3和第四线性沟槽栅电极TG4。换句话讲，第三线性沟槽栅电极TG3和第四线性沟槽栅电极TG4通过耦合沟槽栅电极TGc'电耦合到发射极电极EE。
用于通过耦合沟槽栅电极TGc'耦合第三线性沟槽栅电极TG3和第四线性沟槽栅电极TG4的结构也可应用于以上实施例。
<第二变形例>
图12是示出图3的变形例的主要部分剖视图。第二变形例与以上实施例的不同之处在于，线状空穴集电极单元区LCc比线性有源单元区LCa窄。
根据第二变形例的IE沟槽栅极IGBT与以上实施例的IE沟槽栅极IGBT的不同之处在于线状空穴集电极单元区LCc的结构。因此，以下将基本上只描述与以上实施例的IE沟槽栅极IGBT不同的部分。
在第二实施例中，如图12中所示，线状空穴集电极单元区LCc的第三沟槽T3和第四沟槽T4之间的距离Whe小于线性有源单元区LCa的第一沟槽T1和第二沟槽T2之间的距离We。
具体地讲，线状空穴集电极单元区LCc仅仅需要释放注入P型浮置区PF中的空穴的功能。因此，线状空穴集电极单元区LCc的第三沟槽T3和第四沟槽T4之间的距离Whe可小于线性有源单元区LCa的第一沟槽T1和第二沟槽T2之间的距离We(Whe>We)。
由于线状空穴集电极单元区LCc的第三沟槽T3和第四沟槽T4之间的距离Whe减小，因此注入P型浮置区PF的空穴不太可能被释放。这样在N型漂移区ND中积累了空穴以增加载流子浓度，从而有利地减小导通电压。
第二变形例中的接触凹槽CTc的形状和布局类似于以上实施例的形状和布局。因此，空穴释放电阻可大于以上实施例的空穴释放电阻，从而进一步减小导通电压。
第二变形例可与第一变形例组合。
如图12中所示，线状空穴集电极单元区LCc的接触凹槽CTc被形成为，使得线状空穴集电极单元区LCc中的接触凹槽CT的宽度Whc大于线性有源单元区LCa中的接触凹槽CT的宽度Wec(Whc>Wec)。可供选择地，线状空穴集电极单元区LCc中的接触凹槽CT的宽度Whc可小于第三沟槽T3和第四沟槽T4之间的距离Whe、第三沟槽T3的宽度Wt3和第四沟槽T4的宽度Wt4的总宽度Wht并且大于第三沟槽T3和第四沟槽T4之间的距离Whe((Whe+Wt3+Wt4)>Whc>Whe)。
换句话讲，线状空穴集电极单元区LCc的接触凹槽CTc可形成在第三沟槽T3和第四沟槽T4上。然而，线状空穴集电极单元区LCc的接触凹槽CTc没有越过第三沟槽T3和第四沟槽T4形成在P型浮置区PF(P型本体区PB)上。这种构造防止了发射极电极EE和P型浮置区PF之间的电耦合，以避开P型浮置区PF中的发射极电势。
FET需要靠近线性有源单元区LCa的第一沟槽T1和第二沟槽T2垂直地形成，从而需要在P型本体区PB中有稳定且准确的杂质浓度。因此，从第一沟槽T1和第二沟槽T2的侧壁到在线性有源单元区LCa的接触凹槽CT开口之后通过离子注入形成的P+型闩锁防止区PLP需要一定的距离。特定容差取决于制造工艺和工厂管理的处理技术。需要在以下假设下设置容差：接触凹槽CT的宽度Wec在线性有源单元区LCa中会太大或者线性有源单元区LCa的接触凹槽CT会在光刻中与第一沟槽T1和第二沟槽T2移位。
在线状空穴集电极单元区LCc的第三沟槽T3和第四沟槽T4附近，FET没有垂直地形成。这样可以消除N+型发射极区NE的需要和P+型闩锁防止区PLP和第三沟槽T3和第四沟槽T4的侧壁之间的容差。
已经根据实施例具体描述了发明人做出的本发明。本发明不限于实施例并且可在不脱离本发明的范围的情况下以各种方式进行改变。

Claims (15)

1.一种半导体器件，所述半导体器件包括：
半导体衬底，所述半导体衬底具有第一主表面和与所述第一主表面相反的第二主表面；
第一电极，所述第一电极形成在所述第二主表面上方；
第一半导体区，所述第一半导体区形成为具有第一导电类型、接触所述第一电极，且靠近所述半导体衬底的所述第二主表面；
第二半导体区，所述第二半导体区形成为具有不同于所述第一导电类型的第二导电类型，且在所述第一半导体区上方；
第一栅电极和第二栅电极，所述第一栅电极和所述第二栅电极从所述第一主表面向所述第二主表面地形成并且在平面图上沿着所述第一主表面的第一方向延伸；
第三半导体区，所述第三半导体区被形成为具有所述第一导电类型，且在所述第一栅电极和所述第二栅电极之间；
第四半导体区，所述第四半导体区被形成为具有所述第二导电类型，且在所述第三半导体区上方；
第三栅电极和第四栅电极，所述第三栅电极和所述第四栅电极从所述第一主表面向所述第二主表面地形成并且在平面图上沿着所述第一方向延伸；
第五半导体区，所述第五半导体区被形成为具有所述第一导电类型，且在所述第三栅电极和所述第四栅电极之间，并且沿着所述第一方向延伸；
层间绝缘膜，所述层间绝缘膜覆盖所述第一主表面；以及
第二电极，所述第二电极形成在所述层间绝缘膜上方、通过形成在所述层间绝缘膜上方的第一接触凹槽耦合到所述第三半导体区和所述第四半导体区，并且通过形成在所述层间绝缘膜上方的多个第二接触凹槽耦合到所述第五半导体区。
2.根据权利要求1所述的半导体器件，
其中，在所述第一方向上，所述第二接触凹槽比所述第一接触凹槽短。
3.根据权利要求1所述的半导体器件，还包括第一耦合部分和第二耦合部分，所述第一耦合部分和所述第二耦合部分耦合所述第三栅电极和所述第四栅电极并且在所述第一方向上彼此靠近地布置，
其中，所述第二接触凹槽布置在所述第一耦合部分和所述第二耦合部分之间。
4.根据权利要求1所述的半导体器件，
其中，所述第三半导体区连续地在所述第一方向上延伸，
其中，所述第四半导体区在所述第一方向上分隔开，以及
其中，布置在相邻的第四半导体区之间的所述第三半导体区通过所述第一接触凹槽耦合到所述第二电极。
5.根据权利要求4所述的半导体器件，
其中，所述第一接触凹槽在所述第一方向上跨过所述相邻的第四半导体区延伸。
6.根据权利要求1所述的半导体器件，
其中，所述第三栅电极与所述第二栅电极相邻，以及
其中，所述半导体器件还包括第六半导体区，所述第六半导体区被布置成具有所述第一导电类型，且在所述第二栅电极和所述第三栅电极之间，以便比所述第二栅电极和所述第三栅电极深。
7.根据权利要求1所述的半导体器件，
其中，所述第三栅电极和所述第四栅电极耦合到所述第二电极。
8.根据权利要求1所述的半导体器件，
其中，所述第三栅电极和所述第四栅电极之间的距离小于所述第一栅电极和所述第二栅电极之间的距离。
9.一种半导体器件，所述半导体器件包括：
半导体衬底，所述半导体衬底具有第一主表面和与所述第一主表面相反的第二主表面；
第一电极，所述第一电极形成在所述第二主表面上方；
第一半导体区，所述第一半导体区形成为具有第一导电类型、接触所述第一电极，且靠近所述半导体衬底的所述第二主表面；
第二半导体区，所述第二半导体区形成为具有不同于所述第一导电类型的第二导电类型，且在所述第一半导体区上方；
第一栅电极和第二栅电极，所述第一栅电极和所述第二栅电极从所述第一主表面向所述第二主表面地形成并且在平面图上沿着所述第一主表面的第一方向延伸；
第三半导体区，所述第三半导体区被形成为具有所述第一导电类型，且在所述第一栅电极和所述第二栅电极之间；
第四半导体区，所述第四半导体区被形成为具有所述第二导电类型，且在所述第三半导体区上方；
第三栅电极和第四栅电极，所述第三栅电极和所述第四栅电极从所述第一主表面向所述第二主表面地形成并且在平面图上沿着所述第一主表面的所述第一方向延伸；
第一耦合部分、第二耦合部分和第三耦合部分，所述第一耦合部分、所述第二耦合部分和所述第三耦合部分在与所述第一方向相交的第二方向上延伸并且耦合所述第三栅电极和所述第四栅电极；
第五半导体区和第六半导体区，所述第五半导体区和所述第六半导体区在所述第三栅电极和所述第四栅电极之间，所述第五半导体区被形成为具有所述第一导电类型，且在所述第一耦合部分和所述第二耦合部分之间，所述第六半导体区被形成为具有所述第一导电类型，且在所述第二耦合部分和所述第三耦合部分之间，
层间绝缘膜，所述层间绝缘膜覆盖所述第一主表面；以及
第二电极，所述第二电极形成在所述层间绝缘膜上方、通过形成在所述层间绝缘膜上方的第一接触凹槽耦合到所述第五半导体区，并且通过形成在所述层间绝缘膜上方的第二接触凹槽耦合到所述第六半导体区，
其中，在所述第一方向上，所述第一接触凹槽比所述第二接触凹槽长。
10.根据权利要求9所述的半导体器件，
其中，所述第六半导体区通过所述第二接触凹槽和另一个第二接触凹槽耦合到所述第二电极。
11.根据权利要求9所述的半导体器件，
其中，所述第二电极通过形成在所述层间绝缘膜上方的第三接触凹槽耦合到所述第三半导体区和所述第四半导体区。
12.根据权利要求11所述的半导体器件，
其中，在所述第一方向上，所述第三接触凹槽比所述第一接触凹槽长。
13.根据权利要求9所述的半导体器件，还包括第三电极，所述第三电极围绕所述第二电极布置在所述第一主表面上，
其中，所述第一耦合部分比所述第二耦合部分和所述第三耦合部分更靠近所述第三电极。
14.根据权利要求13所述的半导体器件，
其中，所述第一栅电极和所述第二栅电极耦合到所述第三电极。
15.根据权利要求9所述的半导体器件，
其中，所述第三栅电极和所述第四栅电极耦合到所述第二电极。
CN201610602231.9A 2015-07-30 2016-07-27 半导体器件 Active CN106409896B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-151267 2015-07-30
JP2015151267A JP6605870B2 (ja) 2015-07-30 2015-07-30 半導体装置

Publications (2)

Publication Number Publication Date
CN106409896A true CN106409896A (zh) 2017-02-15
CN106409896B CN106409896B (zh) 2021-06-18

Family

ID=57883695

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610602231.9A Active CN106409896B (zh) 2015-07-30 2016-07-27 半导体器件

Country Status (3)

Country Link
US (2) US9786771B2 (zh)
JP (1) JP6605870B2 (zh)
CN (1) CN106409896B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6605870B2 (ja) * 2015-07-30 2019-11-13 ルネサスエレクトロニクス株式会社 半導体装置
JP2018022776A (ja) * 2016-08-03 2018-02-08 ルネサスエレクトロニクス株式会社 半導体装置
JP6649216B2 (ja) * 2016-09-16 2020-02-19 株式会社東芝 半導体装置およびその製造方法
JP7020185B2 (ja) * 2017-03-15 2022-02-16 富士電機株式会社 半導体装置
JP6909666B2 (ja) * 2017-07-27 2021-07-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6925250B2 (ja) 2017-12-08 2021-08-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7123613B2 (ja) * 2018-02-02 2022-08-23 株式会社東芝 半導体装置
JP7120916B2 (ja) * 2018-12-27 2022-08-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2022042904A (ja) 2020-09-03 2022-03-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP4016638A1 (en) * 2020-12-21 2022-06-22 Hitachi Energy Switzerland AG Power semiconductor device with an insulated trench gate electrode
EP4203069A1 (en) * 2021-12-21 2023-06-28 Hitachi Energy Switzerland AG Power semiconductor device and manufacturiing method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030141542A1 (en) * 2002-01-31 2003-07-31 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device and method of manufacturing the same
JP2012160706A (ja) * 2011-01-12 2012-08-23 Denso Corp 半導体装置
CN103199108A (zh) * 2012-01-05 2013-07-10 瑞萨电子株式会社 Ie型沟槽栅极igbt
CN103748685A (zh) * 2011-07-14 2014-04-23 Abb技术有限公司 绝缘栅双极晶体管
WO2015022989A1 (ja) * 2013-08-15 2015-02-19 富士電機株式会社 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6605870B2 (ja) * 2015-07-30 2019-11-13 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030141542A1 (en) * 2002-01-31 2003-07-31 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device and method of manufacturing the same
JP2012160706A (ja) * 2011-01-12 2012-08-23 Denso Corp 半導体装置
CN103748685A (zh) * 2011-07-14 2014-04-23 Abb技术有限公司 绝缘栅双极晶体管
CN103199108A (zh) * 2012-01-05 2013-07-10 瑞萨电子株式会社 Ie型沟槽栅极igbt
WO2015022989A1 (ja) * 2013-08-15 2015-02-19 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US9786771B2 (en) 2017-10-10
US20170365697A1 (en) 2017-12-21
JP2017034040A (ja) 2017-02-09
JP6605870B2 (ja) 2019-11-13
US20170033206A1 (en) 2017-02-02
CN106409896B (zh) 2021-06-18
US10276702B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
CN106409896A (zh) 半导体器件
US9653596B2 (en) Superjunction device and semiconductor structure comprising the same
US11031471B2 (en) Semiconductor device
TWI638455B (zh) Semiconductor device
CN105047712B (zh) 纵向型半导体装置及其制造方法
US6359308B1 (en) Cellular trench-gate field-effect transistors
US5430316A (en) VDMOS transistor with improved breakdown characteristics
CN101740515B (zh) 半导体元件及制造方法
KR101121045B1 (ko) 반도체장치
US20120313164A1 (en) Semiconductor devices
CN102246307A (zh) 具有增大的击穿电压特性的基于沟槽的功率半导体器件
CN102163621A (zh) 半导体器件以及制造半导体器件的方法
TWI712174B (zh) 半導體裝置
CN109659351A (zh) 绝缘栅双极晶体管
KR101589904B1 (ko) 반도체장치
JP2011243919A (ja) 半導体装置およびその製造方法
JPH03185879A (ja) 光電変換装置
JP2008060152A (ja) 半導体装置及びその製造方法
CN111223931B (zh) 沟槽mosfet及其制造方法
CN107359194B (zh) 一种消除高电场的器件
CN106847923A (zh) 超结器件及其制造方法
CN107591446B (zh) 超结器件及其制造方法
CN111883585B (zh) 超结器件
JP5309428B2 (ja) 半導体装置
JP3160544B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant