CN106384746B - 一种锗硅三极管的制造方法以及锗硅三极管 - Google Patents
一种锗硅三极管的制造方法以及锗硅三极管 Download PDFInfo
- Publication number
- CN106384746B CN106384746B CN201610961615.XA CN201610961615A CN106384746B CN 106384746 B CN106384746 B CN 106384746B CN 201610961615 A CN201610961615 A CN 201610961615A CN 106384746 B CN106384746 B CN 106384746B
- Authority
- CN
- China
- Prior art keywords
- base region
- area
- hole
- dielectric
- prefabricated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 18
- 230000007547 defect Effects 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 229910052785 arsenic Inorganic materials 0.000 claims description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 230000009194 climbing Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明涉及半导体集成电路制造领域，特别是涉及一种锗硅三极管的制造方法以及锗硅三极管，本发明通过锗硅本征基区、P型多晶硅非本征基区、第二绝缘介质区同时沉积，同时刻蚀的方式简化工艺过程，同时发射区与本征基区的接触面积可以通过发射区与本征基区接触的厚度调节，接触面积相对于受制于光刻版的影响时可进一步减小，三极管性能可进一步提高。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种锗硅三极管的制造方法以及锗硅三极管。
背景技术
随着科技之发展，电子产品种类越来越多，三极管由于其具有电流放大作用，常常作为电子产品中的电流放大器件而被广泛使用，其一般地包括集电区(相应引出集电极C)、发射区(相应引出发射极E)和基区(相应引出基极B)。基区很薄，而发射区较厚，杂质浓度大，PNP型三极管发射区发射的是空穴，其移动方向与电流方向一致；NPN型三极管发射区发射的是自由电子，其移动方向与电流方向相反，目前为止，大部分三极管电路都是以NPN管来设计的。
锗硅是硅和锗通过共价键结合形成的半导体化合物，是这两种元素无限互溶的替位式固溶体。锗硅一般有非晶、多晶、单晶和超晶格四种形态，其中单晶锗硅的主要应用之一就是作为异质结三极管的基区，应用于具有高频、高速需求的无线通讯、卫星及光通讯等领域。其利用锗硅与硅的能带差别，提高发射区的载流子注入效率，增大器件的电流放大倍数；其次利用锗硅基区的高掺杂，降低基区电阻，提高特征频率；另外锗硅工艺基本与硅工艺相兼容，因此锗硅三极管已在超高频器件中十分重要。
锗硅三极管的速度和性能受许多因素的影响，主要包括基区层的垂直厚度(基区宽度)，基区电阻，以及基极-集电极电容。中国专利ZL200910057612.3同时从三极管的基区宽度、基区电阻、特别是基极-集电极电容等方面改善三极管器件的速度和性能，但是其制作工艺过程较复杂，而且基区和发射区的接触面积实质上仍受到光刻版的限制，难以缩小，进而限制了三极管性能的进一步优化。
发明内容
本发明的目的是提供一种锗硅三极管的的制造方法，简化工艺过程，同时减小基区和发射区的接触面积，进一步优化锗硅三极管性能。
本发明的另一目的是提供该方法制造的锗硅三极管。
为了实现上述目的，本发明采用如下技术方案：
一种锗硅三极管的的制造方法，包括以下步骤：
(1)在硅衬底材料上形成两侧有第一绝缘介质区的N型集电区、以及一侧第一绝缘介质区下的与N型集电区相连的集电极接触区。
(2)在集电区以及第一绝缘介质区表面上依次沉积锗硅形成本征基区，沉积P型多晶硅形成非本征基区，沉积绝缘介质形成第二绝缘介质区；
(3)依次刻蚀上述第二绝缘介质区、非本征基区以及本征基区，形成一预制通孔，所述预制通孔的投影在未形成集电极接触区的沟槽内，预制通孔靠近边缘一侧侧壁贯穿第二绝缘介质区、非本征基区以及本征基区，另一侧侧壁贯穿第二绝缘介质区以及非本征基区、不穿过或部分穿过本征基区，然后在预制通孔内壁上沉积绝缘介质形成第三绝缘介质区；
(4)刻蚀对应预制通孔底部内壁的第三绝缘介质区以及本征基区，形成两侧贯穿第二绝缘介质区、非本征基区以及本征基区的通孔，并在通孔内沉积N型多晶硅，形成发射区；
(5)刻蚀形成集电极接触区一侧第二绝缘介质区、非本征基区，刻蚀长度大于集电极接触区的长度，之后刻蚀与集电极接触区相对的本征基区；
(6)分别由集电极接触区、非本征基区以及发射区引出集电极、基极以及发射极。
优选的，第(1)步形成过程为：
(a)在硅衬底材料上进行离子注入N型掺杂、并进行刻蚀，在N型掺杂过的硅衬底两侧形成沟槽，形成集电区；
(b)在所述一侧沟槽底部进一步离子注入N型掺杂，形成掺杂浓度大于集电区的集电极接触区；
(c)在所述沟槽内填充绝缘介质，形成第一绝缘介质区，并进行研磨，平整表面；
优选的，集电极接触区相对一侧的沟槽底部也进一步离子注入N型掺杂，形成掺杂浓度大于集电极接触区的缺陷吸收区。
优选的，所述集电区以及集电极接触区N型掺杂，掺杂元素为磷或砷。
优选的，所述非本征基区P型多晶硅掺杂元素为硼。
优选的，所述发射区N型多晶硅掺杂元素为磷或砷。
优选的，所述第一绝缘介质区、第二绝缘介质区以及第三绝缘介质区，材料为氧化硅或氮化硅。
优选的，所述预制通孔形成过程为两步刻蚀法形成，首先形成一贯穿第二绝缘介质区以及非本征基区、不穿过或部分穿过本征基区的第一预制通孔，然后在第一预制通孔内形成贯穿本征基区的、靠近边缘的一侧侧壁与第一预制通孔靠近边缘的一侧侧壁在一条直线上的、孔宽小于第一预制通孔的第二预制通孔，第一预制通孔与第二预制通孔共同组成预制通孔。
优选的，所述各步骤中的刻蚀采用刻蚀。
一种锗硅三极管，包括：硅衬底、硅衬底上的N型集电区、硅衬底上与集电区相连的集电极接触区，集电区两侧的第一绝缘介质区，集电区以及第一绝缘介质区表面上依次形成的锗硅本征基区、P型多晶硅非本征基区、第二绝缘介质区，所述非本征基区长度小于所述本征基区，N型多晶硅发射区位于贯穿所述第二绝缘介质区、非本征基区以及本征基区的通孔内，所述发射区下部与第一绝缘介质区相连，靠近边缘一侧与第三绝缘介质区相连，另一侧与所述本征基区或者部分本征基区以及第三绝缘介质区相连。
优选的，所述集电极接触区相对一侧的第一绝缘介质区下形成掺杂浓度大于集电极接触区的缺陷吸收区。
相对于现有技术，本发明具有以下优点：
本发明锗硅三极管制造方法在集电区以及第一绝缘介质区表面上依次沉积锗硅形成本征基区，沉积P型多晶硅形成非本征基区，沉积绝缘介质形成第二绝缘介质区，依次刻蚀上述第二绝缘介质区、非本征基区以及本征基区，通过锗硅本征基区、P型多晶硅非本征基区、第二绝缘介质区同时沉积，同时刻蚀的方式简化工艺过程。
本发明形成的锗硅三极管N型多晶硅发射区位于贯穿所述第二绝缘介质区、非本征基区以及本征基区的通孔内，所述发射区下部与第一绝缘介质区相连，靠近边缘一侧与第三绝缘介质区相连，另一侧与所述本征基区或者部分本征基区以及第三绝缘介质区相连，所以发射区与本征基区的接触面积可以通过发射区与本征基区接触的厚度调节，接触面积相对于受制于光刻版的影响时可进一步减小，三极管性能可进一步提高。
附图说明
图1A-图1F为本发明实施例1锗硅三极管制造方法过程示意图；
图1F为本发明实施例1锗硅三极管结构示意图；
图2为本发明实施例2锗硅三极管结构示意图；
图3为本发明实施例3锗硅三极管结构示意图；
图4为本发明实施例4锗硅三极管结构示意图。
具体实施方式
下面结合附图以及实施例对本发明进行介绍，实施例仅限于对本发明进行解释，并不对本发明进行任何限制。
实施例1
如图1A-图1F所示，本实施锗硅三极管的的制造方法，包括以下步骤：
(1)如图1A所示，在硅衬底10材料上形成两侧有第一绝缘介质区20的N型集电区30、以及一侧第一绝缘介质区20下的与N型集电区30相连的集电极接触区32。
具体的，
(a)在硅衬底10材料上进行砷或磷离子注入、并进行刻蚀，在N型掺杂过的硅衬底两侧形成沟槽，形成集电区30；
(b)在所述一侧沟槽底部进一步离子注入砷或磷，形成掺杂浓度大于集电区的集电极接触区32；
(c)等离子增强化学气相沉积(PECVD)，在所述沟槽内填充氧化硅或氮化硅，形成第一绝缘介质区20，并进行研磨，平整表面；
(2)如图1B所示，在集电区30以及第一绝缘介质区20表面上依次外延生长沉积锗硅形成本征基区40，外延生长沉积掺硼P型多晶硅形成非本征基区50，PECVD沉积氧化硅或氮化硅形成第二绝缘介质区60；
(3)如图1C所示，依次刻蚀上述第二绝缘介质区60、非本征基区50以及本征基区40，形成一预制通孔，所述预制通孔的投影在未形成集电极接触区的沟槽内，预制通孔靠近边缘一侧侧壁贯穿第二绝缘介质区60、非本征基区50以及本征基区40，另一侧侧壁贯穿第二绝缘介质区60以及非本征基区50、部分穿过本征基区40，然后在预制通孔内壁上PECVD沉积氮化硅或氧化硅形成第三绝缘介质区70；
具体的所述预制通孔形成过程为两步刻蚀法形成，首先形成一贯穿第二绝缘介质区60以及非本征基区50、部分穿过本征基区40的第一预制通孔，然后在第一预制通孔内形成贯穿本征基区40的、靠近边缘的一侧侧壁与第一预制通孔靠近边缘的一侧侧壁在一条直线上的、孔宽小于第一预制通孔的第二预制通孔，第一预制通孔与第二预制通孔共同组成预制通孔。
(4)如图1D所示，刻蚀对应预制通孔底部内壁的第三绝缘介质区70以及本征基区40，形成两侧贯穿第二绝缘介质区60、非本征基区50以及本征基区40的通孔80，并在通孔内外延生长沉积掺磷或砷N型多晶硅，形成发射区90，所以发射区90与本征基区40侧面接触，形成发射结，接触面积可由与本征基区40侧面接触的厚度调节，接触面积相对于受制于光刻版的影响时可进一步减小，三极管性能可进一步提高；
(5)如图1E所示，刻蚀形成集电极接触区一侧第二绝缘介质区60、非本征基区50，刻蚀长度大于集电极接触区32的长度，之后刻蚀与集电极接触区32相对的本征基区40，所以非本征基区50长度小于本征基区40，使得本征基区40电阻得以减小，但是不会明显增加本征基区40内缺陷；
(6)如图1F所示，分别由集电极接触区32、非本征基区50以及发射区90引出集电极31、基极51以及发射极91。
如图1F所示，本实施例制造的锗硅三极管，包括：硅衬底10、硅衬底上的N型集电区30、硅衬底10上与集电区30相连的集电极接触区32，集电区两侧的第一绝缘介质区20，集电区30以及第一绝缘介质区20表面上依次形成的锗硅本征基区40、P型多晶硅非本征基区50、第二绝缘介质区60，所述非本征基区50长度小于所述本征基区40，N型多晶硅发射区90位于贯穿所述第二绝缘介质区60、非本征基区50以及本征基区40的通孔80内，所述发射区50下部与第一绝缘介质区20相连，靠近边缘一侧与第三绝缘介质区70相连，另一侧与部分本征基区40以及第三绝缘介质区70相连。
实施例2
本实施例锗硅三极管的的制造方法第(3)步依次刻蚀上述第二绝缘介质区60、非本征基区50以及本征基区40，形成一预制通孔，所述预制通孔的投影在未形成集电极接触区的沟槽内，预制通孔靠近边缘一侧侧壁贯穿第二绝缘介质区60、非本征基区50以及本征基区40，另一侧侧壁贯穿第二绝缘介质区60以及非本征基区50、不穿过本征基区40，然后在预制通孔内壁上PECVD沉积氮化硅或氧化硅形成第三绝缘介质区70；
具体的所述预制通孔形成过程为两步刻蚀法形成，首先形成一贯穿第二绝缘介质区60以及非本征基区50、不穿过本证基区40的第一预制通孔，然后在第一预制通孔内形成贯穿本征基区40的、靠近边缘的一侧侧壁与第一预制通孔靠近边缘的一侧侧壁在一条直线上的、孔宽小于第一预制通孔的第二预制通孔，第一预制通孔与第二预制通孔共同组成预制通孔。
其余步骤与实施例1锗硅三极管的的制造方法相同。
本实施例制造的锗硅三极管如图2所示，N型多晶硅发射区90位于贯穿所述第二绝缘介质区60、非本征基区50以及本征基区40的通孔80内，所述发射区50下部与第一绝缘介质区20相连，靠近边缘一侧与第三绝缘介质区70相连，另一侧与本征基区40以及第三绝缘介质区70相连，其余结构与实施例1相同。
实施例3
本实施例锗硅三极管的的制造方法第(1)步，在沟槽内填充绝缘介质前，集电极接触区相对一侧的沟槽底部也进一步离子注入N型掺杂，形成掺杂浓度大于集电极接触区的缺陷吸收区33，缺陷吸收区33掺杂浓度大，晶格缺陷多，利用经过缺陷或位错的攀移特性，吸收本征基区40中的晶格缺陷，提高锗硅三极管质量，其余步骤与实施例1锗硅三极管的的制造方法相同。
本实施例制造的锗硅三极管如图3所示，所述集电极接触32相对一侧的第一绝缘介质区20下形成掺杂浓度大于集电极接触区31的缺陷吸收区33，其余结构与实施例1相同。
实施例4
本实施例锗硅三极管的的制造方法第(1)步，在沟槽内填充绝缘介质前，集电极接触区相对一侧的沟槽底部也进一步离子注入N型掺杂，形成掺杂浓度大于集电极接触区的缺陷吸收区33，缺陷吸收区33掺杂浓度大，晶格缺陷多，利用经过缺陷或位错的攀移特性，吸收本征基区40中的晶格缺陷，提高锗硅三极管质量，其余步骤与实施例2锗硅三极管的的制造方法相同。
本实施例制造的锗硅三极管如图4所示，所述集电极接触32相对一侧的第一绝缘介质区20下形成掺杂浓度大于集电极接触区31的缺陷吸收区33，其余结构与实施例2相同。
Claims (10)
1.一种锗硅三极管的的制造方法，其特征在于，包括以下步骤：
(1)在硅衬底材料上形成两侧有第一绝缘介质区的N型集电区、以及一侧第一绝缘介质区下的与N型集电区相连的集电极接触区；
(2)在集电区以及第一绝缘介质区表面上依次沉积锗硅形成本征基区，沉积P型多晶硅形成非本征基区，沉积绝缘介质形成第二绝缘介质区；
(3)依次刻蚀上述第二绝缘介质区、非本征基区以及本征基区，形成一预制通孔，所述预制通孔的投影在未形成集电极接触区的沟槽内，预制通孔靠近边缘一侧侧壁贯穿第二绝缘介质区、非本征基区以及本征基区，另一侧侧壁贯穿第二绝缘介质区以及非本征基区、不穿过或部分穿过本征基区，然后在预制通孔内壁上沉积绝缘介质形成第三绝缘介质区；
(4)刻蚀对应预制通孔底部内壁的第三绝缘介质区以及本征基区，形成两侧贯穿第二绝缘介质区、非本征基区以及本征基区的通孔，并在通孔内沉积N型多晶硅，形成发射区；
(5)刻蚀形成集电极接触区一侧第二绝缘介质区、非本征基区，刻蚀长度大于集电极接触区的长度，之后刻蚀与集电极接触区相对的本征基区；
(6)分别由集电极接触区、非本征基区以及发射区引出集电极、基极以及发射极。
2.根据权利要求1所述的锗硅三极管的的制造方法，其特征在于，第(1)步形成过程为：
(a)在硅衬底材料上进行离子注入N型掺杂、并进行刻蚀，在N型掺杂过的硅衬底两侧形成沟槽，形成集电区；
(b)在所述一侧沟槽底部进一步离子注入N型掺杂，形成掺杂浓度大于集电区的集电极接触区；
(c)在所述沟槽内填充绝缘介质，形成第一绝缘介质区，并进行研磨，平整表面。
3.根据权利要求2所述的锗硅三极管的的制造方法，其特征在于：集电极接触区相对一侧的沟槽底部也进一步离子注入N型掺杂，形成掺杂浓度大于集电极接触区的缺陷吸收区。
4.根据权利要求1所述的锗硅三极管的的制造方法，其特征在于：所述集电区以及集电极接触区N型掺杂，掺杂元素为磷或砷。
5.根据权利要求1所述的锗硅三极管的的制造方法，其特征在于：所述非本征基区P型多晶硅掺杂元素为硼。
6.根据权利要求1所述的锗硅三极管的的制造方法，其特征在于：所述发射区N型多晶硅掺杂元素为磷或砷。
7.根据权利要求1所述的锗硅三极管的的制造方法，其特征在于：所述第一绝缘介质区、第二绝缘介质区以及第三绝缘介质区，材料为氧化硅或氮化硅。
8.根据权利要求1所述的锗硅三极管的的制造方法，其特征在于：所述预制通孔形成过程为两步刻蚀法形成，首先形成一贯穿第二绝缘介质区以及非本征基区、不穿过或部分穿过本征基区的第一预制通孔，然后在第一预制通孔内形成贯穿本征基区的、靠近边缘的一侧侧壁与第一预制通孔靠近边缘的一侧侧壁在一条直线上的、孔宽小于第一预制通孔的第二预制通孔，第一预制通孔与第二预制通孔共同组成预制通孔。
9.一种锗硅三极管，包括：硅衬底、硅衬底上的N型集电区、硅衬底上与集电区相连的集电极接触区，集电区两侧的第一绝缘介质区，其特征在于：集电区以及第一绝缘介质区表面上依次形成的锗硅本征基区、P型多晶硅非本征基区、第二绝缘介质区，所述非本征基区长度小于所述本征基区，N型多晶硅发射区位于贯穿所述第二绝缘介质区、非本征基区以及本征基区的通孔内，所述发射区下部与第一绝缘介质区相连，靠近边缘一侧与第三绝缘介质区相连，另一侧与所述本征基区或者部分本征基区以及第三绝缘介质区相连。
10.根据权利要求9所述的锗硅三极管，其特征在于：所述集电极接触区相对一侧的第一绝缘介质区下形成掺杂浓度大于集电极接触区的缺陷吸收区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610961615.XA CN106384746B (zh) | 2016-11-04 | 2016-11-04 | 一种锗硅三极管的制造方法以及锗硅三极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610961615.XA CN106384746B (zh) | 2016-11-04 | 2016-11-04 | 一种锗硅三极管的制造方法以及锗硅三极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106384746A CN106384746A (zh) | 2017-02-08 |
| CN106384746B true CN106384746B (zh) | 2019-06-11 |
Family
ID=57956637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610961615.XA Active CN106384746B (zh) | 2016-11-04 | 2016-11-04 | 一种锗硅三极管的制造方法以及锗硅三极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106384746B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109786418B (zh) * | 2018-12-26 | 2021-06-04 | 惠科股份有限公司 | 微发光二极管显示面板和显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958343A (zh) * | 2009-07-20 | 2011-01-26 | 上海华虹Nec电子有限公司 | 三极管及其制造方法 |
| CN102412285A (zh) * | 2011-11-01 | 2012-04-11 | 上海华虹Nec电子有限公司 | 一种锗硅异质结三极管器件结构及其制造方法 |
| CN102592998A (zh) * | 2012-03-22 | 2012-07-18 | 中国科学院上海微系统与信息技术研究所 | 一种基于SOI的纵向SiGe双极晶体管及其制备方法 |
| US8786051B2 (en) * | 2012-02-21 | 2014-07-22 | International Business Machines Corporation | Transistor having a monocrystalline center section and a polycrystalline outer section, and narrow in-substrate collector region for reduced base-collector junction capacitance |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7482673B2 (en) * | 2004-09-29 | 2009-01-27 | International Business Machines Corporation | Structure and method for bipolar transistor having non-uniform collector-base junction |
-
2016
- 2016-11-04 CN CN201610961615.XA patent/CN106384746B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101958343A (zh) * | 2009-07-20 | 2011-01-26 | 上海华虹Nec电子有限公司 | 三极管及其制造方法 |
| CN102412285A (zh) * | 2011-11-01 | 2012-04-11 | 上海华虹Nec电子有限公司 | 一种锗硅异质结三极管器件结构及其制造方法 |
| US8786051B2 (en) * | 2012-02-21 | 2014-07-22 | International Business Machines Corporation | Transistor having a monocrystalline center section and a polycrystalline outer section, and narrow in-substrate collector region for reduced base-collector junction capacitance |
| CN102592998A (zh) * | 2012-03-22 | 2012-07-18 | 中国科学院上海微系统与信息技术研究所 | 一种基于SOI的纵向SiGe双极晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106384746A (zh) | 2017-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102184898A (zh) | 半导体器件制作方法和SiGe HBT晶体管制作方法 | |
| CN100530684C (zh) | 异质结双极型晶体管及其制造方法 | |
| CN107680966B (zh) | 自对准与非自对准的异质接面双极晶体管的共同整合 | |
| US10014397B1 (en) | Bipolar junction transistors with a combined vertical-lateral architecture | |
| CN101044607A (zh) | 自对准外延生长的双极型晶体管 | |
| CN102522425B (zh) | 超高压锗硅hbt晶体管器件的结构及制备方法 | |
| KR20010051176A (ko) | 횡형 헤테로 바이폴라 트랜지스터 및 그 제조방법 | |
| US6861323B2 (en) | Method for forming a SiGe heterojunction bipolar transistor having reduced base resistance | |
| US11322595B2 (en) | Heterojunction bipolar transistor and preparation method thereof | |
| CN108630748B (zh) | 全平面太赫兹复合应变Si/SiGe异质结双极晶体管及制备方法 | |
| CN108649067A (zh) | 一种太赫兹SOI复合应变Si/SiGe异质结双极晶体管及制备方法 | |
| CN106384746B (zh) | 一种锗硅三极管的制造方法以及锗硅三极管 | |
| KR20030028483A (ko) | 실리콘 바이폴라 트랜지스터, 실리콘 바이폴라트랜지스터의 회로 장치 및 제조 방법 | |
| US8039351B2 (en) | Method of fabricating hetero-junction bipolar transistor (HBT) | |
| CN102104063A (zh) | 一种soi纵向双极晶体管及其制作方法 | |
| CN102412275B (zh) | 锗硅BiCMOS工艺中纵向PNP器件及制作方法 | |
| CN102544082B (zh) | 锗硅异质结npn三极管器件及制造方法 | |
| CN114695113A (zh) | 一种BiCMOS器件及其中的异质结双极晶体管制造方法 | |
| US20240079473A1 (en) | Method for forming a transistor with a conductivity doped base structure | |
| CN102842600B (zh) | 一种SOI SiGe HBT平面集成器件及制备方法 | |
| US11848374B2 (en) | Bipolar junction transistors including a portion of a base layer inside a cavity in a dielectric layer | |
| CN104124153A (zh) | 鳍式双极结型晶体管及其形成方法 | |
| US11362201B1 (en) | Heterojunction bipolar transistors with undercut extrinsic base regions | |
| CN102412150B (zh) | 锗硅异质结双极晶体管的制造方法 | |
| CN103094328B (zh) | 一种SiGe BiCMOS工艺中的寄生PNP器件结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20190508 Address after: Room J28, Building 1288 Yecheng Road, Jiading District, Shanghai, 201822 Applicant after: Shanghai Microrudder Integrated Circuit Design Co., Ltd. Address before: 523000 productivity building 406, high tech Industrial Development Zone, Songshan Lake, Dongguan, Guangdong Applicant before: Dongguan Lianzhou Intellectual Property Operation Management Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |