CN106374020A - 一种薄膜芯片的制作方法及其薄膜芯片 - Google Patents
一种薄膜芯片的制作方法及其薄膜芯片 Download PDFInfo
- Publication number
- CN106374020A CN106374020A CN201610943582.6A CN201610943582A CN106374020A CN 106374020 A CN106374020 A CN 106374020A CN 201610943582 A CN201610943582 A CN 201610943582A CN 106374020 A CN106374020 A CN 106374020A
- Authority
- CN
- China
- Prior art keywords
- thin film
- film chip
- luminous
- manufacture method
- extension lamination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 238000005520 cutting process Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 33
- 238000003475 lamination Methods 0.000 claims description 29
- 239000000463 material Substances 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 abstract 4
- 229910052594 sapphire Inorganic materials 0.000 description 8
- 239000010980 sapphire Substances 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000007599 discharging Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 206010020843 Hyperthermia Diseases 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000036031 hyperthermia Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种薄膜芯片的制作方法及其薄膜芯片，包括：提供一发光外延片，所述发光外延片由生长衬底和发光外延叠层构成，并在所述发光外延叠层上制作若干个芯片结构层，在相邻的芯片结构层之间，于发光外延叠层表面定义出切割道；在所述切割道上预划出沟槽结构，并贯穿至所述生长衬底内部；沿着所述生长衬底背面，根据沟槽结构的尺寸变化进行减薄，直至去除生长衬底，露出所述发光外延叠层；进行单一化处理，将所述发光外延片分离成若干个薄膜芯片。
Description
技术领域
本发明涉及一种半导体发光器件的制作方法，更具体地为一种薄膜芯片的制作方法及其薄膜芯片。
背景技术
固态发光器件的发光二极管（LED），具有低能耗，高寿命，稳定性好，体积小，响应速度快以及发光波长稳定等良好光电特性，被广泛应用于照明、家电、显示屏及指示灯等领域。此类型发光器件在光效、使用寿命等方面均已有可观的进步，有希望成为新一代照明及发光器件主流。
对于采用蓝宝石、AlN等绝缘衬底的LED芯片来说，其衬底的导热率比较低，因此横向结构的LED的PN结温度比较高。为了提高LED的芯片散热能力，提高光电性能，目前垂直氮化镓（GaN）基LED芯片通常利用蓝宝石衬底激光剥离方法去除。但是采用激光剥离的方式会使局部高温对外延损伤，降低器件的可靠性。还有采用研磨或者干蚀刻的方法去除衬底，但是成本都较高，而且无法精确控制研磨位置和干蚀刻位置。此外，由于GaN与AlN 晶格失配问题，目前，深紫外发光二极管通常采用蓝宝石衬底上生长AlN层，但是衬底很难进行激光剥离；高Al组分AlGaN层应力很大，用激光剥离瞬间释放应力，很容易破掉。对于倒装结构的LED芯片而言，其蓝宝石衬底粗化效果差，要粗化AlN层背面往往需要把蓝宝石研磨掉，而目前很难实现精确控制研磨蓝宝石而不磨掉外延层。
发明内容
为解决上述技术问题，克服现有技术的不足，本发明旨在提出一种薄膜芯片的制作方法及其薄膜芯片。
本发明提供一种薄膜芯片的制作方法，包括工艺步骤：
（1）提供一发光外延片，所述发光外延片由生长衬底和发光外延叠层构成，并在所述发光外延叠层上制作若干个芯片结构层，在相邻的芯片结构层之间，于发光外延叠层表面定义出切割道；
（2）在所述切割道上预划出沟槽结构，并贯穿至所述生长衬底内部；
（3）沿着所述生长衬底背面，根据沟槽结构的尺寸变化进行减薄，直至去除生长衬底，露出所述发光外延叠层；
（4）进行单一化处理，将所述发光外延片分离成若干个薄膜芯片。
优选地，所述步骤（1）中的发光外延叠层，包括：N型的III-V族薄膜、发光主动层以及P型的III-V族薄膜。
优选地，所述步骤（1）中的芯片结构层，包括：接触层以及镜面反射层。
优选地，所述步骤（2）中的沟槽结构的预划方式包括激光或者干蚀刻或者湿蚀刻工艺或者前述任意组合。
优选地，所述步骤（2）后，还包括：将所述发光外延片采用键合或者粘合工艺，转移至永久衬底上。
优选地，所述永久衬底材料选用陶瓷衬底或者镀上绝缘材料的金属基板或者硅片。
优选地，所述步骤（3）藉由所述沟槽结构的倾斜角保持不变的关系，以精确控制减薄的速率和厚度，防止生长衬底瞬间去除而释放应力，导致发光外延叠层破裂。
优选地，所述步骤（3）中的生长衬底减薄，采用研磨或者激光剥离或者干蚀刻或者湿蚀刻工艺前述任意组合。
优选地，所述步骤（3）后，还包括：对所述发光外延叠层进行粗化，并制作电极结构。
优选地，所述电极结构材料选用Al或Ti或C或Ni或Au或Pt或ITO或前述组合。
本发明还提供一种薄膜芯片，采用如上所述的任一项薄膜芯片的制作方法制得。
与现有技术相比，本发明至少具有以下技术效果：
本发明通过在生长衬底上先形成外延结构，并制作成LED芯片结构，然后利用激光或者干蚀刻等工艺在芯片的切割道位置预划出沟槽结构（如V型），并贯穿至所述生长衬底内部，再沿着生长衬底背面进行减薄，直至露出发光外延叠层，藉由沟槽结构的倾斜角保持不变的关系，以精确控制减薄的速率和厚度，防止生长衬底瞬间去除而释放应力，导致发光外延叠层破裂。此外，藉由精确控制生长衬底的减薄，可以避免研磨或者蚀刻等工艺贯穿至发光外延叠层，从而避免损伤发光外延叠层的发光面积而影响发光效率。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按比例绘制。
图1~图7是本发明实施例的制作薄膜芯片结构的工艺步骤示意图，其中图4为图3虚线框的放大图。
图中各标号表示如下：
100：生长衬底；200：发光外延叠层；300：芯片结构层；400：切割道；401：激光束；402：V型沟槽结构：500：键合层；600：永久衬底；700：电极结构。
具体实施方式
下面结合示意图对本发明的薄膜芯片的制作方法进行详细的描述，在进一步介绍本发明之前，应当理解，由于可以对特定的实施例进行改造，因此，本发明并不限于下述的特定实施例。还应当理解，由于本发明的范围只由所附权利要求限定，因此所采用的实施例只是介绍性的，而不是限制性的。除非另有说明，否则这里所用的所有技术和科学用语与本领域的普通技术人员所普遍理解的意义相同。
实施例
如图1所示，提供一发光外延片，先以蓝宝石作为生长衬底100，并在生长衬底100上生长具有N型的III-V族薄膜、发光主动层以及P型的III-V族薄膜，作为发光外延叠层200。III-V族薄膜中可以由III族的硼、铝、镓、铟与V族的氮、磷、砷排列组合而成。发光主动层的发光波长在200~1150nm之间，优选紫外波段，如UV-C 波段（200~280nm）、UV-B波段（280~315nm）以及UV-A波段（315~380nm）。接着在发光外延叠层上制作若干个芯片结构层300，在相邻的芯片结构层之间，于发光外延叠层表面定义出切割道400，其中芯片结构层300可以进一步包括接触层以及镜面反射层（Mirror）。
如图2所示，在切割道400上，通过激光束401预划出V型沟槽结构402，并沿着发光外延叠层200贯穿至生长衬底100内部。
如图3所示，将发光外延片采用键合或者粘合工艺，转移至永久衬底上，本实施例优选采用键合工艺，通过制作键合层500，将生长衬底100、发光外延叠层200、芯片结构层300键合至永久衬底600上。永久衬底材料可以选用陶瓷衬底或者镀上绝缘材料的金属基板或者硅片，本实施例优选硅片。如图4所示，其中V型沟槽结构具有固定倾斜角度α，α取值范围可选10~90°，优选20~70°，本实施例α取值45°，宽度L的范围可选1~100μm，优选10~50μm，本实施例取值20μm，深度H的范围可选1~100μm，优选5~35μm，本实施例取值10μm。
结合图4和图5所示，沿着生长衬底100背面进行减薄，可以采用研磨或者激光剥离或者干蚀刻或者湿蚀刻工艺，本实施例优选研磨工艺进行减薄，直至完全去除生长衬底100，露出发光外延叠层200。记减薄后沟槽结构的深度变化量为∆H，减薄后沟槽结构的宽度变化量为∆L，藉由所述沟槽结构的倾斜角保持不变的关系，即根据关系式Tanα=∆H/∆L保持不变，可以通过多次研磨多次测量两者的变化，精确控制减薄的速率和厚度，研磨的速率不超过1μm/min，防止生长衬底瞬间去除而释放应力，导致发光外延叠层破裂。需要说明的是，前述V型沟槽结构（如图3）在研磨过程中，视预划沟槽的深度在生长衬底中的位置关系，V型沟槽结构可能会形成梯形状沟槽结构（如图5）；如果预划沟槽的深度刚好在生长衬底表面，则V型沟槽结构在减薄后仍然呈V型。
如图6所示，对发光外延叠层200进行粗化，可以利用研磨、化学蚀刻等方式，形成随机或是带有几何排列图形的粗糙尖锥，也可以是锥体或圆球体或方体等，并在发光外延叠层上制作电极结构700，电极结构材料可以选用Ag或Al或Ti或Cr或Ni或Au或Pt或ITO或前述组合。
如图7所示，进行裂片等单一化处理，从而将发光外延片分离成若干个薄膜芯片。
需要说明的是，虽然上述实施例示意出的在切割道上预划出的沟槽结构为V型，而其他形状的沟槽结构，诸如W型沟槽结构（属于 V 型的变形，即沟槽结构可以是两个或多个V 型的组合），或者U型，或者其他曲线形状沟槽结构同样适用于本发明。
本发明提供的薄膜芯片制作方法，适合制作LED的发光器件，也适用于制作UV-LED，具有可以实现更大单位面积下的光输出的优势。此外，常规的深紫外发光二极管通常采用蓝宝石衬底上生长AlN层，但是衬底很难进行激光剥离，采用本发明可以很好地解决去除衬底过程中的应力释放问题，并避免损伤发光外延叠层的发光面积。
应当理解的是，上述具体实施方案仅为本发明的优选实施例，以上实施例还可以进行各种组合、变形。本发明的范围不限于以上实施例，凡依本发明所做的任何变更，皆属本发明的保护范围之内。
Claims (10)
1.一种薄膜芯片的制作方法，包括工艺步骤：
（1）提供一发光外延片，所述发光外延片由生长衬底和发光外延叠层构成，并在所述发光外延叠层上制作若干个芯片结构层，在相邻的芯片结构层之间，于发光外延叠层表面定义出切割道；
（2）在所述切割道上预划出沟槽结构，并贯穿至所述生长衬底内部；
（3）沿着所述生长衬底背面，根据沟槽结构的尺寸变化进行减薄，直至去除生长衬底，露出所述发光外延叠层；
（4）进行单一化处理，将所述发光外延片分离成若干个薄膜芯片。
2.根据权利要求1所述的一种薄膜芯片的制作方法，其特征在于：所述步骤（1）中的发光外延叠层，包括：N型的III-V族薄膜、发光主动层以及P型的III-V族薄膜。
3.根据权利要求1所述的一种薄膜芯片的制作方法，其特征在于：所述步骤（1）中的芯片结构层，包括：接触层以及镜面反射层。
4.根据权利要求1所述的一种薄膜芯片的制作方法，其特征在于：所述步骤（2）中的沟槽结构的预划方式包括激光或者干蚀刻或者湿蚀刻工艺或者前述任意组合。
5.根据权利要求1所述的一种薄膜芯片的制作方法，其特征在于：所述步骤（2）后，还包括：将所述发光外延片采用键合或者粘合工艺，转移至永久衬底上。
6.根据权利要求1所述的一种薄膜芯片的制作方法，其特征在于：所述永久衬底材料选用陶瓷衬底或者镀上绝缘材料的金属基板或者硅片。
7.根据权利要求1所述的一种薄膜芯片的制作方法，其特征在于：所述步骤（3）藉由所述沟槽结构的倾斜角保持不变的关系，以精确控制减薄的速率和厚度，防止生长衬底瞬间去除而释放应力，导致发光外延叠层破裂。
8.根据权利要求1所述的一种薄膜芯片的制作方法，其特征在于：所述步骤（3）中的生长衬底减薄，采用研磨或者激光剥离或者干蚀刻或者湿蚀刻工艺前述任意组合。
9.根据权利要求1所述的一种薄膜芯片的制作方法，其特征在于：所述步骤（3）后，还包括：对所述发光外延叠层进行粗化，并制作电极结构。
10.一种薄膜芯片，其特征在于：采用根据权利要求1~9中任一项所述的薄膜芯片的制作方法制得。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610943582.6A CN106374020B (zh) | 2016-11-02 | 2016-11-02 | 一种薄膜芯片的制作方法及其薄膜芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610943582.6A CN106374020B (zh) | 2016-11-02 | 2016-11-02 | 一种薄膜芯片的制作方法及其薄膜芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106374020A true CN106374020A (zh) | 2017-02-01 |
| CN106374020B CN106374020B (zh) | 2019-05-03 |
Family
ID=57892818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610943582.6A Active CN106374020B (zh) | 2016-11-02 | 2016-11-02 | 一种薄膜芯片的制作方法及其薄膜芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106374020B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107188111A (zh) * | 2017-05-27 | 2017-09-22 | 龙微科技无锡有限公司 | Mems传感器晶圆、mems传感器晶圆的裂片方法 |
| CN110098114A (zh) * | 2018-01-31 | 2019-08-06 | 东莞新科技术研究开发有限公司 | 半导体长形条及其加工方法 |
| WO2019215183A1 (de) * | 2018-05-09 | 2019-11-14 | Osram Opto Semiconductors Gmbh | Verfahren zum durchtrennen eines epitaktisch gewachsenen halbleiterkörpers und halbleiterchip |
| CN112736034A (zh) * | 2019-10-28 | 2021-04-30 | 罗茨股份有限公司 | 陶瓷芯片制造方法 |
| CN113054074A (zh) * | 2021-03-01 | 2021-06-29 | 康佳集团股份有限公司 | 一种用于led芯片的巨量转移方法 |
| TWI732473B (zh) * | 2020-02-26 | 2021-07-01 | 世界先進積體電路股份有限公司 | 形成晶粒結構的方法及晶粒結構 |
| US11309201B2 (en) | 2020-05-14 | 2022-04-19 | Vanguard International Semiconductor Corporation | Method of forming dice and structure of die |
| CN117913017A (zh) * | 2024-01-19 | 2024-04-19 | 江苏宜兴德融科技有限公司 | 一种薄膜半导体芯片制备方法和薄膜半导体芯片制备结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107164A (en) * | 1998-08-18 | 2000-08-22 | Oki Electric Industry Co., Ltd. | Using grooves as alignment marks when dicing an encapsulated semiconductor wafer |
| JP2003007929A (ja) * | 2001-06-27 | 2003-01-10 | Nichia Chem Ind Ltd | 半導体チップとその製造方法 |
| US6780668B1 (en) * | 1999-07-16 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Package of semiconductor device and method of manufacture thereof |
-
2016
- 2016-11-02 CN CN201610943582.6A patent/CN106374020B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107164A (en) * | 1998-08-18 | 2000-08-22 | Oki Electric Industry Co., Ltd. | Using grooves as alignment marks when dicing an encapsulated semiconductor wafer |
| US6780668B1 (en) * | 1999-07-16 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Package of semiconductor device and method of manufacture thereof |
| JP2003007929A (ja) * | 2001-06-27 | 2003-01-10 | Nichia Chem Ind Ltd | 半導体チップとその製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107188111A (zh) * | 2017-05-27 | 2017-09-22 | 龙微科技无锡有限公司 | Mems传感器晶圆、mems传感器晶圆的裂片方法 |
| CN110098114A (zh) * | 2018-01-31 | 2019-08-06 | 东莞新科技术研究开发有限公司 | 半导体长形条及其加工方法 |
| WO2019215183A1 (de) * | 2018-05-09 | 2019-11-14 | Osram Opto Semiconductors Gmbh | Verfahren zum durchtrennen eines epitaktisch gewachsenen halbleiterkörpers und halbleiterchip |
| CN112736034A (zh) * | 2019-10-28 | 2021-04-30 | 罗茨股份有限公司 | 陶瓷芯片制造方法 |
| TWI732473B (zh) * | 2020-02-26 | 2021-07-01 | 世界先進積體電路股份有限公司 | 形成晶粒結構的方法及晶粒結構 |
| US11309201B2 (en) | 2020-05-14 | 2022-04-19 | Vanguard International Semiconductor Corporation | Method of forming dice and structure of die |
| US11810804B2 (en) | 2020-05-14 | 2023-11-07 | Vanguard International Semiconductor Corporation | Method of forming dice and structure of die |
| CN113054074A (zh) * | 2021-03-01 | 2021-06-29 | 康佳集团股份有限公司 | 一种用于led芯片的巨量转移方法 |
| CN117913017A (zh) * | 2024-01-19 | 2024-04-19 | 江苏宜兴德融科技有限公司 | 一种薄膜半导体芯片制备方法和薄膜半导体芯片制备结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106374020B (zh) | 2019-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106374020A (zh) | 一种薄膜芯片的制作方法及其薄膜芯片 | |
| US7704764B2 (en) | Fabrication method of GaN power LEDs with electrodes formed by composite optical coatings | |
| US11742458B2 (en) | Textured optoelectronic devices and associated methods of manufacture | |
| KR100735496B1 (ko) | 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법 | |
| KR101064006B1 (ko) | 발광소자 | |
| CN103094434B (zh) | ICP刻蚀GaN基多量子阱制备纳米阵列图形的方法 | |
| TWI631736B (zh) | 用於形成發光裝置的方法及用於發光裝置的結構 | |
| US11670738B2 (en) | Solid-state radiation transducer devices having at least partially transparent buried-contact elements, and associated systems and methods | |
| CN105023984B (zh) | 一种基于GaN厚膜的垂直结构LED芯片的制备方法 | |
| WO2011143918A1 (zh) | 发光二极管及其制造方法 | |
| CN207800630U (zh) | 一种紫外led芯片及一种紫外led | |
| CN109119436A (zh) | 表面粗化的纳米孔led阵列芯片及其制备方法 | |
| US8395173B2 (en) | Semiconductor light-emitting element, method of manufacturing same, and light-emitting device | |
| CN102332521A (zh) | 具有点状分布n电极的氮化镓基发光二极管及其制备方法 | |
| WO2012048506A1 (zh) | 发光二极管及其制造方法 | |
| CN106299040B (zh) | 一种薄膜倒装发光组件的制作方法及其薄膜倒装发光组件 | |
| US9728670B2 (en) | Light-emitting diode and manufacturing method therefor | |
| WO2018076901A1 (zh) | 一种薄膜发光二极管芯片及其制作方法 | |
| CN208861987U (zh) | 表面粗化的纳米孔led阵列芯片 | |
| CN104638081A (zh) | 基于晶硅光伏技术的硅基GaN发光器件及制备方法 | |
| CN101807648B (zh) | 引入式粗化氮极性面氮化镓基发光二极管及其制作方法 | |
| CN106876547B (zh) | 薄膜型发光二极管及其制作方法 | |
| KR20070011041A (ko) | 광추출 효율을 높인 발광다이오드 소자 및 이의 제조방법 | |
| CN105047769B (zh) | 一种利用湿法蚀刻进行衬底剥离的发光二极管制备方法 | |
| WO2011143919A1 (zh) | 发光二极管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231023 Address after: Yuanqian village, Shijing Town, Nan'an City, Quanzhou City, Fujian Province Patentee after: QUANZHOU SAN'AN SEMICONDUCTOR TECHNOLOGY Co.,Ltd. Address before: No. 1721-1725 Lvling Road, Siming District, Xiamen City, Fujian Province, 361009 Patentee before: XIAMEN SANAN OPTOELECTRONICS TECHNOLOGY Co.,Ltd. |
|
| TR01 | Transfer of patent right |