CN106373962A

CN106373962A - 闪存及其制造方法

Info

Publication number: CN106373962A
Application number: CN201510427419.XA
Authority: CN
Inventors: 陈建奇
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Corp
Priority date: 2015-07-20
Filing date: 2015-07-20
Publication date: 2017-02-01

Abstract

本发明提供了一种闪存及其制造方法，其中闪存包括：半导体衬底；位于所述半导体衬底上的堆栈式栅极结构，所述堆栈式栅极结构包括：遂穿氧化层、位于所述遂穿氧化层上的浮栅、位于所述浮栅上的栅间介电层、以及位于所述栅间介电层上的控制栅，所述遂穿氧化层在沟道方向上的两个端部的上表面高于其余区域的上表面，使得所述遂穿氧化层在沟道方向上的两个端部的厚度大于其余区域的厚度；位于所述堆栈式栅极结构两侧的半导体衬底内的源极和漏极。本发明的技术方案提高了闪存的数据保持力，且闪存的擦除能力几乎不会受影响。

Description

闪存及其制造方法

技术领域

本发明涉及半导体技术领域，特别是涉及一种闪存及其制造方法。

背景技术

闪存的主要特点是在不加电压的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

图1是现有一种闪存的结构示意图，如图1所示，该闪存包括：半导体衬底1、位于半导体衬底1上的堆栈式栅极结构2、以及位于堆栈式栅极结构2两侧的半导体衬底1内的源极3和漏极4。其中，堆栈式栅极结构2包括遂穿氧化层5、位于遂穿氧化层5上的浮栅6、位于浮栅6上的栅间介电层7、以及位于栅间介电层7上的控制栅8，遂穿氧化层5在沟道方向A上的厚度基本上一致。

但是，上述现有闪存存在数据保持(Data Retention)力较差的问题，而且，在低温条件下该问题会尤为明显。

发明内容

本发明要解决的问题是：现有闪存的数据保持力较差，而且，在低温条件下该问题会尤为明显。

为解决上述问题，本发明提供了一种闪存的制造方法，其包括：

提供半导体衬底；

在所述半导体衬底上形成堆栈式栅极结构，所述堆栈式栅极结构包括：遂穿氧化层、位于所述遂穿氧化层上的浮栅、位于所述浮栅上的栅间介电层、以及位于所述栅间介电层上的控制栅，所述遂穿氧化层在沟道方向上的两个端部的上表面高于其余区域的上表面，使得所述遂穿氧化层在沟道方向上的两个端部的厚度大于其余区域的厚度；

在所述堆栈式栅极结构两侧的半导体衬底内形成源极和漏极。

可选地，所述遂穿氧化层在沟道方向上的两个端部的厚度比其余区域的厚度大1％至15％。

可选地，在所述半导体衬底上形成堆栈式栅极结构包括：

在所述半导体衬底上形成堆叠结构，所述堆叠结构包括第一遂穿氧化层、位于所述第一遂穿氧化层上的浮栅、位于所述浮栅上的栅间介电层、位于所述栅间介电层上的控制栅；

进行热氧化，以在所述堆叠结构的两侧和顶部形成氧化层，并将所述浮栅底部在沟道方向上的两个端部氧化，以形成位于所述第一遂穿氧化层上的第二遂穿氧化层，所述第一、二遂穿氧化层构成所述遂穿氧化层；

去除所述堆叠结构两侧和顶部的氧化层。

可选地，所述第二遂穿氧化层的材料为氧化硅。

可选地，所述热氧化为快速高温氧化。

可选地，所述氧化层的厚度为至。

可选地，去除所述堆叠结构两侧和顶部的氧化层的方法为湿法刻蚀。

可选地，所述氧化层为氧化硅，所述湿法刻蚀所采用的刻蚀剂为氢氟酸的水溶液。

可选地，所述堆叠结构的形成方法包括：

在所述半导体衬底上形成第一遂穿氧化材料层、位于所述第一遂穿氧化材料层上的浮栅材料层、位于所述浮栅材料层上的栅间介电材料层、位于所述栅间介电材料层上的控制栅材料层；

在所述控制栅材料层上形成图形化掩膜层，以所述图形化掩膜层为掩模对所述控制栅材料层、栅间介电材料层、浮栅材料层、第一遂穿氧化材料层进行刻蚀，以形成所述堆叠结构。

可选地，所述控制栅、浮栅的材料为多晶硅。

可选地，所述栅间介电层为ONO层。

另外，本发明还提供了一种闪存，其包括：

半导体衬底；

位于所述半导体衬底上的堆栈式栅极结构，所述堆栈式栅极结构包括：遂穿氧化层、位于所述遂穿氧化层上的浮栅、位于所述浮栅上的栅间介电层、以及位于所述栅间介电层上的控制栅，所述遂穿氧化层在沟道方向上的两个端部的上表面高于其余区域的上表面，使得所述遂穿氧化层在沟道方向上的两个端部的厚度大于其余区域的厚度；

位于所述堆栈式栅极结构两侧的半导体衬底内的源极和漏极。

可选地，所述遂穿氧化层的所述端部在垂直于半导体衬底方向上突出于所述其余区域的部分为氧化硅。

可选地，所述控制栅、浮栅的材料为多晶硅。

可选地，所述栅间介电层为ONO层。

与现有技术相比，本发明的技术方案具有以下优点：

闪存中的遂穿氧化层在沟道方向上的两个端部的厚度大于其余区域的厚度。由于现有闪存中遂穿氧化层在沟道方向上的厚度一致，故将两者相比可知，本发明技术方案中遂穿氧化层相当于增加了在沟道方向上的两个端部的厚度，不仅减小了编程时漏极的电场强度，使得：热电子在穿过遂穿氧化层进入浮栅时的速度减小，减轻了热电子在穿过遂穿氧化层时对遂穿氧化层造成的损伤，遂穿氧化层内不易形成电流泄漏路径，而且相当于延长了电流泄漏路径，使得浮栅内的热电子不易流失至漏极，提高了闪存的数据保持力。另外，本发明技术方案中遂穿氧化层仅仅增加在沟道方向上的两个端部的厚度，而并未增加其余区域的厚度，因此，闪存的擦除能力几乎不会受影响。

附图说明

图1是现有一种闪存的结构示意图；

图2至图6是本发明的一个实施例中闪存在不同制作阶段的剖面图。

具体实施方式

如前所述，现有闪存存在数据保持力较差的问题，而且，在低温条件下该问题会尤为明显。

经过大量研究分析发现，造成现有闪存的数据保持力较差的原因在于：继续参照图1所示，闪存在编程时，漏极4所产生的热电子会穿过遂穿氧化层5进入浮栅6内，但是，由于编程时漏极4的电场较强，故热电子会快速地穿过遂穿氧化层5因而对遂穿氧化层5的结构造成较大的损伤(如晶格损伤)，另外，进入遂穿氧化层5内的部分热电子会停留在遂穿氧化层5内而未进入浮栅6内，导致遂穿氧化层5内易形成电流泄漏路径，使得浮栅6内的热电子沿着遂穿氧化层5流向漏极4，造成浮栅6内热电子的流失，进而降低了闪存的数据保持力。在低温条件下，热电子停留在遂穿氧化层5内的问题会更为严重，因而闪存的数据保持力较差的问题会更为严重。

鉴于此，本发明提供了一种改进的闪存，在该闪存中，遂穿氧化层在沟道方向上的两个端部的厚度大于其余区域的厚度。由于现有闪存中遂穿氧化层在沟道方向上的厚度一致，故将两者相比可知，本发明技术方案中遂穿氧化层相当于增加了在沟道方向上的两个端部的厚度，不仅减小了编程时漏极的电场强度，使得：热电子在穿过遂穿氧化层进入浮栅时的速度减小，减轻了热电子在穿过遂穿氧化层时对遂穿氧化层造成的损伤，遂穿氧化层内不易形成电流泄漏路径，而且相当于延长了电流泄漏路径，使得浮栅内的热电子不易流失至漏极，提高了闪存的数据保持力。另外，本发明技术方案中遂穿氧化层仅仅增加在沟道方向上的两个端部的厚度，而并未增加其余区域的厚度，因此，闪存的擦除能力几乎不会受影响。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

如图6所示，本发明提供了一种闪存，其包括半导体衬底10、位于半导体衬底10上的堆栈式栅极结构20、以及位于堆栈式栅极结构20两侧的半导体衬底10内的源极27和漏极28。堆栈式栅极结构20包括：遂穿氧化层26、位于遂穿氧化层26上的浮栅22、位于浮栅22上的栅间介电层23、以及位于栅间介电层23上的控制栅24，遂穿氧化层26在沟道方向A上的两个端部的上表面高于其余区域的上表面，使得遂穿氧化层26在沟道方向A上的两个端部的厚度h1大于其余区域的厚度h2，使得遂穿氧化层26的截面基本上呈“凹”字形。P型闪存、N型闪存均适用于本发明的技术方案。

本发明技术方案中遂穿氧化层26在沟道方向A上的两个端部的厚度h1大于其余区域的厚度h2，而现有闪存中遂穿氧化层在沟道方向上的厚度一致，故将两者相比可知，本发明技术方案中遂穿氧化层26相当于增加了在沟道方向A上的两个端部的厚度h1，不仅：减小了编程时漏极28的电场强度，热电子在穿过遂穿氧化层26进入浮栅22时的速度减小，减轻了热电子在穿过遂穿氧化层26时对遂穿氧化层26造成的损伤，遂穿氧化层26内不易形成电流泄漏路径，而且相当于延长了电流泄漏路径，使得浮栅22内的热电子不易流失至漏极28，提高了闪存的数据保持力。另外，本发明技术方案中遂穿氧化层26仅仅增加在沟道方向A上的两个端部的厚度h1，并未增加其余区域的厚度h2，因此，闪存的擦除能力几乎不会受影响。

下面对上述闪存的具体制造方法作详细描述。

如图2所示，提供一种半导体衬底10。

半导体衬底10可以是单晶、多晶或非晶结构的硅或锗硅，也可以是绝缘体上硅(SOI)，或者还可以包含其它的材料，如砷化镓Ⅲ-Ⅴ等族化合物。

结合图2至图5所示，在半导体衬底10上形成堆栈式栅极结构20，堆栈式栅极结构20包括：遂穿氧化层26、位于遂穿氧化层26上的浮栅22、位于浮栅22上的栅间介电层23、以及位于栅间介电层23上的控制栅24，遂穿氧化层26在沟道方向A上的两个端部的上表面高于其余区域的上表面，使得遂穿氧化层26在沟道方向A上的两个端部的厚度h1大于其余区域的厚度h2。下面将对本实施例中堆栈式栅极结构20的形成方法作详细描述。

如图3所示，首先，在半导体衬底10上形成堆叠结构(未标识)，所述堆叠结构包括第一遂穿氧化层21、位于第一遂穿氧化层21上的浮栅22、位于浮栅22上的栅间介电层23、位于栅间介电层23上的控制栅24。具体地，所述堆叠结构的形成方法包括：如图2所示，在半导体衬底10上形成第一遂穿氧化材料层31、位于第一遂穿氧化材料层31上的浮栅材料层32、位于浮栅材料层32上的栅间介电材料层33、位于栅间介电材料层33上的控制栅材料层34；结合图2至图3所示，在控制栅材料层34上形成图形化掩膜层35，以图形化掩膜层35为掩模对控制栅材料层34、栅间介电材料层33、浮栅材料层32、第一遂穿氧化材料层31进行刻蚀，以形成所述堆叠结构，所述刻蚀方法可以为干法刻蚀，也可以为湿法刻蚀。

第一遂穿氧化材料层31的材料为氧化硅，浮栅材料层32和控制栅材料层34的材料为多晶硅，栅间介电材料层33为ONO层，即为氧化硅层-氮化硅层-氧化硅层的叠层结构，图形化掩膜层35为图形化光刻胶层。在其他实施例中，第一遂穿氧化材料层31和栅间介电材料层33也可以由其它介电材料构成，如ONO层；浮栅材料层32和控制栅材料层34也可以由其它导电材料制成，图形化掩膜层35也可以为硬掩模。

接着，如图4所示，进行热氧化，以在所述堆叠结构的两侧和顶部形成氧化层30，并将浮栅22在沟道方向A上的两个靠近第一遂穿氧化层21的端部氧化，以形成位于第一遂穿氧化层21上的第二遂穿氧化层25，第一遂穿氧化层21与第二遂穿氧化层25构成遂穿氧化层26，图中为了表明遂穿氧化层26中的第一遂穿氧化层21与第二遂穿氧化层25是在不同步骤中形成，故在两者之间用虚线分隔开。

所述热氧化工艺是将半导体衬底10暴露在含氧的加热环境中，暴露在该环境下的控制栅24的侧壁和顶部被氧化，暴露在该环境下的浮栅22的侧壁也被氧化，从而在所述堆叠结构的两侧和顶部形成氧化层30。利用所述热氧化工艺形成氧化层30的过程中，在鸟嘴效应(bird beak)的影响下，工艺环境中的氧会向浮栅22横向(与沟道方向A平行)扩散，并在垂直于浮栅22和第一遂穿氧化层21的接触面的方向上扩散，使得浮栅22在沟道方向A上的两个靠近第一遂穿氧化层21的端部被氧化以形成第二遂穿氧化硅层25。在本实施例中，氧化层30和第二遂穿氧化硅层25的材料均为氧化硅，即遂穿氧化层26的所述端部在垂直于半导体衬底10方向上突出于所述其余区域的部分为氧化硅。

具体地，所述热氧化为快速高温氧化(Rapid Thermal Oxide)或炉管生长。由于第二遂穿氧化硅层25与氧化层30在同一工艺步骤中形成，故氧化层30的厚度会直接影响第二遂穿氧化层25的厚度，而根据前面分析可知，第二遂穿氧化层25的厚度会直接影响闪存的数据保持能力，若第二遂穿氧化层25太薄，则闪存的数据保持能力改善不大，但若第二遂穿氧化层25太厚，则会影响闪存的编程能力。因此，为了保证闪存在数据保持能力与编程能力能取得良好的平衡，对第二遂穿氧化层25的厚度有严格要求。经大量研究发现，当利用热生长工艺形成的氧化层30厚度为至(包括端点)时，对应的第二遂穿氧化硅层25厚度能保证闪存在数据保持能力与编程能力能取得良好的平衡。

根据前面分析可知，遂穿氧化层26在沟道方向A上的两个端部的厚度h1与其余区域的厚度h2之比不仅会影响闪存的数据保持能力和编程能力，还会影响闪存的擦除能力：若两者之比过大，虽然能使闪存的数据保持能力能有明显的改善，但会造成闪存的编程能力和擦除能力下降；若两者之比过小，则会造成闪存的数据保持能力没有明显的改善。经大量研究发现，当遂穿氧化层26在沟道方向A上的两个端部的厚度h1比其余区域的厚度h2大1％至15％时，能保证闪存闪存在数据保持能力、编程能力与擦除能力能取得良好的平衡。

结合图4至图5所示，然后，去除所述堆叠结构两侧和顶部的氧化层30。在本实施例中，氧化层30的去除方法为湿法刻蚀，该湿法刻蚀所采用的刻蚀剂为氢氟酸的水溶液。

需说明的是，在本发明的技术方案中，氧化层30和第一遂穿氧化层21的材料不应局限于氧化硅，其可以为任意浮栅22被氧化而成的材料，如氮氧化硅。另外，在半导体衬底10上形成堆栈式栅极结构20的方法也并不应局限于所给实施例。

如图6所示，在堆栈式栅极结构20两侧的半导体衬底10内形成源极27和漏极28。

在本实施例中，源极27和漏极28的形成方法包括：以堆栈式栅极结构20为掩模进行离子注入，以在堆栈式栅极结构20两侧的半导体衬底10内形成掺杂区；进行离子注入之后，进行退火处理。

形成源极27和漏极28之后，可以在堆栈式栅极结构20的两侧形成侧墙29。侧墙29的形成方法包括：在半导体衬底10和堆栈式栅极结构20上形成侧墙材料层；对所述侧墙材料层进行刻蚀，以去除半导体衬底10表面、以及堆栈式栅极结构20顶部的侧墙材料层，残留在堆栈式栅极结构20两侧的侧墙材料层构成侧墙29。在具体实施例中，侧墙29的材料为ONO层(即氧化硅-氮化硅-氧化硅)。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种闪存的制造方法，其特征在于，包括：

提供半导体衬底；

2.如权利要求1所述的闪存的制造方法，其特征在于，所述遂穿氧化层在沟道方向上的两个端部的厚度比其余区域的厚度大1％至15％。

3.如权利要求1所述的闪存的制造方法，其特征在于，在所述半导体衬底上形成堆栈式栅极结构包括：

去除所述堆叠结构两侧和顶部的氧化层。

4.如权利要求3所述的闪存的制造方法，其特征在于，所述第二遂穿氧化层的材料为氧化硅。

5.如权利要求3所述的闪存的制造方法，其特征在于，所述热氧化为快速高温氧化。

6.如权利要求5所述的闪存的制造方法，其特征在于，所述氧化层的厚度为至

7.如权利要求3所述的闪存的制造方法，其特征在于，去除所述堆叠结构两侧和顶部的氧化层的方法为湿法刻蚀。

8.如权利要求7所述的闪存的制造方法，其特征在于，所述氧化层为氧化硅，所述湿法刻蚀所采用的刻蚀剂为氢氟酸的水溶液。

9.如权利要求3所述的闪存的制造方法，其特征在于，所述堆叠结构的形成方法包括：

10.如权利要求1所述的闪存的制造方法，其特征在于，所述控制栅、浮栅的材料为多晶硅。

11.如权利要求1所述的闪存的制造方法，其特征在于，所述栅间介电层为ONO层。

12.一种闪存，其特征在于，包括：

半导体衬底；

13.如权利要求12所述的闪存，其特征在于，所述遂穿氧化层在沟道方向上的两个端部的厚度比其余区域的厚度大1％至15％。

14.如权利要求12所述的闪存，其特征在于，所述遂穿氧化层的所述端部在垂直于半导体衬底方向上突出于所述其余区域的部分为氧化硅。

15.如权利要求12所述的闪存，其特征在于，所述控制栅、浮栅的材料为多晶硅。

16.如权利要求12所述的闪存，其特征在于，所述栅间介电层为ONO层。