CN106356329A - 铜互连的电介质覆盖层的形成方法 - Google Patents

铜互连的电介质覆盖层的形成方法 Download PDF

Info

Publication number
CN106356329A
CN106356329A CN201510418313.3A CN201510418313A CN106356329A CN 106356329 A CN106356329 A CN 106356329A CN 201510418313 A CN201510418313 A CN 201510418313A CN 106356329 A CN106356329 A CN 106356329A
Authority
CN
China
Prior art keywords
layer
copper
dielectric
low
interconnection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510418313.3A
Other languages
English (en)
Other versions
CN106356329B (zh
Inventor
邓浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510418313.3A priority Critical patent/CN106356329B/zh
Publication of CN106356329A publication Critical patent/CN106356329A/zh
Application granted granted Critical
Publication of CN106356329B publication Critical patent/CN106356329B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种铜互连的电介质覆盖层的形成方法，包括:提供半导体衬底；在半导体衬底上形成低K介电层和位于低K介电层中的铜互连结构；刻蚀低K介电层，以使得低K介电层的顶面高度低于铜互连结构的顶面高度；在低K介电层及铜互连结构表面淀积无定形Si层；引入第一气体源处理无定形Si层，以形成富硅SiN层；进行退火处理，以在铜互连结构表面形成CuSiN层；引入第二气体源处理低K介电层及铜互连结构表面，以使得无定形Si层完全转化为SiN层并且在铜互连结构表面充分形成CuSiN层；在SiN层上淀积形成电介质覆盖层。本发明能够保证器件的可靠性，提高铜互连的电迁移特性,避免对铜互连的电磁特性产生影响，还解决了因尖角覆盖的界面不平整对电磁特性产生不良影响的问题。

Description

铜互连的电介质覆盖层的形成方法
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种铜互连的电介质覆盖层的形成方法。
背景技术
随着集成电路的发展，特征尺寸不断减小，金属导线通入的电流密度急剧上升；同时，芯片集成度的提高导致单位面积功耗增大，因此，金属连线的可靠性一直是IC设计和制造所关心的重要问题。金属导线中，沿电场反方向运动的电子与金属离子进行动量交换，导致金属离子产生由扩散主导的质量运输，这种现象被称为电迁移。在半导体器件的互连结构中电迁移是重要的金属失效机理。电迁移引起的失效有两种，分别是互连线短路和断路。随着Cu离子的电迁移，在阴极附近会发生原子损耗，局部张力逐渐增大，达到临界值以后，就会形成空洞，从而导致电阻的增大，最终导致互连线开路。而在阳极原子积聚区，局部压力不断增大，使得在该区域可能有金属凸出，如果凸出的金属和与它邻近的金属互连接触，就会导致互连线短路。
电迁移可以有多条扩散路径，如表面、界面、晶界扩散、晶格扩散。近年来的研究表明，电迁移主要是由Cu介质覆盖层界面和Cu阻挡层界面处的扩散引起的，而Cu介质覆盖层界面为电迁移最主要的扩散路径，因此，Cu介质覆盖层界面对于控制相应电性质和可靠性性能是至关重要的，可以通过改善界面性能来抑制Cu介质覆盖层界面处的扩散现象，改善电迁移特性。各种界面处理技术作为能够改善Cu介质覆盖层界面的方法被广泛的应用与研究。
此外，由于传统工艺中在铜/阻挡层之间的拐角处形成了尖角，为了保证器件的可靠性，通常需要电介质覆盖层形成对尖角的覆盖。不平滑的界面将对铜互连的电磁特性产生较大的影响。
因此，本发明提出了一种能够改善Cu介质覆盖层界面特性的界面处理方法，以解决现有技术的不足。
发明内容
针对现有技术的不足，本发明提供了一种铜互连的电介质覆盖层的形成方法。包括步骤:
步骤一、提供半导体衬底；
步骤二、在所述半导体衬底上形成低K介电层和位于所述低K介电层中的铜互连结构；
步骤三、刻蚀所述低K介电层，以使得低K介电层的顶面高度低于所述铜互连结构的顶面高度；
步骤四、在所述低K介电层及铜互连结构表面淀积无定形Si层；
步骤五、引入第一气体源处理所述无定形Si层，以形成富硅SiN层；
步骤六、进行退火处理，以在所述铜互连结构表面形成CuSiN层；
步骤七、引入第二气体源处理所述低K介电层及铜互连结构表面，以使得所述无定形Si层完全转化为SiN层并且在所述铜互连结构表面充分形成CuSiN层；
步骤八、在所述SiN层上淀积形成电介质覆盖层。
进一步的，在对所述低K介电层和所述铜互连结构的表面进行清洗以去除CuO时，同时采用氨气和/或氮气处理所述低K介电层和所述铜互连结构的表面。
进一步的，在所述低K介电层及铜互连结构表面淀积所述无定形Si层使用原子层淀积法。
进一步的，在所述低K介电层及铜互连结构表面淀积的无定形Si层的厚度为10A-50A。
进一步的，所述第一气体源为氨气和/或氮气。
进一步的，所述退火处理在300-400℃进行。
进一步的，所述第二气体源为氨气和/或氮气。
进一步的，所述电介质覆盖层的材料为氮化硅或者掺碳的氮化硅。
进一步的，在形成所述低K介电层和所述铜互连结构的步骤之后还包括化学机械抛光的步骤。
进一步的，在所述化学机械抛光步骤之后还包括清洗所述低K介电层和所述铜互连结构表面的步骤。
综上所示，根据本发明的铜互连的电介质覆盖层的形成方法对所述铜互连结构和所述低K介电层的界面进行处理，改善Cu介质层界面特性，以改善电迁移特性，进而提高器件的可靠性和良品率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A-1B示出了现有技术的铜互连工艺完成状态的剖面示意图。
图2A-2F示出了根据本发明实施例之一的、铜互连的电介质覆盖层的形成方法的示意图。
图3示出了根据本发明实施例之一的、铜互连的电介质覆盖层的形成方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。
在铜互连工艺领域中，目前使用最广泛的是IBM公司提出的镶嵌工艺。铜互连应用于制备微处理器、高性能存储器以及数字信号处理器等等。镶嵌工艺主要采用对介电层的腐蚀来代替对金属的腐蚀，以确定连线的线宽和间距。
在制备铜互连的过程中，首先要经过在介电层上的一系列布线刻槽和穿通孔的加工，在布线刻槽和穿通孔加工完毕后，进行铜的淀积过程。由于铜对二氧化硅等介电层的粘附性很弱，并且在二氧化硅中的扩散系数很大，所以，为了能够在介电层的槽和穿通孔中更好地填充铜，需要在槽和穿通孔中铺上一层铜籽晶层。铜籽晶层可以采用溅射法、化学气相沉积法、原子层淀积法等进行生长。铜籽晶层对二氧化硅等材料的粘附性很强，在这之后再对铜进行淀积。
铜淀积工艺的主要目的是在晶片上填充致密、无孔洞、无缝隙和其他缺陷、分布均匀的铜。在对大尺寸、空旷区结构进行填充的同时，也要对介电层的密集区、高纵宽比结构和微通孔进行填充。此外需要注意的是，电镀后的表面应当尽可能平坦。铜电镀工艺可以通过物理气相淀积、化学气相淀积、电离、电镀和化学镀等方式来淀积。
在铜淀积工艺完成后，下一步需要采用抛光技术将沟槽以外的多余的铜除去，仅留下沟槽中的铜，以实现铜互连技术中铜引线的图形化。同时，由于金属铜是一种易于氧化和变形的金属，所以非常适合采用化学机械抛光(CMP)方法来对其进行抛光。然而，表面平整度的问题仍然是化学机械抛光技术中的难点，由于铜具有易腐蚀性，因此在抛光后可能形成凹坑和过腐蚀现象，使得铜引线的可靠性下降。此外，铜在空气中容易氧化，并且不能形成自保护层来阻止其进一步氧化和腐蚀，因此，当CMP工艺完成之后，应当立即在铜的表面生长一层保护层，以防止其在空气中的氧化，目前普遍采用在表面淀积一层氮化硅(Si3N4)或掺碳的氮化硅(Si3N4)的方法作为铜电介质覆盖层。
图1A示出了现有技术的铜互连工艺的完成状态的剖面示意图。其中，首先提供半导体衬底101，典型的，介电层102可以是二氧化硅或其他介电层。由于铜不易粘附在介电层上，并且容易在介电层中扩散，因此在铜布线工艺过程中，在介电层上刻蚀的槽具有阻挡层103。在经过铜淀积工艺后，铜104被填充在槽内。最后，在铜的表面生长一层电介质覆盖层105。需要注意的是，由于工艺的原因，填充的铜104、阻挡层103和保护层105的接触面对铜互连的电磁特性具有关键的影响。
如图1B所示，阻挡层103、填充的铜104的接触面拐角106处为非平整的面，为了提高器件的可靠性，造成保护层105对接触面106处的边角进行过度覆盖，从而将影响其电磁性能。
下面，参照图2A-图2F来描述根据本发明示例性实施例的方法实施铜互连工艺时在铜互连层上形成介电覆盖层的详细步骤。
首先，如图2A所示，其示出了根据现有技术在半导体衬底201上形成第一层铜互连层204之后的器件的示意性剖面图。根据现有技术的一个优选实施例，采用双大马士革工艺形成铜互连层204。
如图2A所示，提供半导体衬底201，所述半导体衬底201可包括任何半导体材料，此半导体材料可包括但不限于：Si、SiC、SiGe、SiGeC、Ge合金、GeAs、InAs、InP，以及其它III-V或II-VI族化合物半导体。半导体衬底201包括各种隔离结构，例如浅沟槽绝缘。半导体衬底201还可以包括有机半导体或者如Si/SiGe、绝缘体上硅(SOI)、或者绝缘体上SiGe(SGOI)的分层半导体。在半导体衬底201上沉积形成刻蚀停止层203，其材料为含碳的氮化硅(NDC)，制备的方法可选用化学气相沉积(CVD)。作为一个实例，在进行化学气相沉积时，功率为200～400W，加热使腔体内的温度至300～400℃，腔体内的压力为2～5Torr，采用的三甲基硅烷(3MS)或者四甲基硅烷(4MS)的气体流量为100～200立方厘米/分钟(sccm)，He的气体流量为350～450立方厘米/分钟(sccm)，NH3气体流量为300～500立方厘米/分钟(sccm)，沉积时间持续3s。然后，在刻蚀停止层203上沉积形成低K介电层202，其介电常数k小于3，通常采用化学气相旋涂工艺(SOG)、甩胶技术或化学气相沉积技术制备，其材料可以为硅玻璃(FSG)、氧化硅(silicon oxide)、含碳材料、孔洞性材料(porous-like material)或相似物。作为一个实例，低K介电层202为孔洞性材料包含有致孔剂，致孔剂可以是任何合适产生孔的材料，致孔剂材料可以是碳氢化合物、含有抗蚀剂的丙烯酸盐(丙烯酸脂)族的聚合物、氟化的聚合物等。可以在熔炉中或者通过其他工艺实施固化，例如紫外线固化、快速热固化、闪光灯固化、激光固化等。
刻蚀低K介电层202以露出半导体衬底201，形成沟槽。在所述沟槽中依次形成有扩散阻挡层和铜金属层，其中扩散阻挡层的制备方法可选用物理气相沉积(PVD)，阻挡层可于介于-40℃～400℃的温度与约介于0.1毫托(mTorr)～100毫托(mTorr)的压力下形成。扩散阻挡层材料为金属或金属化合物层的材质例如钽、氮化钽、钛、氮化钛、氮化锆、氮化钛锆、钨、氮化钨、其合金或其组成物。此外，扩散阻挡层亦可能包括多个膜层。优选在扩散阻挡层上先形成一层钴(Co)增强层(enhancement layer)(未示出)，然后再形成铜籽晶层(未示出)。钴增强层能够提高铜互连的电迁移耐力，同时可以有效地加强在较小几何沟槽/结构中的铜填充能力。在铜籽晶层上使用电化学电镀的方法形成铜金属层，通过对有机物和无机物水浴成分和补给的即时分析可以维持稳定的电镀工艺，其中优选的铜电镀化学添加剂和电流波形可以完成对0.07um～0.1um的间隙填充。接着，采用化学机械研磨(CMP)工艺处理铜金属层，以去除多余的铜金属层，直到露出低K介电层202，使铜金属层204与低K介电层202的顶部齐平则停止化学机械研磨。
采用氨气(NH3)和/或氮气等离子体处理铜金属层204，通入的氨气和/或氮气还原互连结构中的氧化铜，最终去除互连结构中的氧化铜。作为一个实例，采用氨气(NH3)等离子体处理铜金属层，气体的流量为200～300立方厘米/分钟(sccm)，反应室内压力可为5～10毫托(mTorr)，功率为900W～1100W，等离子体处理的时间为5s～10s。
如图2B所示，本发明对低K介质202进行刻蚀，使得低K介质202的顶面高度低于沟槽内所填充的铜204的顶面高度，从而使得所填充的铜204的尖角裸露在低K介质层202之外，这种结构有利于对拐角处的尖角进行覆盖，并使得突出部分的覆盖更加均匀。需要注意的是，对低K介质进行刻蚀的过程需要在对铜互连圆片进行CMP和去除表面氧化物的工序后进行。
进一步的，如图2C所示，在图2B的基础上，本发明对低K介质层202和所填充的铜204的表面淀积无定形硅(a-Si)层205。其中，该无定形Si层205均匀淀积在低K介质层202的表面和所填充的铜204的表面，并形成铜的尖角的覆盖层。该淀积过程优选使用原子层淀积法(ALD)进行。在ALD工艺中，每个生长周期内只淀积单个原子层厚的薄膜，虽然ALD的速度较慢，但能够实现大面积均匀生长和良好的台阶覆盖能力，并且形成薄膜杂质的含量较低。进一步的，该无定形Si层205的厚度优选为10A-50A。
如图2D所示，进一步在图2C的基础上，本发明将对现有圆片进行NH3和/或N2等离子处理，从而使得无定形Si层205转化生成富硅SiN层206。进一步的，如图2E所示，在图2D的基础上，进行退火处理，目的是在铜的表面形成CuSiN层207。优选的，退火处理在300-400℃的温度下进行。进一步的，如图2F所示，在图2E的基础上，将对现有圆片进行NH3和/或N2等离子处理，从而使得无定形Si层205充分转化为SiN，进而充分形成CuSiN。在此基础上，进行常规电介质覆盖层208的淀积过程。其中，常规电介质覆盖层208的材料为掺碳的氮化硅或者氮化硅，优选SiCN材料。形成SiCN的工艺优选等离子体化学气相沉积工艺。作为一个实例，电介质覆盖层具有压应力，厚度范围为100埃～500埃。具有压应力的电介质覆盖层有良好的附着力、抑制铜的扩散并提供较强的机械结构，还具有较高的击穿电压、良好的气密性和钝化铜金属层。
图3示出了根据本发明实施例之一的、铜互连的电介质覆盖层的形成方法的流程图。本发明的主要步骤为：S301，提供半导体衬底，在半导体衬底上形成低K介电层和位于低K介电层中的铜互连结构；S302，对低K介质进行刻蚀，以使得低K介电层的顶面高度低于铜互连结构顶面的高度；S303，在所述低K介电层及铜互连结构表面淀积无定形Si层；S304，引入第一气体源处理所述无定形Si层，以形成富硅SiN层；S305，进行退火处理，用于在铜互连结构的表面形成CuSiN；S306，引入第二气体源处理所述低K介电层及铜互连结构表面，以使得所述无定形Si层充分转化为所述SiN层并且在所述铜互连结构表面充分形成CuSiN层；S307，在所述SiN层上淀积形成常规电介质覆盖层。
本发明能够较好地处理尖角问题，使得铜填充层、阻挡层和电介质覆盖层之间的界面平整，不仅能够保证器件的可靠性，还可以避免对铜互连的电磁特性产生影响。较好地解决了现有技术中因尖角覆盖的界面不平整对电磁特性产生不良影响的问题。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种铜互连的电介质覆盖层的形成方法，包括:
步骤一、提供半导体衬底；
步骤二、在所述半导体衬底上形成低K介电层和位于所述低K介电层中的铜互连结构；
步骤三、刻蚀所述低K介电层，以使得低K介电层的顶面高度低于所述铜互连结构的顶面高度；
步骤四、在所述低K介电层及铜互连结构表面淀积无定形Si层；
步骤五、引入第一气体源处理所述无定形Si层，以形成富硅SiN层；
步骤六、进行退火处理，以在所述铜互连结构表面形成CuSiN层；
步骤七、引入第二气体源处理所述低K介电层及铜互连结构表面，以使得所述无定形Si层完全转化为SiN层并且在所述铜互连结构表面充分形成CuSiN层；
步骤八、在所述SiN层上淀积形成电介质覆盖层。
2.如权利要求1所述的方法，其特征在于，在对所述低K介电层和所述铜互连结构的表面进行清洗以去除CuO时，同时采用氨气和/或氮气处理所述低K介电层和所述铜互连结构的表面。
3.如权利要求1所述的方法，其特征在于，在所述低K介电层及铜互连结构表面淀积所述无定形Si层使用原子层淀积法。
4.如权利要求3所述的方法，其特征在于，在所述低K介电层及铜互连结构表面淀积的无定形Si层的厚度为10A-50A。
5.如权利要求1所述的方法，其特征在于，所述第一气体源为氨气和/或氮气。
6.如权利要求1所述的方法，其特征在于，所述退火处理在300-400℃进行。
7.如权利要求1所述的方法，其特征在于，所述第二气体源为氨气和/或氮气。
8.如权利要求1所述的方法，其特征在于，所述电介质覆盖层的材料为氮化硅或者掺碳的氮化硅。
9.如权利要求1所述的方法，其特征在于，在形成所述低K介电层和所述铜互连结构的步骤之后还包括化学机械抛光的步骤。
10.如权利要求9所述的方法，其特征在于，在所述化学机械抛光步骤之后还包括清洗所述低K介电层和所述铜互连结构表面的步骤。
CN201510418313.3A 2015-07-16 2015-07-16 铜互连的电介质覆盖层的形成方法 Active CN106356329B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510418313.3A CN106356329B (zh) 2015-07-16 2015-07-16 铜互连的电介质覆盖层的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510418313.3A CN106356329B (zh) 2015-07-16 2015-07-16 铜互连的电介质覆盖层的形成方法

Publications (2)

Publication Number Publication Date
CN106356329A true CN106356329A (zh) 2017-01-25
CN106356329B CN106356329B (zh) 2019-05-21

Family

ID=57843148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510418313.3A Active CN106356329B (zh) 2015-07-16 2015-07-16 铜互连的电介质覆盖层的形成方法

Country Status (1)

Country Link
CN (1) CN106356329B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1959953A (zh) * 2005-11-01 2007-05-09 尔必达存储器株式会社 制造半导体器件的方法
US20100093168A1 (en) * 2008-10-10 2010-04-15 Mehul Naik Air gap interconnects using carbon-based films
CN102082119B (zh) * 2010-11-16 2013-04-10 复旦大学 一种选择性淀积钨接触孔或通孔的方法
CN104183537A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1959953A (zh) * 2005-11-01 2007-05-09 尔必达存储器株式会社 制造半导体器件的方法
US20100093168A1 (en) * 2008-10-10 2010-04-15 Mehul Naik Air gap interconnects using carbon-based films
CN102082119B (zh) * 2010-11-16 2013-04-10 复旦大学 一种选择性淀积钨接触孔或通孔的方法
CN104183537A (zh) * 2013-05-21 2014-12-03 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法

Also Published As

Publication number Publication date
CN106356329B (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
TWI248163B (en) Method for forming a dielectric barrier in an integrated circuit structure, interconnect structure and semiconductor device and methods for making the same
US7224068B2 (en) Stable metal structure with tungsten plug
US9177858B1 (en) Methods for fabricating integrated circuits including barrier layers for interconnect structures
TW201430958A (zh) 於銅基導體結構上形成石墨襯墊及／或蓋罩層之方法
CN105097657B (zh) 半导体结构的形成方法
CN105140172B (zh) 互连结构及其形成方法
JP2007318141A (ja) 貴金属ライナとこれに隣接する誘電材料間の付着性を向上させた相互接続構造およびその製造方法（金属／誘電体界面のための付着性向上）
US9761528B2 (en) Interconnection structure
US9620479B1 (en) 3D bonded semiconductor structure with an embedded resistor
WO2007091574A1 (ja) 多層配線構造および多層配線の製造方法
US8669176B1 (en) BEOL integration scheme for copper CMP to prevent dendrite formation
CN103474416B (zh) 互连结构及其形成方法
CN1941355A (zh) 集成电路元件及其形成方法
CN103094184B (zh) 一种铜互连结构的制造方法
CN103943556A (zh) 一种用于半导体铜互连工艺的电镀铜膜的处理方法
CN102760685A (zh) 铜互连线的刻蚀后处理方法
JP2005038999A (ja) 半導体装置の製造方法
CN104835778B (zh) 一种半导体器件的制作方法
CN104835777B (zh) 一种半导体器件及其制作方法
CN106356329A (zh) 铜互连的电介质覆盖层的形成方法
US9613906B2 (en) Integrated circuits including modified liners and methods for fabricating the same
CN104183537B (zh) 一种制作半导体器件的方法
CN104299939B (zh) 互连结构的形成方法
US20060035457A1 (en) Interconnection capacitance reduction
JP2005203568A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant