CN106340541A - 用于填充沟槽的方法和半导体器件 - Google Patents

用于填充沟槽的方法和半导体器件 Download PDF

Info

Publication number
CN106340541A
CN106340541A CN201610534209.5A CN201610534209A CN106340541A CN 106340541 A CN106340541 A CN 106340541A CN 201610534209 A CN201610534209 A CN 201610534209A CN 106340541 A CN106340541 A CN 106340541A
Authority
CN
China
Prior art keywords
groove
packing material
semiconductor
filling
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610534209.5A
Other languages
English (en)
Inventor
M.巴特尔斯
M.莱姆克
S.特根
R.魏斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Dresden GmbH and Co KG
Original Assignee
Infineon Technologies Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Dresden GmbH and Co KG filed Critical Infineon Technologies Dresden GmbH and Co KG
Publication of CN106340541A publication Critical patent/CN106340541A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及用于填充沟槽的方法和半导体器件。公开了一种方法，包括：在两个半导体鳍之间的半导体主体中形成第一沟槽；用第一填充材料填充第一沟槽；通过形成第二沟槽部分地去除第一填充材料，使得第二沟槽具有比第一沟槽低的深宽比；以及用第二填充材料填充第二沟槽，从而形成第一填充材料上的连续材料层。

Description

用于填充沟槽的方法和半导体器件
技术领域
本发明的实施例涉及用于填充沟槽特别是在功率晶体管中具有高深宽比的沟槽的方法。
背景技术
功率晶体管特别是功率场效应晶体管（FET）（诸如，功率MOSFET（金属氧化物场效应晶体管）或功率IGBT（绝缘栅双极晶体管））被广泛地用作驱动应用诸如马达驱动应用或功率转换应用中的电子开关，诸如AC/DC转换器、DC/AC转换器或DC/DC转换器。
功率晶体管能够阻断高的电压，并且其具有低的比导通电阻（与功率晶体管的半导体面积（芯片大小）相乘的导通电阻）。在特定类型的功率晶体管中，但也在其他应用中，存在用填充材料诸如电介质填充具有高深宽比的沟槽的需要。填充那些沟槽可以包括可能具有不合期望的电气效应的接缝和空隙的形成。
因此，存在下述需要：提供用于用填充材料填充半导体主体中的沟槽的方法，从而避免与填充材料中的缺陷诸如接缝或空隙相关联的负面影响。
一个实施例涉及一种方法。该方法包括：在两个半导体鳍之间的半导体主体中形成第一沟槽；用第一填充材料填充第一沟槽；通过形成第二沟槽部分地去除第一填充材料使得第二沟槽具有比第一沟槽更低的深宽比；以及用第二填充材料至少部分地填充第二沟槽从而在第一填充材料上形成连续材料层。
一个实施例涉及一种半导体器件。该半导体器件包括两个半导体鳍之间的半导体主体中的第一沟槽，其中第一沟槽被填充有第一填充材料。半导体器件还包括第二沟槽，该第二沟槽具有比第一沟槽更低的深宽比并且至少部分地被填充有第二填充材料，从而在第一填充材料上形成连续材料层。
参考附图来解释示例。附图用来图示基本原理，使得仅对于理解基本原理所必要的方面被图示。附图不是成比例的。在附图中，相同的参考符号表示相似的特征。
附图说明
图1图示根据一个实施例的功率晶体管的垂直横截面视图；
图2图示在图1中示出的功率晶体管的顶视图；
图3A-3F图示用于在半导体布置中填充沟槽的方法的一个实施例；
图4图示包括在所填充的沟槽中的空隙的半导体主体的垂直横截面视图；
图5A-5D图示用于在所填充的沟槽中产生接缝停止区的方法的一个实施例；以及
图6A-6C图示用于在图5D中示出的结构上面产生接触电极的方法的一个实施例。
在下面的详细描述中，对附图进行参考。附图形成描述的部分并且作为例证示出其中可以实践本发明的特定实施例。要理解的是，在本文中描述的各种实施例的特征可以被彼此组合，除非另外特别指出。
图1和2图示功率晶体管的一个实施例。图1示出其中集成功率晶体管的有源器件区的半导体主体100的部分的垂直横截面视图，并且图2示出半导体主体100的顶视图。参考图1和2，功率晶体管包括至少一个晶体管。特别地，功率晶体管包括多个基本上相同的晶体管单元。“基本上相同的”意味着个体晶体管单元具有相同的器件特征，但可以在它们在半导体主体100中的取向方面不同。特别地，功率晶体管包括至少两个晶体管单元101、102，其在下文中将分别被称为第一和第二晶体管单元。在下文中，当对晶体管单元中的任意一个或多个晶体管单元进行参考时，并且当个体晶体管单元之间的区别不是必要的时，参考符号10将被用于表示多个晶体管单元中的一个或多个。
参考图1，每个晶体管单元10在半导体主体100的半导体鳍中包括漏极区11、漂移区12、以及主体区13。另外，源极区14邻接每个晶体管单元10的主体区13。个体晶体管单元10共同具有源极区14。即，源极区14是邻接个体晶体管单元10的主体区13的连续半导体区，其中个体晶体管单元10的主体区13（以及漏极区11和漂移区12）是分离的半导体区。在不同的晶体管中，每个个体晶体管的源极和/或主体区可以在结构上分离但电气连接。
参考图1，每个晶体管单元10还包括与主体区13相邻且通过栅极电介质31与主体区13介电绝缘的栅极电极21。另外，场电极41通过场电极电介质32与漂移区12介电绝缘并且电气连接到源极区14。
参考图1，每个晶体管单元10的栅极电极21、栅极电介质31和场电极电介质32被布置在与对应晶体管单元10的漏极区11、漂移区12和主体区13相邻的第一沟槽中。场电极可以在横向方向上终止功率晶体管。
包括第一晶体管单元101的漏极区11、漂移区12和主体区13的半导体鳍与通过第二沟槽将第二晶体管单元102的漏极区11、漂移区12和主体区13绝缘的半导体鳍分离，该第二沟槽包括电气绝缘或介电绝缘材料33。
第一晶体管单元101和第二晶体管单元102可以是基本上轴对称的，其中对称轴经过具有绝缘材料33的第二沟槽。然而，这只是示例。除了对称布置以外的其他布置也是可能的。
参考图1，个体晶体管10通过使其漏极区11电气连接到漏极节点D，通过使其栅极电极21电气连接通过栅极节点G以及通过使源极区14连接到源极节点S而并联连接。漏极区11和漏极节点D之间的电气连接仅被示意性地图示在图1中。该电气连接可以使用在半导体主体的顶部上实施的常规布线布置来实施。等效地，场电极41和源极节点S之间的电气连接仅被示意性地图示在图1中。栅极电极21和栅极节点G之间的电气连接用点线被图示在图1中。这些栅极电极21被掩埋在第一沟槽中的场电极电介质32下面。参考图1，参考符号101表示个体晶体管单元10的半导体鳍的表面。参考符号102表示场电极41的表面，参考符号103表示场电极电介质32的表面并且参考符号104表示第二沟槽中的绝缘材料33的表面。这些表面101、102、103和104可以基本上在相同的水平面上。漏极区11可以在表面101处被接触，以便将漏极区11连接到漏极节点D，并且场电极41可以在表面102中被接触，以便将场电极41连接到共同的源极节点S。可以如何接触漏极区11和场电极41（并且因此接触源极区14）的一种方式下面在本文中参考附图6A-6C来解释。
参考图1，每个晶体管单元10的半导体鳍具有第一宽度w1。该第一宽度w1对应于在邻接半导体鳍且容纳场电极电介质32的第一沟槽与邻接半导体鳍且容纳绝缘材料33的第二沟槽之间的距离。第一宽度w1可以例如从10 nm（纳米）与100 nm之间的范围来选择。个体晶体管单元10的半导体鳍可以具有基本上相同的第一宽度w1或可以具有相互不同的第一宽度w1。
场电极电介质32的宽度w2例如在30nm与300nm之间。因为参考图1场电极电介质32在栅极电极21和栅极电介质31上面填充沟槽，所以场电极电介质32的宽度w2大于栅极电介质31的厚度。这同样适用于绝缘材料33的宽度w3。
第一宽度w1是半导体主体100的第一水平方向x上的半导体鳍的尺寸。参考图2，图2示出半导体主体100的顶视图，具有漏极区11、漂移区12和主体区13的半导体鳍（而图2仅示出漏极区11）具有与第一水平方向x垂直的方向上的长度。在图2中，点线示出场电极电介质32下面的第一沟槽中的栅极电极的位置。半导体鳍的长度比第一宽度w1长得多。长度与宽度w1之间的比率可以例如是至少2:1、至少100:1、至少1000:1或至少10000:1。这同样分别适用于场电极电介质32的长度与对应宽度w2之间的比率。
还参考图1，场电极电介质32和绝缘材料33的深度d1分别比宽度w2和宽度w3大得多。深度d1与宽度w2或宽度w3之间的比率可以例如是至少10:1、至少20:1或至少100:1。
在图1-2中示出的功率晶体管是FET（场效应晶体管）并且更具体地是MOSFET（金属氧化物场效应晶体管）或IGBT（绝缘栅双极晶体管）。应当指出的是，如本文中使用的术语MOSFET表示具有绝缘栅极电极的任何类型的场效应晶体管（经常被称为IGFET），和栅极电极是否包括金属或另一类型的电气传导材料无关以及和栅极电介质是否包括氧化物或另一类型的介电绝缘材料无关。个体晶体管单元10的漏极区11、漂移区12、主体区13和源极区14可以包括常规单晶半导体材料，诸如例如，硅（Si）、锗（Ge）、碳化硅（SiC）、氮化镓（GaN）、砷化镓（GaAs）等等。栅极电极21可以包括金属、TiN、碳或高掺杂多晶半导体材料，诸如多晶硅或非晶硅。栅极电介质31可以包括氧化物，诸如例如，二氧化硅（SiO2）、氮化物诸如例如氮化硅（Si3N4）、氮氧化物等等。如同栅极电极21，场电极41可以包括金属、TiN、碳或高掺杂多晶半导体材料。如同栅极电介质31，场电极电介质32可以包括氧化物或氮化物或氮氧化物。这同样适用于绝缘材料33。
功率晶体管可以被实施为n型晶体管或p型晶体管。在第一种情况下，每个晶体管单元10的源极区14和漂移区12是n掺杂的。在第二种情况下，每个晶体管单元10的源极区14和漂移区12是p掺杂的。另外，晶体管可以被实施为增强型（常断开）晶体管或耗尽型（常导通）晶体管。在第一种情况下，主体区13具有与源极区14和漂移区12的掺杂类型互补的掺杂类型。在第二种情况下，主体区13具有对应于源极区14和漂移区12的掺杂类型的掺杂类型。另外，晶体管可以被实施为MOSFET或IGBT。在MOSFET中，漏极区11具有与源极区相同的掺杂类型。IGBT（绝缘栅双极晶体管）与MOSFET的不同之处在于漏极区11（其也被称为IGBT中的集电极区）具有与源极和漂移区14、12的掺杂类型互补的掺杂类型。
参考图1，源极区14是掩埋的半导体区（半导体层），其远离个体半导体鳍的表面101。如在图1中用虚线图示的，源极区14可以邻接载体50，其可以提供功率晶体管的机械稳定性。载体50可以是半导体衬底。该半导体衬底可以具有与源极区14的掺杂类型互补的掺杂类型。载体50也可以例如包括半导体衬底和衬底上的绝缘层，其中源极区14邻接载体50的绝缘层。
在图1中示出的功率晶体管中，场电极41被用于将掩埋的源极区14电气连接到源极节点S。每个晶体管单元10的栅极电极21被布置在第一沟槽中、与主体区13相邻，并且通过栅极电介质31与主体区13介电绝缘。参考图1，一个晶体管单元的栅极电极21可以不仅被布置在第一沟槽中，而且在绝缘材料33下面的第二沟槽中、与主体区13相邻，并且通过栅极电介质31与主体区13介电绝缘。如同第一沟槽中的栅极电极21，第二沟槽中的栅极电极21可以连接到栅极节点G。
在图1示出的晶体管中，沟槽的深度d1可以比它们的宽度w2、w3大得多，使得这些沟槽具有高的深宽比，其分别是深度d1与宽度w2和w3之间的比率。参考上文，深宽比高于10:1或甚至高于100:1。当用填充材料诸如电介质填充具有高的深宽比的沟槽时，缺陷诸如空隙或接缝可以出现。例如，这样的缺陷可以导致从表面101到栅极电极21的电气传导路径，或者可以起着类似场电极的作用。这是非常不合期望的。
图3A-3F示出用于填充具有高的深宽比的沟槽的方法的一个实施例，而该方法避免了上文概述的问题。在下文中，在具有形成如在图1和2中示出的晶体管器件的上下文中解释该方法。然而，该方法不受限于被用在该特定上下文中，而是可以被用在其中期望填充具有高的深宽比的沟槽的任何地方。
图3A-3F示出在方法的处理步骤期间/之后的半导体主体。图3A示出方法开始时的半导体主体100的顶视图，并且图3B示出开始时的半导体主体100的垂直横截面视图。参考图3B，半导体主体100可以包括两个半导体层、第一半导体层110以及第二半导体层120，所述第一半导体层110在完成的功率晶体管中形成晶体管单元的漏极区，在所述第二半导体层120中形成个体晶体管单元的漂移区12、主体区13和源极区14。可选地，第二半导体层120邻接载体50。载体50可以包括电气绝缘材料诸如陶瓷。例如，载体50也可以是半导体衬底。半导体衬底可以具有与第二半导体层120相同的掺杂类型或者与第二半导体层120的掺杂类型互补的掺杂类型。当载体是半导体衬底时，第一和第二层110、120可以是在衬底50上生长的外延层的部分。第二层120的掺杂浓度可以对应于在生长过程期间形成的外延层的基本掺杂浓度。第一层110例如是通过注入和扩散过程中的至少一个形成的掺杂层。在另一示例中，第一和第二层110、120可以通过注入和扩散过程中的至少一个形成在半导体衬底中。
图3C示出半导体主体100的顶视图，并且图3D示出在其中至少一个沟槽210形成在半导体主体100的第一表面101中的过程步骤之后的半导体主体100的垂直横截面视图。在图3C和3D中示出的实施例中，形成多个沟槽。这些沟槽201通过第一层110延伸到第二层120中，并且可以使用常规刻蚀过程诸如例如各向异性刻蚀过程来形成。根据一个实施例（未在图3C中示出），方法包括刻蚀与在图3C中示出的沟槽垂直的至少一个另外的沟槽以便获得如在图2中示出的结构。
参考图3E，方法还包括在第二半导体层120中形成源极区14。形成源极区14可以包括将掺杂剂原子注入到沟槽201的底部中，以及使所注入的掺杂剂原子在第二半导体层120中扩散。保护层（未示出）可以覆盖通过刻蚀沟槽形成的半导体鳍的顶表面101，以防止掺杂剂原子注入到半导体鳍中。
在一个示例中，保护层被省略，使得掺杂剂原子被注入到沟槽201的底部中并且到靠近表面101的半导体鳍中。注入到鳍中（在扩散过程之后）的那些掺杂剂原子形成漏极区。在该示例中，源极区14和漏极区11通过相同的过程步骤形成。在该情况下，省略形成第一层110。
根据另一示例（未示出），源极区14在形成沟槽201（即，在图3B中示出的半导体主体100中）之前通过经由第一表面101注入掺杂剂原子到半导体主体100中形成。根据又另一示例，源极区14在外延过程中作为第二层120的部分形成。
参考图3F，进一步的方法步骤包括至少在将第一沟槽形成在完成的功率晶体管中的那些沟槽中形成栅极电极21和栅极电介质31。在图3F中示出的示例中，栅极电极21和栅极电介质31形成在沟槽201中的一些中，即在将第一沟槽形成在完成的功率晶体管中的那些沟槽中。形成栅极电极21和栅极电介质31可以包括在底部上和至少在各个沟槽201的下侧壁区段上形成栅极电介质31。各个沟槽201的“下侧壁区段”是与完成的功率晶体管中的主体区13相邻的各个沟槽的那些区段。形成栅极电介质31可以包括氧化过程。形成栅极电极21可以包括在与完成的功率晶体管中的主体区13相邻的那些区中用电极材料填充沟槽201。这可以包括用电极材料完全填充沟槽201，以及使电极材料向下凹进至与主体区13相邻。在栅极电极21上面，沟槽201被填充有介电绝缘材料。该介电绝缘材料可选地与栅极电介质31的部分一起在完成的功率晶体管的第一沟槽中形成场电极电介质32以及在完成的功率晶体管的第二沟槽中形成绝缘材料33。
例如，在栅极电极21上面填充沟槽201包括共形沉积过程，诸如化学气相沉积（CVD）过程、低压化学气相沉积（LPCVD）过程或高温氧化（HTO）过程。在这样的过程期间，将填充材料层沉积在栅极电极21和沟槽201的侧壁上。该材料层生长在栅极电极21上以及在每个沟槽201的两侧上，直到沟槽201被完全填充为止。当具有高的深宽比的沟槽在沉积过程中被完全填充时，三个不同情境可以出现。（1）所沉积的材料在不留下接缝或空隙的情况下填充沟槽。（2）如在图3F中示出的，接缝321从其中侧壁层在沉积期间合并的点中产生。（3）参考图4，如果在下部沟槽区段已经被完全填充之前沟槽开口在沉淀过程中被封闭，则生成空隙322。接缝321和空隙322是不合期望的，因为它们可以提供作为靠近表面101的区段的上部沟槽区段与下部沟槽区段中的栅极电极21之间的传导路径或变弱的隔离。正好在填充沟槽之后，接缝或空隙可以与下部沟槽区段中的栅极电极21间隔开。然而，在半导体主体的随后处理诸如进一步刻蚀过程期间，接缝或空隙可以延伸得更深。而且，该延伸的接缝或空隙可以被无意地填充有电气传导材料，诸如掺杂的多晶硅、钛氮化钛（titanium titanium-nitride）、钨等等，从而在所填充的沟槽中形成电气传导路径。该传导材料可以被用在形成半导体主体100的表面101上面的互连（布线布置）的过程序列中。然而，在本文中不进一步详细解释那些序列。
图5A-5D图示有助于防止上部沟槽区段与栅极电极21之间的那些电气连接（短路）的方法的一个实施例。图5A-5D示出在各个过程步骤期间/之后的半导体主体100的垂直横截面视图。在图5A-5D中示出的方法基于通过参考图3A-3F和4解释的过程序列获得的结构，即可以包括接缝和/或空隙的结构。出于解释的目的，图5A示出包括接缝321和空隙322的结构。
参考图5B，方法包括从上部沟槽区段去除填充材料32、33（场电极电介质和绝缘层）。这可以包括相对于半导体主体100的材料选择性地刻蚀填充材料32、33的刻蚀过程。该过程导致具有宽度w4和深度d2的第二沟槽202。第二沟槽202可以与第一沟槽201对齐，使得宽度w4可以基本上对应于相应第一沟槽的宽度w2、w3。深度d2小于第一沟槽201的深度d1，使得第二沟槽202不向下延伸到栅极电极21。根据一个实施例，第二沟槽202的第二深度d2与宽度w4之间深宽比是至多1:1、至多2:1、至多4:1或至多6:1。
根据一个实施例，刻蚀第二沟槽202包括沿着第二沟槽的侧壁完全去除填充材料32、33。根据另一实施例，形成第二沟槽202包括形成具有锥形侧壁的第二沟槽202，使得填充材料23、33的部分保持沿着第二沟槽202的侧壁。具有锥形侧壁的第二沟槽202用点线被示出在图5B的右区段中。
参考图5C，第二沟槽被至少部分地填充。这可以包括在半导体主体100的第一表面101上和在第二沟槽202中沉积另一材料层130。该材料层130的材料类型可以对应于形成保持在下部沟槽区段中的绝缘层33和场电极电介质32的材料。依靠第二沟槽202的低的深宽比（相对于第一沟槽201的深宽比），第二沟槽202在不形成接缝（无缝）或空隙的情况下被填充，或者被填充成使得在第二沟槽的底部上形成材料层60。该材料层60覆盖可以在参考图3A-3F和4解释的过程中已经形成的接缝321或空隙322。因此，即使进一步接缝323或空隙（未示出）形成在第二沟槽202中的材料层130中，可以被称为接缝停止层（或空隙停止层）的材料层60防止下部沟槽区段中的接缝321（或空隙322）与上部沟槽区段中的接缝322（空隙）连接。该接缝停止层60防止上文解释的短路或其他不合期望的效应。
根据一个实施例，至少部分地填充第二沟槽202包括非共形沉积过程，诸如例如，高密度等离子体（HDP）过程。非共形过程主要形成沟槽的底部上的材料层。在图5A-5D中示出的类型的方法中，采用非共形沉积过程离子填充第二沟槽202提供在第二沟槽202的底部处覆盖接缝或空隙。填充第二沟槽202可以包括用相同的材料诸如例如电气绝缘材料完全填充第二沟槽。根据另一实施例，第二沟槽202的底部和侧壁被装衬有电气绝缘材料，并且在装衬底部和侧壁之后剩下的剩余沟槽被填充有另一材料，诸如例如多晶硅。
参考上文，填充第二沟槽202可以包括其中将材料层130沉积在第二沟槽202中和在半导体主体100的表面101上的沉积过程。在该情况下，可以从表面101上面去除材料层。这可以包括刻蚀过程和抛光过程中的一个。根据一个实施例，抛光过程是CMP（化学机械抛光）过程。图5D示出在从表面101上面对材料层130的这样的去除之后的结构。在该结构中，不存在自始至终从沟槽的顶部延伸到底部的连续接缝或空隙，而那些沟槽可以是包括栅极电极21的沟槽或没有这样的栅极电极的沟槽。如果任何接缝321、323或空隙322已被形成，则接缝停止区60将下部沟槽区段中的第一接缝321或空隙322与上部沟槽区段中的第二接缝或空隙隔离。相对于表面101的接缝停止区的位置取决于第二沟槽202有多深。
图6A-6C示出用于基于在图5D中示出的半导体布置形成如在图1中示出的晶体管器件的进一步方法步骤。参考图6A，该方法包括在完成的器件的每个晶体管单元中刻蚀包括栅极电极21和场电极电介质32的沟槽与包括绝缘层33的沟槽之间的沟槽203（而相同类型的材料可以被用于场电极电介质32和绝缘层33）。这些沟槽向下延伸到源极区14。形成这些沟槽可以包括刻蚀过程，其相对于场电极电介质32和绝缘层33刻蚀半导体主体100的半导体材料。刻蚀掩模可以覆盖不要被去除的第一半导体层110和第二半导体层120的那些区。第一半导体层110和第二半导体层120的这些剩下区段在每个晶体管单元中形成源极区11和漂移区12。
参考图6B，沟槽203被填充有电极材料，以便形成组合的源极和场电极41。电极材料的示例包括金属、硅化物、高掺杂多晶硅等等。填充沟槽203可以包括将电极材料沉积在沟槽中和在结构的表面上，并且然后平面化所得到的结构以便从源极区11上面去除电极层。
参考图6C，该方法还包括在每个晶体管单元中形成电气连接到组合的源极和场电极41的源极接触电极42和电气连接到漏极区11的漏极电极43中的至少一个。形成这些电极42、43可以包括：在布置上面形成绝缘层50；在绝缘层50中形成源极电极41上面的第一接触孔51和漏极区11上面的第二接触孔52；以及形成第一接触孔51中的源极接触电极42和第二接触孔52中的漏极电极43。源极接触电极42和漏极电极43可以被形成以与场电极电介质32和绝缘层33重叠（如在图6C中示出的那样）。依靠接缝停止区60，可以防止这些电极42、43中的一个与栅极电极21之间的短路。
本发明的实施例已经借助于功率晶体管被公开。然而，所描述的方法可以不仅被用于填充功率晶体管中的沟槽。其还可以被用于填充任何其他半导体器件中的沟槽。
要理解的是，本文中描述的各种实施例的特征可以彼此组合，除非另外明确指出。

Claims (22)

1.一种方法，包括：
在两个半导体鳍之间的半导体主体中形成第一沟槽；
用第一填充材料填充第一沟槽；
通过形成第二沟槽部分地去除第一填充材料，使得第二沟槽具有比第一沟槽低的深宽比；以及
用第二填充材料至少部分地填充第二沟槽，从而形成第一填充材料上的连续材料层。
2.权利要求1的方法，其中第一填充材料和第二填充材料中的每个是电介质。
3.权利要求1或2的方法，其中第一填充材料和第二填充材料具有相同的材料类型。
4.权利要求1-3中的一项的方法，其中第二沟槽与第一沟槽对齐。
5.权利要求4中的一项的方法，其中第一沟槽的深宽比选自由下述构成的组：
至少10:1；
至少20:1；
至少100:1。
6.权利要求4或5中的一项的方法，其中第二沟槽的深宽比选自由下述构成的组：
至多6:1；
至多4:1；
至多2:1；以及
至多1:1。
7.权利要求1-6中的一项的方法，其中填充第一沟槽包括沉积过程。
8.权利要求1-7中的一项的方法，其中填充第二沟槽包括沉积过程。
9.权利要求1-8中的一项的方法，还包括：
在用第一填充材料填充沟槽之前在第一沟槽中形成栅极电极。
10.权利要求1-9中的一项的方法，其中填充第一沟槽包括完全填充第一沟槽。
11.权利要求1-10中的一项的方法，其中填充第一沟槽包括使用共形沉积过程。
12.权利要求1-11中的一项的方法，其中至少部分地填充第二沟槽包括完全填充第二沟槽。
13.权利要求1-11中的一项的方法，其中至少部分地填充第二沟槽包括部分地填充第二沟槽，使得第二沟槽的至少底部被覆盖有第二填充材料。
14.权利要求1-13中的一项的方法，其中至少部分地填充第二沟槽包括使用非共形沉积过程。
15.权利要求1-14中的一项的方法，还包括：
在用第一填充材料填充第一沟槽之前在第一沟槽中形成栅极电介质和栅极电极。
16.权利要求15的方法，还包括：
在半导体主体中形成邻接栅极电介质的主体区。
17.权利要求16的方法，还包括：
在两个半导体鳍中的一个中，形成邻接主体区的漂移区和漏极区，以及
用电气传导材料至少部分地代替两个半导体鳍中的另一个。
18.权利要求1-17中的一项的方法，还包括：
在填充第一沟槽之前在第一沟槽中形成栅极电极。
19.权利要求1-17中的一项的方法，其中形成第二沟槽包括形成具有锥形侧壁的第二沟槽。
20.一种半导体器件，包括：
两个半导体鳍之间的半导体主体中的第一沟槽，其中第一沟槽被填充有第一填充材料；
第二沟槽，具有比第一沟槽低的深宽比并且至少部分地被填充有第二填充材料，第二填充材料形成第一填充材料上的连续材料层。
21.权利要求20的半导体器件，还包括：
第一填充材料下面的第一沟槽中的栅极电介质和栅极电极。
22.权利要求21的半导体器件，还包括：
主体区，被布置在一个半导体鳍中并且邻接栅极电介质；
邻接主体区的漂移区；以及
邻接漂移区的漏极区。
CN201610534209.5A 2015-07-10 2016-07-08 用于填充沟槽的方法和半导体器件 Pending CN106340541A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015111210.8A DE102015111210A1 (de) 2015-07-10 2015-07-10 Verfahren zum füllen eines grabens und halbleiterbauelement
DE102015111210.8 2015-07-10

Publications (1)

Publication Number Publication Date
CN106340541A true CN106340541A (zh) 2017-01-18

Family

ID=57583946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610534209.5A Pending CN106340541A (zh) 2015-07-10 2016-07-08 用于填充沟槽的方法和半导体器件

Country Status (3)

Country Link
US (1) US20170012110A1 (zh)
CN (1) CN106340541A (zh)
DE (1) DE102015111210A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9691864B1 (en) * 2016-05-13 2017-06-27 Infineon Technologies Americas Corp. Semiconductor device having a cavity and method for manufacturing thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199022B2 (en) * 2003-04-02 2007-04-03 Renesas Technology Corp. Manufacturing method of semiconductor device
US20070298585A1 (en) * 2006-06-22 2007-12-27 Applied Materials, Inc. Dielectric deposition and etch back processes for bottom up gapfill
US20080164516A1 (en) * 2007-01-09 2008-07-10 Maxpower Semiconductor, Inc. Semiconductor device
US8153502B2 (en) * 2006-05-16 2012-04-10 Micron Technology, Inc. Methods for filling trenches in a semiconductor material
US20150137223A1 (en) * 2013-11-15 2015-05-21 Infineon Technologies Austria Ag Transistor Component

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
JP4886219B2 (ja) * 2005-06-02 2012-02-29 株式会社東芝 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199022B2 (en) * 2003-04-02 2007-04-03 Renesas Technology Corp. Manufacturing method of semiconductor device
US8153502B2 (en) * 2006-05-16 2012-04-10 Micron Technology, Inc. Methods for filling trenches in a semiconductor material
US20070298585A1 (en) * 2006-06-22 2007-12-27 Applied Materials, Inc. Dielectric deposition and etch back processes for bottom up gapfill
US20080164516A1 (en) * 2007-01-09 2008-07-10 Maxpower Semiconductor, Inc. Semiconductor device
US20150137223A1 (en) * 2013-11-15 2015-05-21 Infineon Technologies Austria Ag Transistor Component

Also Published As

Publication number Publication date
DE102015111210A1 (de) 2017-01-12
US20170012110A1 (en) 2017-01-12

Similar Documents

Publication Publication Date Title
US8253193B2 (en) MOS transistor with gate trench adjacent to drain extension field insulation
US9219003B2 (en) Oxide terminated trench MOSFET with three or four masks
CN103887342B (zh) 沟槽mosfet及其制作方法
US10002921B2 (en) Nanowire semiconductor device including lateral-etch barrier region
US10636883B2 (en) Semiconductor device including a gate trench and a source trench
CN107919358A (zh) 半导体器件及其制造方法
US7646062B2 (en) Semiconductor device comprising buried wiring layer
KR20120089679A (ko) 구부러진 게이트 산화물 프로파일을 포함하는 분할 게이트 반도체 디바이스
CN104319288B (zh) 包括电容器结构的电子设备及其形成工艺
US9570583B2 (en) Recessing RMG metal gate stack for forming self-aligned contact
CN108400167A (zh) 具有单扩散中断的鳍式场效应晶体管及方法
CN103208424B (zh) 用于制造半导体元件的方法及场效应半导体元件
CN111771286A (zh) 具有用于功率mosfet的多晶硅场板的半导体器件
US9263552B2 (en) MOS-transistor with separated electrodes arranged in a trench
US11282705B2 (en) Semiconductor device and method of forming the same
CN104282626A (zh) 制造具有器件分离结构的半导体器件的方法及半导体器件
CN108428743A (zh) 金属/多晶硅栅极沟槽功率mosfet及其形成方法
ITTO20070163A1 (it) Procedimento di fabbricazione di un dispositivo misfet a conduzione verticale con struttura dielettrica di porta a spessore differenziato e dispositivo misfet a conduzione verticale cosi' realizzato
CN107393871A (zh) 集成电路及其制造方法和半导体器件
CN106340541A (zh) 用于填充沟槽的方法和半导体器件
EP3955316A2 (en) Transistor device with buried field electrode connection
US9812538B2 (en) Buried bus and related method
CN105405890B (zh) 包括带电荷体侧墙的半导体器件及其制造方法
CN103972101B (zh) 用于产生具有垂直电介质层的半导体器件的方法
JP2009026809A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170118

WD01 Invention patent application deemed withdrawn after publication