CN106340502A - 包括凹部的芯片基板及利用芯片基板的芯片封装 - Google Patents
包括凹部的芯片基板及利用芯片基板的芯片封装 Download PDFInfo
- Publication number
- CN106340502A CN106340502A CN201510401304.3A CN201510401304A CN106340502A CN 106340502 A CN106340502 A CN 106340502A CN 201510401304 A CN201510401304 A CN 201510401304A CN 106340502 A CN106340502 A CN 106340502A
- Authority
- CN
- China
- Prior art keywords
- chip substrate
- chip
- recess
- conductive part
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明涉及一种芯片贴装用芯片基板,根据本发明的包括凹部的芯片基板包括:导电部,其在一个方向上堆叠而构成芯片基板;绝缘部,其与所述导电部交替地堆叠,电气隔离所述导电部;腔,其在所述芯片基板的上面的包括所述绝缘部的区域上凹陷预定深度;及凹部,其在所述腔的外部与所述腔分隔而凹陷预定深度。根据本发明,通过将粘接剂涂布到预先形成的凹部,能够防止粘接剂向从光学元件发射的光露出而变性,提高透镜的粘接可靠性。并且,不需使用高价的具有耐性的粘接剂,因利用以往的材料而不需附加材料,而降低成本,利用廉价的以往粘接材料而能够适用于高价的UV‑C(Deep UV)封装。
Description
技术领域
本发明涉及一种芯片贴装用芯片基板,更具体地,涉及一种包括凹部的芯片基板及利用该包括凹部的芯片基板的芯片封装。
背景技术
以往是为了在芯片原板形成贴装芯片的空间,对芯片原板的上面进行机器加工或化学蚀刻。即在韩国注册专利第10-0986211号中公开了通过对未加工的四角板形金属原板的上面进行蚀刻而形成贴装空间的制造方法。
在切割芯片原盘而切割的单位芯片基板上贴装UV或LED等光学元件芯片为时,为提高光反射性能,形成了具有上宽下窄形状的空间。通过将芯片贴装在如此形成的空间而用成型的透镜密封贴装空间,制造了芯片封装。
此时,在用透镜进行密封的过程所用的粘接剂(Si等)露出到从光学元件芯片诸如UV发射的光,但粘接剂对此没有耐性,经过时间粘接剂就变性或硬化,存在降低封装的可靠性的问题。
现有技术文献
(专利文献)韩国注册专利第10-0986211号
发明内容
发明要解决的问题
为解决所述技术问题,本发明的目的为提供一种芯片基板结构,在该基板结构上设置有凹部,而阻断粘接剂向从光学元件发射的光露出。
更具体地,本发明的目的为提供一种芯片基板及透镜结构,在该芯片基板及透镜结构上设置有能够涂布透镜粘接剂的凹部,而阻断粘接剂向从光学元件发射的光露出。
用于解决问题的方案
旨在解决所述技术问题的根据本实施例的一种包括凹部的芯片基板包括:导电部,其在一个方向上堆叠而构成芯片基板;绝缘部,其与所述导电部交替地堆叠,电气隔离所述导电部;腔,其在所述芯片基板的上面的包括所述绝缘部的区域上凹陷预定深度;及凹部,其在所述腔的外部与所述腔分隔而凹陷预定深度。
优选地,所述凹部沿着所述腔的外表面连续地形成。
所述包括凹部的芯片基板还可包括外壁,形成在与所述腔分隔的空间,分离所述腔和所述凹部的形成空间。
优选地,所述外壁的高度取决于用于密封所述芯片基板的密封件的厚度。
优选地,所述导电部或绝缘部形成为多个,所述腔在包括至少三个所述导电部和至少两个所述绝缘部的区域上凹形成。
优选地,所述绝缘部通过形成在导电部的至少一面的阳极氧化层粘接到所述导电部,电气隔离所述导电部。
所述包括凹部的芯片基板还可包括凹凸,其在由所述腔内的所述绝缘部隔离的各个所述导电部表面上以预定的高度形成,与形成在贴装的芯片的电极部粘接。
旨在解决所述技术问题的根据本实施例的一种包括凹部的芯片基板的密封件包括密封部,其用于密封腔,该腔在由向一个方向堆叠的导电部和与所述导电部交替地堆叠而电气隔离所述导电部的绝缘部构成的芯片基板上面的包括所述绝缘部的区域凹陷预定深度;及屏蔽部,其形成在所述密封部的一面,使得对应于凹部,该凹部在所述腔的外部与所述腔分隔而凹陷预定深度。
优选地,所述屏蔽部的厚度取决于所述凹部的厚度及所述腔和所述凹部之间的分隔距离。
优选地,所述屏蔽部以包括所述凹部的厚度形成在所述密封部的一面,以便屏蔽从所述密封部的一面反射来的光线进入到所述凹部。
优选地,所述屏蔽部由用于阻断所述光线的物质制成,以便屏蔽从所述密封部的一面反射来的光线进入到所述凹部。
旨在解决所述技术问题的根据本实施例的一种包括凹部的芯片封装包括芯片基板;光学元件,该光学元件贴装在所述腔内;及密封件,其在对应于所述凹部的一面形成有屏蔽部,并通过形成在所述凹部的粘接剂粘接,以便密封所述腔,其中,所书述芯片基板包括导电部,其在一个方向上堆叠而构成芯片基板;绝缘部,其与所述导电部交替地堆叠,电气隔离所述导电部;腔,其在所述芯片基板的上面的包括所述绝缘部的区域上凹陷预定深度;及凹部,其在所述腔的外部与所述腔分隔而凹陷预定深度。
发明的效果
本发明具有以下优点:通过将粘接剂涂布到预先形成的凹部,能够防止粘接剂向从光学元件发射的光露出而变性,提高透镜的粘接可靠性。并且,不需使用高价而具有耐性的粘接剂,因利用以往的材料而不需附加材料,而降低成本,利用廉价的以往粘接材料而能够适用于高价的UV-C(Deep UV)封装。
附图说明
图1为表示根据本发明的一实施例的包括凹部的芯片基板的透视图。
图2为表示根据本发明的一实施例的包括凹部的芯片基板的密封件的附图。
图3为表示利用根据本发明的一实施例的包括凹部的芯片基板的芯片封装的密封件的附图。
图4为表示利用根据本发明的一实施例的包括凹部的芯片基板的芯片封装的屏蔽例的附图。
附图标记说明
10:芯片原板 100:芯片基板
110:导电部 120:绝缘部
130:腔 140:凹部
150:外壁 160:凹凸
170:电极指示部 200:密封件
210:密封部 220:屏蔽部
300:芯片 400:粘接剂
具体实施方式
以下说明书仅例示说明本发明的原理。即使在本说明书中未清楚地描述或示出,本领域技术人员能够在本发明的构思和范围内实施本发明的原理并且创造多种装置。在本说明书中出现的条件术语和实施例仅仅旨在使得本发明的构思被理解,并且它们不被限制为说明书中提到的实施例和条件。
为了使具有本发明所属技术领域中的常识的人能够容易地实施本发明,并使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明进一步的详细描述。
在说明本发明时,判断与本发明相关的公知技术的具体说明为不必需地或混淆本发明的要旨,省略其详细说明。下面参照附图对根据本发明包括凹部的芯片基板的优选实施例进行详细说明,为了方便说明,作为芯片以UV LED为例进行说明。
图1为表示根据本发明的一实施例的包括凹部140的芯片基板100的透视图。
参照图1,根据本实施例的包括凹部140的芯片基板100包括导电部110、绝缘部120、腔130、凹部140、外壁150、凹凸160及电极指示部170。
在本实施例导电部110向贴装的芯片300施加电极。即,为向芯片300施加电极,导电部110由导电性物质形成,导电部110的下部与形成有电极的PCB基板等粘接,而从外部被施加电极。在本实施例,导电部110可由铝板材形成。
为向芯片300的电极部分别施加电极,绝缘部120将导电部110电气隔离。即,为向芯片300分别施加阳极和阴极的电极,电气隔离导电部110,而隔离的各个导电部110可从外部分别被施加阳极和阴极。
此外,在本实施例为向至少两个芯片施加电极,导电部110可形成为多个。即参照图1,在一个单位基板100上可粘接有三个导电部110。
并且,在本实施例,为向至少两个芯片施加不同电极并隔离多个导电部110,绝缘部120可形成为多个。即参照图1,在一个单位基板100上的三个导电部110之间可形成有两个绝缘部120。
在本实施例,绝缘部120可用合成树脂材质的绝缘膜形成。此时,利用液相粘合剂等粘接导电部110和绝缘部120,为提高粘合力,将合成树脂材质的粘合膜夹在导电部110和绝缘部120之间而可进行粘接。此时,为更加提高粘合力,在能够保持比常温和常压更高的温度和压力的高温高压室可执行粘接工艺。此外,对粘接面通过机械或化学方法赋予粗糙度之后,可以进行粘接工艺。
即在本实施例的导电部110和绝缘部120,对导电部110的至少一面,优选地,对相对绝缘部120的面进行阳极氧化(anodizing)处理,由此导电部110能够粘接到绝缘部120。即导电部110由铝制成时,为提高粘合力,在粘接工艺之前能够对各个粘接面进行阳极氧化处理,也能够对如此进行阳极氧化处理的表面赋予粗糙度。
此外,在本实施例,如导电部110为铝基板100,绝缘部120可以通过对相对导电部110的面进行阳极氧化处理而粘接来形成。
随后,在本实施例,为形成贴装芯片300的空间,包括凹部140的芯片基板100包括腔130,该腔130向导电部110的内侧方向凹形成。即参照图1及图2,贴装芯片300的基板100的表面与外部面相比凹形成。即基板100具有在贴装芯片300的部分的外周形成外壁150的形状。
即在本实施例,芯片贴装在腔130内形成的空间的导电部上,在贴装芯片之后,对腔130用透镜等来进行密封,而能够制造芯片封装。
并且,在本实施例芯片基板100还可包括凹部140。
参照图1,根据本实施例的凹部140在所述腔130的外部与所述腔130分隔而凹陷预定深度。
“腔130的外部”是指在芯片基板100上比腔130更靠近外面一侧而形成,“分隔”是指未重叠于腔130的凹陷部分而如图1所示有间隔地形成。
通过这些间隔如图2所示形成分开腔130和凹部140的形成空间的外壁150,外壁150屏蔽从UV LED发射的UV线进入到凹部140内。
优选地,在本实施例凹部140沿着腔130连续地形成。即在制造芯片封装时,为了扩大用于密封的密封件200之间的接触面积,凹部140连续地形成而能够提升密封件200和芯片基板100之间的粘接力。并且,因连续地形成,在将粘接剂400注入到凹部140时,通过只有一次的注入工艺能够进行注入,因此,在工艺方面有利。
但鉴于为形成凹部140的工艺,假如凹部140可以分成两个凹部。
即参照图4,通过形成根据本实施例的凹部140,能够防止粘接剂400向一次发射的UV线露出而变性,提高透镜的粘接可靠性。
并且,在本实施例芯片贴装用基板100还可包括凹凸160。
在本实施例凹凸160在腔130内由绝缘部隔离的各个导电部的表面上以预定的高度形成,与形成在芯片的电极部粘接。
在本实施例凹凸160在由绝缘部120隔离的各个导电部110的表面上以预定的高度形成,与形成在芯片300的电极部粘接。即凹凸160在导电部110的表面上,参照图1,以绝缘部为中心在两侧的导电部110的表面上形成。
即凹凸160在由绝缘部120隔离的两个导电部110的表面上以预定高度形成。凹凸160为将施加到导电部110的电极向贴装的芯片300的电极部施加,优选地由导电性物质形成,或可以为由金造成的金凹凸160。
在本实施例贴装的芯片300为具有在光学元件下端存在电极部的倒装芯片300结构时,电极部形成在与形成有腔130的导电部110表面相对的芯片300的一面,凹凸160粘接到形成在相对一面的电极部而能够被施加电极。
参照图3,图3为表示在根据上述实施例的芯片300贴装用基板100上贴装芯片300的芯片300封装的附图,在图3,芯片300的电极部形成在芯片300的底面,在芯片300贴装在基板100时,芯片300的电极部粘接到形成在基板100的凹凸160。
因此,在本实施例,凹凸160形成在铝基板100上存在芯片300的地方(电极部分),或者在另一个实施例,凹凸160可以预先形成在芯片的电极部,或将芯片的电极部本体形成使得具有能够起凹凸160作用的厚度而粘接到铝基板100上。
此外,参照图3,芯片300贴装用基板100为焊接电极部和凹凸160还可包括形成在凹凸160表面上的焊料(未图示)。在UVchip电极部上形成的镀层(未图示)和凹凸160能够通过热超声(thermo-sonic)焊接法粘接,或在凹凸160表面上形成焊料(未图示)而通过焊接能够粘接。
此外,根据本实施例的包括凹部140的芯片基板100还可包括电极指示部170。
参照图1,如上所述在本实施例芯片基板100在两个导电部110之间形成有绝缘部120,因此对由绝缘部120隔离的导电部110能够施加分别不同的电极。因此,通过对只一个导电部110的表面进行标记而预先制定为标记部分的导电部110假如被施加(+)极,能够更加容易判断导电部110的电极。
下面参照图2,对根据本实施例的包括凹部140的芯片基板100的密封件200进行说明。
根据本实施例的密封件200包括密封部210和屏蔽部220。
密封部210用于密封腔130,该腔130在由向一个方向堆叠的导电部和与所述导电部交替地堆叠而电气隔离所述导电部的绝缘部构成的芯片基板100上面的包括所述绝缘部的区域凹陷预定深度。
即参照图2,优选地,密封部210形成为圆形的透镜。此时,圆形取决于密封的腔130及形成在腔130的外部的凹部140的形状,根据图1的芯片基板100包括圆形的腔130和圆形的凹部140,因此密封部210的形状也为圆形。由此,密封部210的形状根据芯片基板100的腔130及凹部140的形状会改变。
屏蔽部220形成在所述密封部210的一面,使得对应于凹部140,该凹部140在所述腔130的外部与所述腔130分隔而凹陷预定深度。
即参照图2,屏蔽部220沿着密封部210的圆形边缘线可形成为具有预定厚度的环形。
此时,屏蔽部220的厚度鉴于所述凹部140的厚度及所述腔130和所述凹部140的分隔距离而可决定。
即在屏蔽部220的厚度比凹部140的厚度更薄时,如图4所示不能屏蔽从透镜面反射来的光线进入到凹部140。并且,优选地,如图3所示在屏蔽部220形成在均包括凹部140和外壁150的区域时,对光线的进入可更加安全地进行第二屏蔽。
下面参照图3,对根据本发明的一实施例的包括凹部140的芯片封装进行说明。
根据本实施例的芯片封装包括芯片基板100、光学元件300及密封件200。
在本实施例,芯片基板100包括导电部110,其在一个方向上堆叠而构成芯片基板100;绝缘部120,其与所述导电部110交替地堆叠,电气隔离所述导电部110;腔130,其在包括所述绝缘部120的区域上凹陷预定深度;及凹部140,其在所述腔130的外部与所述腔130分隔而凹陷预定深度。
光学元件贴装在腔130内。
并且,密封件200在对应于所述凹部140的一面形成有屏蔽部220,并通过形成在所述凹部140的粘接剂400粘接,以便密封所述腔130。
以上根据本实施例的芯片基板100,光学元件及密封件200对应于上述实施例的各个构成,因此在这里省略说明。
总之,根据本发明,如图4所示通过粘接剂400涂布在预先形成的凹部,能够防止粘接剂向从光学元件发射的光露出而变性,提高密封件(透镜)的粘接可靠性。并且,不需使用高价而具有耐性的粘接剂400,因利用以往的材料而不需附加材料,而降低成本,利用廉价的以往粘接材料而能够适用于高价的UV-C(Deep UV)封装。
上述描述仅涉及本发明的技术精神的一具体实施例的描述,而且本发明所属领域的技术人员不得脱离本发明的基本特征来进行不同的修改或改变。
因此,本发明所披露的实施例和附图不是为了限制本发明的技术精神,而是为了描述该技术精神,而且本发明的范围不应限于所述实施例和附图。本发明的保护范围应该通过权利要求所确定,以及在等效范围内所有技术精神的解释均应该落入于本发明的范围之内。
Claims (13)
1.一种包括凹部的芯片基板,其特征在于,包括:
导电部,其在一个方向上堆叠而构成芯片基板;
绝缘部,其与所述导电部交替地堆叠,电气隔离所述导电部;
腔,其在所述芯片基板的上面的包括所述绝缘部的区域上凹陷预定深度;及
凹部,在所述腔的外部与所述腔分隔而凹陷预定深度。
2.根据权利要求1所述的包括凹部的芯片基板,其特征在于,所述凹部沿着所述腔的外表面连续地形成。
3.根据权利要求1所述的包括凹部的芯片基板,其特征在于,还包括:
外壁,其形成在与所述腔分隔的空间,分离隔离所述腔和所述凹部的形成空间。
4.根据权利要求3所述的包括凹部的芯片基板,其特征在于,所述外壁的高度取决于用于密封所述芯片基板的密封件的厚度。
5.根据权利要求1所述的包括凹部的芯片基板,其特征在于,所述导电部或绝缘部形成为多个,所述腔在包括至少两个所述导电部和至少一个所述绝缘部的区域上凹形成。
6.根据权利要求1所述的包括凹部的芯片基板,其特征在于,所述绝缘部通过形成在导电部的至少一面的阳极氧化层粘接到所述导电部,电气隔离所述导电部。
7.根据权利要求1所述的包括凹部的芯片基板,其特征在于,还包括:
凹凸,其在通过所述腔内由所述绝缘部隔离的各个所述导电部表面上以预定的高度形成,与形成在贴装的芯片的电极部粘接。
8.一种包括凹部的芯片基板的密封件,其特征在于,包括:
密封部,其用于密封腔,该腔在由向一个方向堆叠的导电部和与所述导电部交替地堆叠而电气隔离所述导电部的绝缘部构成的芯片基板上面的包括所述绝缘部的区域凹陷预定深度;及
屏蔽部,其形成在所述密封部的一面,使得对应于凹部,该凹部在所述腔的外部与所述腔分隔而凹陷预定深度。
9.根据权利要求8所述的包括凹部的芯片基板的密封件,其特征在于,所述屏蔽部的厚度取决于所述凹部的厚度及所述腔和所述凹部之间的分隔距离。
10.根据权利要求8所述的包括凹部的芯片基板的密封件,其特征在于,所述屏蔽部以包括所述凹部的厚度形成在所述密封部的一面,以便屏蔽从所述密封部的一面反射来的光线进入到所述凹部。
11.根据权利要求8所述的包括凹部的芯片基板的密封件,其特征在于,所述屏蔽部由用于阻断所述光线的物质制成,以便屏蔽从所述密封部的一面反射来的光线进入到所述凹部。
12.根据权利要求8所述的包括凹部的芯片基板的密封件,其特征在于,所述屏蔽部形成在所述密封部与所述芯片基板之间的粘接面。
13.一种包括凹部的芯片封装,其特征在于,包括:
芯片基板,该芯片基板包括导电部,其在一个方向上堆叠而构成芯片基板;绝缘部,其与所述导电部交替地堆叠,电气隔离所述导电部;腔,其在包括所述绝缘部的区域上凹陷预定深度;及凹部,其在所述腔的外部与所述腔分隔而凹陷预定深度;
光学元件,该光学元件贴装在所述腔内;及
密封件,该密封件在对应于所述凹部的一面形成有屏蔽部,并通过形成在所述凹部的粘接剂粘接,以便密封所述腔。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510401304.3A CN106340502A (zh) | 2015-07-09 | 2015-07-09 | 包括凹部的芯片基板及利用芯片基板的芯片封装 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510401304.3A CN106340502A (zh) | 2015-07-09 | 2015-07-09 | 包括凹部的芯片基板及利用芯片基板的芯片封装 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN106340502A true CN106340502A (zh) | 2017-01-18 |
Family
ID=57826966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510401304.3A Pending CN106340502A (zh) | 2015-07-09 | 2015-07-09 | 包括凹部的芯片基板及利用芯片基板的芯片封装 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106340502A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108574035A (zh) * | 2017-03-14 | 2018-09-25 | 现代自动车株式会社 | 用于车辆的外部发光二极管封装 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103875084A (zh) * | 2011-10-05 | 2014-06-18 | 普因特工程有限公司 | 制造外壳封装型光学设备的方法和利用该方法制造的光学设备 |
CN203707127U (zh) * | 2014-01-14 | 2014-07-09 | 深圳市晶台股份有限公司 | 一种低热阻高光效的cob封装结构 |
CN203733847U (zh) * | 2013-12-25 | 2014-07-23 | 深圳市瑞丰光电子股份有限公司 | Led封装结构 |
CN103999554A (zh) * | 2011-12-15 | 2014-08-20 | 普因特工程有限公司 | 集成有驱动电路和电源电路的光学器件、用于制造其中使用的光学器件基板的方法以及其基板 |
CN104576905A (zh) * | 2013-10-10 | 2015-04-29 | 普因特工程有限公司 | 芯片安装方法以及芯片封装体 |
CN104659194A (zh) * | 2013-11-20 | 2015-05-27 | 普因特工程有限公司 | 具有透镜插入物的芯片基底 |
-
2015
- 2015-07-09 CN CN201510401304.3A patent/CN106340502A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103875084A (zh) * | 2011-10-05 | 2014-06-18 | 普因特工程有限公司 | 制造外壳封装型光学设备的方法和利用该方法制造的光学设备 |
CN103999554A (zh) * | 2011-12-15 | 2014-08-20 | 普因特工程有限公司 | 集成有驱动电路和电源电路的光学器件、用于制造其中使用的光学器件基板的方法以及其基板 |
CN104576905A (zh) * | 2013-10-10 | 2015-04-29 | 普因特工程有限公司 | 芯片安装方法以及芯片封装体 |
CN104659194A (zh) * | 2013-11-20 | 2015-05-27 | 普因特工程有限公司 | 具有透镜插入物的芯片基底 |
CN203733847U (zh) * | 2013-12-25 | 2014-07-23 | 深圳市瑞丰光电子股份有限公司 | Led封装结构 |
CN203707127U (zh) * | 2014-01-14 | 2014-07-09 | 深圳市晶台股份有限公司 | 一种低热阻高光效的cob封装结构 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108574035A (zh) * | 2017-03-14 | 2018-09-25 | 现代自动车株式会社 | 用于车辆的外部发光二极管封装 |
CN108574035B (zh) * | 2017-03-14 | 2022-07-26 | 现代自动车株式会社 | 用于车辆的外部发光二极管封装 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2013024560A1 (ja) | 発光装置 | |
JP4331162B2 (ja) | 発光ダイオードパッケージの製造方法 | |
US20170133562A1 (en) | Package structure and method for fabricating the same | |
JP2013505572A (ja) | 高屈折率レンズを有するledモジュール | |
JPS60239043A (ja) | 半導体装置用パツケ−ジの製造方法 | |
JP4525804B2 (ja) | 光半導体パッケージおよびこれを備えた光電センサ | |
CN104798214A (zh) | 发光装置及包括该发光装置的电子设备 | |
JP6332251B2 (ja) | パッケージの製造方法及び発光装置の製造方法、並びにパッケージ及び発光装置 | |
JP2018517307A (ja) | 接続支持体を製造するための方法、接続支持体、ならびに接続支持体を備えているオプトエレクトロニクス半導体モジュール | |
US9653664B2 (en) | Chip substrate comprising a groove portion and chip package using the chip substrate | |
JP2008198782A (ja) | 発光装置 | |
CN106340502A (zh) | 包括凹部的芯片基板及利用芯片基板的芯片封装 | |
JP2019512165A (ja) | 接続キャリア、オプトエレクトロニクス部品、および接続キャリアまたはオプトエレクトロニクス部品の製造方法 | |
US20170141274A1 (en) | Chip Substrate | |
US7332862B2 (en) | Led lamp including a resist bonded to a copper film | |
TW201727145A (zh) | 光學裝置封裝及其製造方法 | |
CN113745384B (zh) | 一种半导体器件、led芯片及其转移方法 | |
TWI447970B (zh) | 發光二極體裝置及其製造方法 | |
CN106340578A (zh) | 包括镀层的芯片基板及利用芯片基板的芯片封装 | |
US20180129038A1 (en) | Optical Device Substrate, Optical Device Substrate Manufacturing Method, and Optical Device | |
TW540168B (en) | LED package with metal substrates protrusion outside the glue | |
TWM602286U (zh) | 半導體元件封裝體 | |
JP2017502523A (ja) | 完成したledパッケージとして使用される深い成形リフレクタカップ | |
CN214753829U (zh) | 一种led封装支架 | |
US10269667B2 (en) | Semiconductor device packaging with reduced size and delamination |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170118 |