CN106340578A - 包括镀层的芯片基板及利用芯片基板的芯片封装 - Google Patents

Abstract

本发明涉及一种芯片基板，根据本发明的包括镀层的芯片基板包括导电部，其在一个方向上堆叠而构成芯片基板；绝缘部，其与所述导电部交替地堆叠，电气隔离所述导电部；腔，其在所述芯片基板的上面的包括所述绝缘部的区域上凹陷预定深度；绝缘层，其涂布在除了所述腔区域的所述芯片基板的上面；及镀层，其在所述绝缘层上沿着所述芯片基板的外周以预定宽度连续地形成。根据本发明，通过用于密封形成在芯片基板的腔的构成，不需成型加工与腔的形状对应的圆形透镜，而通过更简单形状的四角形透镜能够密封芯片基板，实现芯片封装制造工艺的简单化。

Description

包括镀层的芯片基板及利用芯片基板的芯片封装

技术领域

本发明涉及芯片基板，更具体地，涉及一种用于密封贴装光学元件的芯片基板的构成。

背景技术

以往是为了在芯片原板形成贴装芯片的空间，对芯片原板的上面进行机器加工或化学蚀刻。即在韩国注册专利第10-0986211号中公开了通过对未加工的四角板形金属原板的上面进行蚀刻而形成贴装空间的制造方法。

并且，在这些芯片原板贴装UV或LED等光学元件芯片时，为了提高光反射性能，形成了具有上宽下窄形状的空间。在如此形成的空间贴装芯片而密封贴装空间时，通过成型透镜提升了光效率。

当成型透镜时，从芯片原板的上面来看，为贴装芯片而形成的空间形成为圆形，因此透镜的形状也与此对应地形成为圆形。

但精细加工圆形透镜的过程与加工四角形或三角形等由直线形成的透镜的过程相比，在制造工艺上存在困难。

发明内容

发明要解决的问题

为解决现有技术问题，本发明的目的为提供一种构成，该构成通过在芯片基板上面设置绝缘层和镀层，通过粘接形成有对应于镀层的对应镀层的密封件，能够制造芯片封装。

用于解决问题的方案

旨在解决所述技术问题的根据本实施例的包括镀层的芯片基板包括导电部，其在一个方向上堆叠而构成芯片基板；绝缘部，其与所述导电部交替地堆叠，电气隔离所述导电部；腔，其在所述芯片基板的上面的包括所述绝缘部的区域上凹陷预定深度；绝缘层，其涂布在除了所述腔区域的所述芯片基板上面；及镀层，其在所述绝缘层上沿着所述芯片基板的外周以预定宽度连续地形成。

所述包括镀层的芯片基板还可包括凹凸，其在所述腔内由所述绝缘部隔离的至少一个所述导电部表面上以预定高度形成。

所述包括镀层的芯片基板还可包括凹凸，其以所述腔内所述绝缘部为基准在各个所述导电部表面上以预定高度分离形成。

优选地，所述导电部或绝缘部形成为多个，所述腔在包括至少两个所述导电部和至少一个所述绝缘部的区域上凹形成。

所述包括镀层的芯片基板还可包括绝缘保护层，其包括所述绝缘部地涂布在形成有所述绝缘部的所述芯片基板的下面或者侧面的至少一部分。

优选地，所述绝缘部通过形成在导电部的至少一面的阳极氧化层粘接到所述导电部，电气隔离所述导电部。

旨在解决所述技术问题的根据本实施例的包括镀层的芯片基板的密封件包括密封部，其用于密封腔，该腔在由向一个方向堆叠的导电部和与所述导电部交替地堆叠而电气隔离所述导电部的绝缘部构成的芯片基板上面的包括所述绝缘部的区域凹陷预定深度；及对应镀层，其在所述密封部的一面上与镀层对应地形成，该镀层在涂布在除了所述腔区域的所述芯片基板上面的所述绝缘层上沿着所述芯片基板的外周以预定宽度连续地形成。

优选地，所述对应镀层形成在所述密封部和所述芯片基板之间的粘接面上。

旨在解决所述技术问题的根据本实施例的包括镀层的芯片封装包括芯片基板；光学元件，该光学元件贴装在所述腔内；及密封件，该密封件包括用于密封所述腔的密封部，而通过粘接在所述密封部的一面上与所述镀层对应地形成的对应镀层和所述镀层，密封所述腔，其中，所述芯片基板包括导电部，其在一个方向上堆叠而构成芯片基板；绝缘部，其与所述导电部交替地堆叠，电气隔离所述导电部；腔，其在包括所述绝缘部的区域上凹陷预定深度；绝缘层，其涂布在除了所述腔区域的所述芯片基板上面；及镀层，其在所述绝缘层上沿着所述芯片基板的外周以预定宽度连续地形成。

发明的效果

本发明具有以下优点：通过用于密封形成在芯片基板的腔的构成，不需成型加工与腔的形状对应的圆形透镜，而通过更简单形状的四角形透镜能够密封芯片基板，实现芯片封装制造工艺的简单化。

附图说明

图1为表示根据本发明的一实施例的包括镀层的芯片基板的透视图。

图2为表示根据本发明的一实施例的包括镀层的芯片基板密封件的附图。

图3及图4为表示利用根据本发明的一实施例的包括镀层的芯片基板的芯片封装的附图。

附图标记说明

10：芯片贴装用原板 100：芯片贴装用基板

110：导电部 120：绝缘部

130：腔 140：绝缘层

150：镀层 160：凹凸

170：电极指示部 180：绝缘保护层

200：密封件 210：密封部

220：对应镀层

具体实施方式

以下说明书仅例示说明本发明的原理。即使在本说明书中未清楚地描述或示出，本领域技术人员能够在本发明的构思和范围内实施本发明的原理并且创造多种装置。在本说明书中出现的条件术语和实施例仅仅旨在使得本发明的构思被理解，并且它们不被限制为说明书中提到的实施例和条件。

为了使具有本发明所属技术领域中的常识的人能够容易地实施本发明，并使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明进一步的详细描述。

在说明本发明时，判断与本发明相关的公知技术的具体说明为不必需地或混淆本发明的要旨，省略其详细说明。下面参照附图进行详细说明。

图1为表示根据本发明的一实施例的包括镀层的芯片基板的附图。参照图1，根据本实施例的芯片基板100包括导电部110，绝缘部120，腔130，绝缘层140及镀层150。

在本实施例导电部110向贴装的芯片施加电极。即，为向芯片施加电极，导电部110由导电性物质形成，导电部110的下部与形成有电极的PCB基板等粘接，而从外部被施加电极。在本实施例导电部110可由铝板材形成。

为向芯片的电极部分别施加电极，绝缘部120将导电部110电气隔离。即，为向芯片分别施加阳极和阴极的电极，电气隔离导电部110，而隔离的各个导电部110可从外部分别被施加阳极和阴极。

此外，在本实施例为向至少两个芯片施加电极，导电部110可形成为多个。即参照图1，在一个单位基板100上可粘接有三个导电部110。

并且，在本实施例为向至少两个芯片施加不同电极并隔离多个导电部110，绝缘部120形成为多个。即参照图1，在一个单位基板100上在三个导电部110之间可形成有两个绝缘部120。

在本实施例，绝缘部120可用合成树脂材质的绝缘膜形成。此时，利用液相粘合剂等粘接导电部110和绝缘部120，为提高粘合力，将合成树脂材质的粘合膜夹在导电部110和绝缘部120之间而可进行粘接。此时，为更加提高粘合力，在能够保持比常温和常压更高的温度和压力的高温高压室可执行粘接工艺。此外，对粘接面通过机械或化学方法赋予粗糙度之后，可以进行粘接工艺。

即在本实施例的导电部110和绝缘部120，对导电部110的至少一面，优选地，对相对绝缘部120的面进行阳极氧化(anodizing)处理，由此导电部110能够粘接到绝缘部120。即导电部110由铝制成时，为提高粘合力，在粘接工艺之前能够对各个粘接面进行阳极氧化处理，也能够对如此进行阳极氧化处理的表面赋予粗糙度。

此外，在本实施例，如果导电部110为铝基板100，绝缘部120可以通过将相对导电部110的面进行阳极氧化处理而粘接来形成。

随后，在本实施例，为形成贴装芯片的空间，包括镀层的芯片贴装用基板包括腔130，该腔130向导电部110的内侧方向凹形成。即参照图1，贴装芯片的基板100的表面与外部面相比凹形成。即基板100具有在贴装芯片的部分的外周形成外壁150的形状。

即在本实施例，芯片贴装在腔130内形成的空间的导电部上，在贴装芯片之后，对腔130用透镜等来进行密封，而能够制造芯片封装。

根据本实施例的芯片基板100还包括绝缘层140，该绝缘层140在芯片基板100的上面涂布绝缘材料而设置。在本实施例芯片基板100如图3或图4所示，不是为了实现将形成有腔的空间密封的结构而是为了实现在芯片基板100整体上包括腔地密封的结构，在芯片基板100上面设置镀层150，此时，在芯片基板100上面涂布绝缘材料而形成绝缘层140，以便防止镀层150和绝缘部120之间的接触。

在本实施例，作为绝缘材料可以使用聚酰亚胺(PI)，根据实现可以采用各种绝缘材料。

并且，图1为表示在芯片基板100上面均形成有绝缘层140的芯片基板，但在本实施例根据绝缘层140要达到的目的，针对绝缘部120在基板100上面的露出的部分能够形成绝缘层140，而鉴于各种工艺上的方便，能够改变绝缘层140的形成面积。

在本实施例镀层150形成在根据上述实施例的绝缘层140上。即参照图1，镀层150可以形成为沿着基板100的外周连续的带状。作为镀层150的镀膜材料可以利用Cu、Cu/Au、Cu/Ni/Au等铜之外的各种合金，但镀膜材料不限于此，而只要实现密封件之间的结合，就可以利用任何镀膜材料。

并且，图1图示镀层150沿着四角形芯片基板100的上面形成为四角形的示例，但镀层150为了工艺上的方便能够形成为各种形状。但在本实施例，镀层150通过粘接到下述的密封件的镀层150而实现密封(hermetic)结构，因此，优选地形成为不断而连续的面。

但镀层150通过粘接到图2的形成在密封部一面的对应镀层150而实现密封结构，因此，如通过结合于对应镀层150的形成模式而能够构成密封结构，镀层150的形状也可以形成为模式等各种形状。

并且，在本实施例芯片贴装用基板100还可包括凹凸160。

在本实施例凹凸160在腔130内由绝缘部隔离的各个导电部的表面上以预定的高度形成，与形成在芯片的电极部粘接。

在本实施例，凹凸160在由绝缘部120隔离的各个导电部110的表面上以预定的高度形成，与形成在芯片的电极部粘接。即凹凸160在导电部110的表面上，参照图3，以绝缘部为中心在一个的导电部110的表面上形成。并且，参照图4，假如贴装的芯片为具有在芯片下面存在电极部的倒装芯片结构，凹凸160可以所述腔内所述绝缘部为基准在各个所述导电部表面上以预定高度分离形成。

即凹凸160在由绝缘部120隔离的两个导电部110的表面上以预定高度形成。凹凸160为了将施加到导电部110的电极向贴装的芯片的电极部施加，优选地由导电性物质形成，或可以为由金制成的金凹凸160。

在本实施例贴装的芯片为具有在光学元件下端存在电极部的倒装芯片结构时，电极部形成在与形成有腔130的导电部110表面相对的芯片的一面，凹凸160通过粘接到形成在相对一面的电极部而能够被施加电极。

参照图3或图4，图3或图4为表示根据上述实施例的芯片贴装用基板100上贴装芯片的芯片封装的附图，在图3芯片的电极部形成在芯片的底面，芯片贴装在基板100时，芯片的电极部粘接到形成在基板100的凹凸160。

因此，在本实施例，凹凸160形成在铝基板100上存在芯片的地方(电极部分)，或者在另一个实施例，凹凸160可以预先形成在芯片的电极部，或将芯片的电极部本体形成使得具有能够起凹凸160作用的厚度而粘接到铝基板100上。

此外，参照图3或图4，为焊接电极部和凹凸160，芯片贴装用基板100还可包括焊料，该焊料形成在凹凸160表面上。在UVchip电极部上形成的镀层和凹凸160能够通过热超声(thermo-sonic)焊接，或在凹凸160表面上形成焊料而通过焊接能够粘接。

此外，根据本实施例的包括凹部140的芯片基板100还可包括电极指示部170。

参照图1，如上所述在本实施例芯片基板100在两个导电部110之间形成有绝缘部120，从而对由绝缘部120隔离的导电部110能够施加分别不同的电极。因此，通过对只一个导电部110的表面进行标记而预先制定为标记部分的导电部110假如被施加(+)极，能够更加容易判断导电部110的电极。

并且，在本实施例所述包括镀层的芯片基板还可包括绝缘保护层180，其包括所述绝缘部120地涂布在形成有所述绝缘部的所述芯片基板的下面或者侧面的至少一部分。

即如图1所述，芯片基板粘接到PCB基板而被供应电源，因此，在PCB基板和芯片基板的粘接过程，会出现向外部露出的绝缘部120的绝缘破坏现象。

因此，为了防止绝缘破坏现象，根据本实施例的芯片基板在作为与PCB基板粘接的面的芯片基板下面和芯片基板侧面中一部分还可形成绝缘保护层180，其用于掩蔽绝缘部120。

下面参照图2，对根据本实施例的包括镀层的芯片基板100的密封件200进行说明。

根据本实施例的密封件200包括密封部210和对应镀层220。

密封部210用于密封腔130，该腔130在由向一个方向堆叠的导电部110和与所述导电部110交替地堆叠而电气隔离所述导电部110的绝缘部120构成的芯片基板100上面的包括所述绝缘部120的区域凹陷预定深度。

即参照图2，根据本实施例的密封部210不是以对应于腔的形状实现而是以密封芯片基板的全面的结构实现，因此，优选地形成为四角形的透镜，使得与芯片基板的上面形状对应。此时，其形状取决于密封的芯片基板的上面形状，由此，密封部210的形状根据芯片基板100的形状会改变。

对应镀层220在所述密封部的一面上与镀层150对应地形成，该镀层150在涂布在除了腔130区域的芯片基板上面的绝缘层140上沿着芯片基板的外周以预定宽度连续地形成。

即参照图2，对应镀层220沿着密封部210的四角形边缘线可形成为具有预定厚度的四角环形。

此时，对应镀层220的厚度可取决于上述形成在芯片基板上的镀层140位置或者厚度。

即在对应镀层220和镀层140相互不对应时，通过密封件无法实现芯片基板的密封，因此，优选地，镀层140在芯片基板和密封部的一面形成，以便对应镀层220和镀层140鉴于相互位置而确定厚度，相互相对。

在本实施例，对应镀层220可由Au或者Au-Sn制成，组成材料只要通过粘接到形成在芯片基板的镀层150而能够实现密封结构，就可以不受限制地使用任何组成材料。

下面参照图3或者图5，对根据本发明的一实施例的包括镀层的芯片封装进行说明。

根据本实施例的芯片封装包括芯片基板100，光学元件及密封件200。

在本实施例芯片基板100包括导电部110，其在一个方向上堆叠而构成芯片基板100；绝缘部120，其与所述导电部110交替地堆叠，电气隔离所述导电部110；腔130，其在包括所述绝缘部120的区域上凹陷预定深度；绝缘层140，其涂布在除了所述腔130区域的所述芯片基板上面；及镀层150，其在所述绝缘层140上沿着所述芯片基板的外周以预定宽度连续地形成。

光学元件贴装在所述腔130内。

并且，密封件200包括用于密封腔的密封部210，通过粘接与镀层150对应地形成在密封部一面上的对应镀层220和镀层150而密封腔130。

以上根据本实施例的芯片基板100，光学元件及密封件200对应于上述实施例的各个构成，因此在这里省略说明。

总之，根据本发明，通过用于密封形成在芯片基板的腔的构成，不需成型加工与腔的形状对应的圆形透镜，而通过更简单形状的四角形透镜能够密封芯片基板，实现芯片封装制造工艺的简单化。

上述描述仅涉及本发明的技术精神的一具体实施例的描述，而且本发明所属领域的技术人员不得脱离本发明的基本特征来进行不同的修改或改变。

因此，本发明所披露的实施例和附图不是为了限制本发明的技术精神，而是为了描述该技术精神，而且本发明的范围不应限于所述实施例和附图。本发明的保护范围应该通过权利要求所确定，以及在等效范围内所有技术精神的解释均应该落入于本发明的范围之内。

Claims (9)

1.一种包括镀层的芯片基板，其特征在于，包括：

导电部，其在一个方向上堆叠而构成芯片基板；

绝缘部，其与所述导电部交替地堆叠，电气隔离所述导电部；

腔，其在所述芯片基板的上面的包括所述绝缘部的区域上凹陷预定深度；

绝缘层，其涂布在除了所述腔区域的所述芯片基板上面；及

镀层，其在所述绝缘层上沿着所述芯片基板的外周以预定宽度连续地形成。

2.根据权利要求1所述的包括镀层的芯片基板，其特征在于，还包括：

凹凸，其在所述腔内由所述绝缘部隔离的至少一个所述导电部表面上以预定高度形成。

3.根据权利要求2所述的包括镀层的芯片基板，其特征在于，还包括：

凹凸，其以所述腔内的所述绝缘部为基准在各个所述导电部表面上以预定高度分离形成。

4.根据权利要求1所述的包括镀层的芯片基板，其特征在于，所述导电部或绝缘部形成为多个，所述腔在包括至少两个所述导电部和至少一个所述绝缘部的区域上凹形成。

5.根据权利要求1所述的包括镀层的芯片基板，其特征在于，还包括：

绝缘保护层，其包括所述绝缘部地涂布在形成有所述绝缘部的所述芯片基板的下面或者侧面的至少一部分。

6.根据权利要求1所述的包括镀层的芯片基板，其特征在于，所述绝缘部通过形成在导电部的至少一面的阳极氧化层粘接到所述导电部，电气隔离所述导电部。

7.一种包括镀层的芯片基板的密封件，其特征在于，包括：

密封部，其用于密封腔，该腔在由向一个方向堆叠的导电部和与所述导电部交替地堆叠而电气隔离所述导电部的绝缘部构成的芯片基板上面的包括所述绝缘部的区域，凹陷预定深度；及

对应镀层，其在所述密封部的一面上与镀层对应地形成，该镀层在涂布在除了所述腔区域的所述芯片基板上面的所述绝缘层上沿着所述芯片基板的外周以预定宽度连续地形成。

8.根据权利要求7所述的包括镀层的芯片基板的密封件，其特征在于，所述对应镀层形成在所述密封部和所述芯片基板之间的粘接面上。

9.一种包括镀层的芯片基板的芯片封装，其特征在于，包括：

芯片基板，该芯片基板包括导电部，其在一个方向上堆叠而构成芯片基板；绝缘部，其与所述导电部交替地堆叠，电气隔离所述导电部；腔，其在包括所述绝缘部的区域上凹陷预定深度；绝缘层，其涂布在除了所述腔区域的所述芯片基板上面；及镀层，其在所述绝缘层上沿着所述芯片基板的外周以预定宽度连续地形成，

光学元件，该光学元件贴装在所述腔内；及

密封件，该密封件包括用于密封所述腔的密封部，而通过粘接在所述密封部的一面上与所述镀层对应地形成的对应镀层和所述镀层，密封所述腔。