CN106328186A - 存储器控制方法及其系统 - Google Patents
存储器控制方法及其系统 Download PDFInfo
- Publication number
- CN106328186A CN106328186A CN201510540007.7A CN201510540007A CN106328186A CN 106328186 A CN106328186 A CN 106328186A CN 201510540007 A CN201510540007 A CN 201510540007A CN 106328186 A CN106328186 A CN 106328186A
- Authority
- CN
- China
- Prior art keywords
- memory
- parameter
- memory block
- operator scheme
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000004458 analytical method Methods 0.000 claims abstract description 13
- 239000000872 buffer Substances 0.000 claims description 19
- 230000008569 process Effects 0.000 claims description 17
- 230000005611 electricity Effects 0.000 claims description 6
- 230000008859 change Effects 0.000 description 13
- 230000001276 controlling effect Effects 0.000 description 9
- 230000000875 corresponding effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 241000208340 Araliaceae Species 0.000 description 2
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 2
- 235000003140 Panax quinquefolius Nutrition 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 235000008434 ginseng Nutrition 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 101100232428 Arabidopsis thaliana ENY gene Proteins 0.000 description 1
- 101100232432 Arabidopsis thaliana IDD5 gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Abstract
存储器控制方法及其系统。该存储器系统包括存储器装置及存储器控制器。存储器装置包含电性连接的多个存储器内部电路与一存储器阵列。存储器阵列包括一特定存储器区块。存储器控制器包括分析模块以及切换模块。分析模块分析对应至特定存储器区块的多个存储器控制指令的状态以产生控制参数。切换模块根据控制参数、特定存储器区块的目前操作模式、及特定存储器区块的操作状态决定是否发出包含第一切换指令及第二切换指令的切换指令。当存储器装置接收到第一切换指令时,特定存储器区块与至少部分的存储器内部电路由正常电压操作模式切换至低电压操作模式。
Description
技术领域
本申请涉及一种存储器控制方法及其系统。
背景技术
近年来,提供高效能、低功率消耗的电子装置已逐渐成为市场趋势。在电子装置中,动态随机存取存储器(DRAM)的功率消耗(power consumption)占了电子装置整体的功率消耗的大部分。目前动态随机存取存储器的元件开发上,除了增大DRAM存储容量、提高DRAM操作速度及扩大DRAM数据传输的带宽之外,如何降低DRAM的耗电量为目前业界的主要研究发展的方向。一般而言,实现低功率消耗的DRAM的作法主要包括以下几种方式。采用先进工艺的低电压、降低DRAM的输入输出(IO)上的电容值、提供深度省电模式(Deep power down mode)以及改变DRAM中的存储器阵列存储单元中数据更新频率等方式。然而,这些方法可能相对的提升了芯片的制作成本,或在降低功率消耗上并无大幅的实质效益。
发明内容
根据本公开的一实施例,提供一种存储器系统。本公开存储器系统包括存储器装置及存储器控制器。存储器装置包含电性连接的多个存储器内部电路与一存储器阵列。存储器阵列包括一特定存储器区块。存储器控制器包括分析模块以及切换模块。分析模块分析对应至特定存储器区块的多个存储器控制指令的状态以产生控制参数。切换模块根据控制参数、特定存储器区块的目前操作模式、及特定存储器区块的操作状态决定是否发出包含第一切换指令及第二切换指令的切换指令。当存储器装置接收到第一切换指令时,特定存储器区块与至少部分的存储器内部电路由正常电压操作模式切换至低电压操作模式。
根据本公开的一实施例,提供一种用于一存储器系统的存储器控制方法。此存储器控制方法包含以下步骤。分析对应至特定存储器区块的多个存储器控制指令的状态,以产生一控制参数。根据控制参数、特定存储器区块之一目前操作模式、及特定存储器区块之一操作状态,决定是否发出一切换指令。切换指令包含一第一切换指令及一第二切换指令。此存储器控制方法还包含当存储器装置接收到第一切换指令时,将特定存储器区块与至少部分的存储器内部电路由一正常电压操作模式切换至一低电压操作模式。
以下所附的图式,构成了本说明书的一部分,用以配合下文的描述以说明公开的实施例,为了解释公开的实施例。
附图说明
图1绘示依据本公开的一实施例的存储器系统的方块图。
图2绘示依据本公开的图1的存储器装置的电路结构的示意图。
图3绘示依据本公开的图1的存储器系统架构的示意图。
图4绘示依据不同的区块交错参数β分别操作在低电压操作模式或正常电压操作模式的时序图。
图5绘示依据不同的请求数量参数NQr分别操作在低电压操作模式或正常电压操作模式的时序图。
图6绘示依据本公开的一实施例的用于如图1的存储器系统的存储器控制方法的流程图。
图7绘示依据本公开的存储器控制方法的模拟结果的示意图。
【符号说明】
100、300:存储器系统
110:存储器控制器
120:存储器装置
112、330:分析模块
114、340:切换模块
C1:存储器控制指令
C2:控制参数
Cs:切换指令
Cm:目前操作模式
210:接收器
211:行请求处理电路
212:行预解码器
213:列请求处理电路
214:列解码器
215:位线开关驱动器
221:总体字线解码器
222:局部字线解码器
223:局部字线驱动器
224:存储器阵列
225:位线感测放大器
226:数据放大器
231:数据输入缓冲电路
232:数据输出缓冲电路
233:芯片外驱动电路
241:数据输入/输出脉冲电路
242:数据输入/输出电路
DQS、DQ:引脚
311:交易队列单元
312:映射解码单元
313:指令队列单元
314:存储器区段仲裁器
315:存储器区块仲裁器
316:分析单元
317:指令缓冲器
318:状态表
Rank 0、Rank 1、Rank N:存储器区块
Bank 0、Bank 1、Bank k:存储器区块中的存储器区段
VN:正常电压操作模式
VL:低电压操作模式
β:区块交错参数
NQr:请求数量参数
tRL、tRTP、tRAS、tRCD、tRP、tRC:指令间的等待时间
B0、B2:存储器区段
RD、PRE、ACT:存储器控制指令
S610:判断特定存储器区块的操作状态是否为一爆发模式
S620:判断特定存储器区块的操作状态是否为一读取模式或一写入模式
S630:分析对应至特定存储器区块的多个存储器控制指令的状态,以产生一控制参数
S640:判断控制参数是否代表一正常电压操作模式
S650:判断目前操作模式是否为正常电压操作模式
S660:不发出切换指令
S670:发出第二切换指令
S680:判断目前操作模式是否为低电压操作模式
S690:发出第一切换指令
BWs(GB/s)、BWn(GB/s):带宽
△BW(%):带宽的变化百分比
△Eff(%):能量效率的变化百分比
γs、γn:带宽*能量效率
△γ:带宽*能量效率的变化百分比
具体实施方式
图1绘示依据本公开的一实施例的存储器系统的方块图。存储器系统100包含存储器控制器110以及存储器装置120。存储器装置120包含多个存储器内部电路与一存储器阵列。这些存储器内部电路与存储器阵列电性连接。存储器阵列至少包括一个存储器区块(rank)。存储器控制器110包含一分析模块112及切换模块114。分析模块112用以分析多个存储器控制指令C1的状态以产生一控制参数C2。切换模块114用以根据控制参数C2以及存储器装置120的一目前操作模式Cm、及特定存储器区块的一操作状态(state)决定是否发出一切换指令Cs。切换指令包含一第一切换指令及一第二切换指令。当存储器装置接收到第一切换指令时,特定存储器区块与至少部分的存储器内部电路由一正常电压操作模式切换至一低电压操作模式。在此实施例中,存储器系统100可藉由存储器控制器110分析存储器控制指令的状态以决定将存储器装置120由正常电压操作模式切换至低电压模式,可节省存储器装置120的功率消耗。
请参照图2,图2绘示依据本公开的图1的存储器装置120的电路结构的示意图。
详细的说,存储器装置120包含接收器(Receiver)210、行请求处理电路(Row request)211、行预解码器(Row pre-decoder)212、列请求处理电路(Columnrequest)213、列解码器(Column decoder)214以及位线开关驱动器(BSdriver)215、总体字线解码器(Global word line decoder)221、局部字线解码器(Local word line decoder)222、局部字线驱动器(Local word line driver)223、存储器阵列(Cell Array)224、位线感测放大器(Bit line sense amplifier)225、数据放大器(Data amplifier)226、数据输入缓冲电路(Data input buffer)231、数据输出缓冲电路(Data output buffer)232、芯片外驱动电路(Off chip driver)233、一数据输入/输出脉冲电路(Data input/output pulse circuit)241以及一数据输入/输出电路(Data input/output circuit)242。
接收器210用以接收存储器控制器110传来的存储器控制指令,其中行请求处理电路211处理相关于行的指令,例如启动(ACT)或预充电(PRE)指令。列请求处理电路213则处理相关于列的指令,例如读取(RD)或写入(WR)指令。其中行预解码器212、总体字线解码器221、以及局部字线解码器222可结合为一行解码器,用于解码指令以决定要对哪一条字线执行指令。相似的,列解码器214也用于解码指令已决定要对哪一条位线执行指令。总体字线解码器221以及局部字线解码器222为列逻辑。数据放大器226为行逻辑。
举例来说,行解码器根据一启动指令(ACT)将其中一条字线打开,列解码器214可根据一读取指令(RD)将其中一条位线打开,读取存储器阵列的数据再经由位线感测放大器225以及数据放大器226读出数据,再经由数据输出缓冲电路232进行处理。之后再通过芯片外驱动电路233以及数据输入/输出电路242,最后由DQS及DQ引脚输出。
在此文中,上述的电路可分为时序相关电路或时序独立电路,时序相关电路是会随着时钟周期相关的电路,时序独立电路是无关于时钟周期的电路。其中,在本公开中,将这些时序独立电路的可切换操作于低电压操作模式或正常电压操作模式,并将时序相关电路维持操作在正常电压操作模式,而在不改变操作频率的情况下能节省存储器系统的功率消耗并保持总线原本的时钟频率。
在一实施例中,时序相关电路包含接收器210、存储器阵列224、位线感测放大器225、芯片外驱动电路233、数据输入/输出脉冲电路241以及数据输入/输出电路242。而时序独立电路包含行请求处理电路211、行预解码器212、列请求处理电路213、列解码器214、位线开关驱动器215、总体字线解码器221、局部字线解码器222、局部字线驱动器223、数据放大器226、数据输入缓冲电路231以及数据输出缓冲电路232。
表1
请参照表1,表1公开了使用正常操作电压(例如1.2V)的存储器控制方法、动态电压频率切换(Dynamic Voltage Frequency Switching,DVFS)的控制方法以及本实施例的部分电路操作在低电压(例如1.0V)控制方法,三个方法所使用的参数设定。
其中参数tCK为一时钟周期,单位纳秒(ns)。参数tRL为读取等待时间,参数tRTP为读取指令到预充电指令的等待时间,参数tRAS为行指令到预充电指令之间的等待时间,参数tRCD为行指令到列指令之间的等待时间,参数tRP为预充电指令到启动指令之间的等待时间,参数tRC为行周期,相当于参数tRAS加参数tRP的时间,单位皆为时钟周期。IDD0为存储器装置的接收器210、行请求处理电路211、行预解码器212、总体字线解码器221、局部字线解码器222、局部字线驱动器223、存储器阵列224和位线感测放大器225持续执行启动和预充电指令时的电流,IDD1为存储器装置的上述元件持续执行启动、读取和预充电指令时的电流,IDD4W为存储器装置的上述元件持续执行写入指令的电流,IDD4R为存储器装置的上述元件持续执行读取指令时的电流,IDD5为存储器装置的上述元件持续执行更新(REF)指令时的电流,单位为毫安培(mA)。
由表1可知,动态电压频率切换的控制方法及本实施例的控制方法皆可降低电流。虽然动态电压频率切换的控制方法的参数tRL、tRTP、tRAS、tRCD、tRP或tRC的时钟数与正常操作电压的参数的时钟数相同,然而,动态电压频率切换的控制方法的时钟周期的改变了(由5ns延长为6.5ns),因此参数tRL、tRTP、tRAS、tRCD、tRP或tRC的所对应的时间长度也因此而改变了。在此情况下,存储器装置120的操作频率会改变,而存储器控制器110的操作频率也要随着改变。由于存储器控制器110会接收来自处理器的数据读写请求。此时,存储器控制器110、及存储器装置120的操作频率与处理器的操作频率就会不一致,而在处理器的操作频率并未改变的情况下,要去控制不同操作频率的存储器装置就可能会有困难。相对的,本公开藉由维持时钟周期的大小,也就是不改变操作频率,而改变指令之间延迟的时间,例如可以改变参数tRL、tRTP、tRAS、tRCD、tRP或tRC的时间。在此实施例中,本公开的控制方法仅改变tRL和tRTP,就可达到降低存储器装置功率消耗的效果。并且,可在不改变存储器装置的操作频率的情况下节省存储器系统的功率消耗,可维持较高的带宽。
表2
请再参照表2,表2公开了使用正常操作电压的存储器控制方法、动态电压频率切换的控制方法以及本实施例的控制方法的存储器带宽及功率消耗的比较。由表2可知,本实施例的控制方法和动态电压频率切换的控制方法皆可降低存储器的启动功率消耗、读取功率消耗以及写入功率消耗。即本公开的控制方法相较于动态电压频率切换的控制方法可维持在原本的数据传输的最大带宽,也就是不需要降低存储器总线的数据传输速度。
图3绘示依据本公开的图1的存储器系统架构的示意图。存储器系统300包含存储器控制器310以及存储器装置320。存储器控制器310包含一交易队列(transaction queue)单元311、一映射解码单元312、多个指令队列(command queue)单元313、多个存储器区段仲裁器(bank Arbiter)314、多个存储器区块(rank)仲裁器315、一分析单元316、一指令缓冲器317以及一状态表318。存储器控制器310的交易队列单元311接收并暂时存放处理器传来的数据读写请求C1,例如读取(RD)、写入(WR)指令。之后,映射解码单元312将存储器控制指令C1映射解码后传送到指令队列单元313。在此实施例中,每一个存储器区段各有一指令队列单元313以及一存储器区段仲裁器314。指令队列单元313暂存这些解码后的存储器控制指令,而存储器区段仲裁器314会在每一周期选择指令队列单元313中的一指令,将暂存在指令队列单元313中的指令发送到存储器区块仲裁器315。相似地,每一存储器区块也有对应的存储器区块仲裁器315。在此实施例中,每一存储器区块都对应一个状态表318,而状态表318记录每一存储器区块中每一存储器区段的状态。
在此实施例中,例如以存储器区块为单位。存储器装置320包含一或多个存储器区块(rank),标示为Rank 0~Rank N,每一个存储器区块(rank)各包含一或多个存储器区段(bank),标示为Bank 0~Bank K。而存储器控制器310中的分析单元316还包含分析模块330以及切换模块340。每一存储器区块分别对应一分析模块330。分析模块330分析对应某一存储器区块中的多个指令队列单元313中暂存的多个存储器控制指令的状态而产生一控制参数,此控制参数可为一低电压参数或者一正常电压参数,以分别代表存储器装置操作在低电压操作模式VL或者正常电压操作模式VN。之后切换模块340根据控制参数以及存储器装置320的目前操作模式决定是否发出一切换指令。切换指令包含一第一切换指令及一第二切换指令。当存储器装置接收到第一切换指令时,将特定存储器区块与至少部分的存储器内部电路由正常电压操作模式切换至低电压操作模式。相反地,当存储器装置接收到第二切换指令时,将特定存储器区块与至少部分的存储器内部电路由低电压操作模式切换至正常电压操作模式。
例如,如果控制参数为低电压参数而存储器装置320的目前操作也为低电压操作模式,则不发出切换指令。若控制参数为低电压参数而存储器装置320的目前操作模式为正常电压操作模式,则切换模块340发出第一切换指令,以将存储器装置320切换为低电压操作模式VL。如果控制参数为正常电压参数而存储器装置320的目前操作模式为低电压操作模式,则切换模块340发出第二切换指令,以将存储器装置320切换为正常电压操作模式VN。若控制参数为正常电压参数而存储器装置320的目前操作模式也为正常电压操作模式,则不发出切换指令。
在一实施例中,分析模块330分析多个存储器控制指令存储于多个指令队列的状态,例如分析一个存储器区块中不同存储器区段的多个指令队列单元313的分散程度以产生一区块交错(rank interleave)参数β,其中β愈小代表存储器控制指令是较平均地分布在多个指令队列单元313,而β愈大代表分布在多个指令队列单元313的存储器控制指令较不平均,例如存储器控制指令较集中在某一存储器区段的指令队列单元313。分析模块330再根据此区块交错参数β产生控制参数,例如可设定一临界值βth,在低于临界值βth则产生低电压参数,在高于临界值βth则产生正常电压参数。
请参照图4,图4比较了在不同的区块交错参数β的情况下,操作在低电压操作模式或正常电压操作模式的优劣。图4绘示依据不同的区块交错参数β分别操作在低电压操作模式或正常电压操作模式的时序图。如图4左上角的方块所示,假设在β较大的情况下,也就是分散程度较差的情况下,将存储器装置操作在低电压操作模式的情形。假设此时存储器指令都集中在Bank 0(B0),依据表2,在本公开的低电压操作模式时,tRL(读取等待时间)为2个时钟周期,tRTP(读取指令RD到预充电指令PRE的等待时间)为3个时钟周期,tRP(预充电指令到启动指令之间的等待时间)为1个时钟周期,tRCD(行指令到列指令之间的等待时间)为1个时钟周期,也就是说,第一个读取指令到下一个读取指令之间需要7个时钟周期。
如图4左下角的方块所示,假设在β较大的情况下,也就是分散程度较差的情况下,将存储器装置操作在正常电压操作模式的情形。依据表2,在正常电压操作模式时,tRL为1个时钟周期,tRTP为2个时钟周期,tRP为1个时钟周期,tRCD为1个时钟周期,也就是说,第一个读取指令到下一个读取指令之间需要5个时钟周期。
因此,如果在β较大的情况下,将存储器装置操作在低电压操作模式,执行一读取指令会延迟两个时钟周期,如果之后都在同一存储器区段执行读取指令,则会累积两个时钟周期乘以存储器控制指令的数量,而会产生很大的延迟。
另一方面,假设在β较小的情况下,也就是分散程度较平均的情况下,将存储器装置操作在低电压操作模式,如图4右上角的方块所示。此时,tRL一样为2个时钟周期,但是由于存储器控制指令分散在不同存储器区段,因此可在等待时间中同时执行Bank 2(B2)的存储器控制指令ACT及RD,而假设在Bank 0(B0)的读取指令之后间隔2个时钟周期再在Bank 2(B2)执行启动指令,tRCD为1个时钟周期,则在Bank 0的第一个读取指令到下一个读取指令之间共需要4个时钟周期。
又如图4右下角的方块所示,假设在β较小的情况下,也就是分散程度较平均的情况下,将存储器装置操作在正常电压操作模式。此时,tRL为1个时钟周期,在Bank 0(B0)的读取指令之后在Bank 2(B2)执行启动指令之间的等待时间也为2个时钟周期,tRCD为1个时钟周期,也就是说,第一个读取指令到下一个读取指令之间也是需要4个时钟周期。
由上述内容可知,在β较大的情况下,若将存储器装置操作在低电压操作模式,执行每一读取指令会延迟两个时钟周期,此时会影响存储器装置的效能,因此可设定β较大的情况下操作在正常电压操作模式,即不会有上述的执行每一读取指令会延迟两个时钟周期的情况产生。而在β较小的情况下,将存储器装置操作在低电压操作模式则不会产生延迟,因此可设定β较小的情况下操作在低电压操作模式。
在另一实施例中,分析模块330分析存储于多个指令队列的多个存储器控制指令的总量,例如分析一个存储器区块中不同存储器区段的多个指令队列单元313的多个存储器控制指令的总量以产生一请求数量参数NQr,其中NQr愈大代表此存储器区块中的指令队列有较多的存储器控制指令,而NQr愈小代表此存储器区块中的指令队列有较少的存储器控制指令。分析模块330再根据此请求数量参数NQr产生控制参数,例如可设定一临界值NQrth,若请求数量参数NQr高于临界值NQrth,则产生正常电压参数,若请求数量参数NQr低于临界值NQrth,则产生低电压参数。
请参照图5,图5比较了在不同的请求数量参数NQr的情况下操作在低电压操作模式或正常电压操作模式的优劣。图5绘示依据不同的请求数量参数NQr分别操作在低电压操作模式或正常电压操作模式的时序图。如图5左上角的方块所示,假设在NQr较小的情况下,也就是存储器控制指令数目少的情况下,在图5的例中,假设只有一个存储器控制指令的情况下,将存储器装置操作在低电压操作模式时的情形,此时tRL为2个时钟周期。又如图5左下角的方块所示,假设在NQr较小的情况下,将存储器单元操作在正常电压操作模式时,tRL为1个时钟周期。
因此,如果在NQr较小的情况下,将存储器单元操作在低电压操作模式,相较于操作在正常电压操作模式,执行一读取指令会延迟一个时钟周期,并且由于存储器控制指令的总量较少(在此例中后续没有指令),因此延迟的时钟周期也不多。
另一方面,假设在NQr较大的情况下,也就是存储器控制指令数目多的情况下,将存储器单元操作在低电压操作模式,如图5右上角的方块所示。此时,tRL一样为2个时钟周期,但是由于存储器控制指令数目多,也就是后续中还有指令要执行,因此tRTP为3个时钟周期,则在bank 0的第一个读取指令到下一个读取指令之间共需要7个时钟周期。
又如图5右下角的方块所示,假设在NQr较大的情况下,也就是存储器控制指令数目多的情况下,将存储器单元操作在正常电压操作模式。此时,tRL为1个时钟周期,tRTP为2个时钟周期,tRP为1个时钟周期,tRCD为1个时钟周期,也就是说,第一个读取指令到下一个读取指令之间需要5个时钟周期。
因此,如果在NQr较大的情况下,将存储器单元操作在低电压操作模式,相较于操作在正常电压操作模式,执行一读取指令会延迟两个时钟周期,并且由于存储器控制指令的总量较多,因此延迟的时钟周期会更多。
由上述内容可知,在NQr较小的情况下,若将存储器单元操作在低电压操作模式,执行每一读取指令会延迟较少的时钟周期,因此分析模块330例如可设定一临界值NQrth,在NQr低于临界值NQrth的情况下操作在低电压操作模式。而在NQr较大的情况下,将存储器单元操作在低电压操作模式则会产生较多延迟,因此分析模块330可设定NQr高于临界值NQrth的情况下操作在正常电压操作模式,以避免影响存储器装置的效能。
在又一实施例中,分析模块330更可同时分析区块交错参数β以及请求数量参数NQr来决定存储器单元是操作在正常电压操作模式或者低电压操作模式。例如,分析模块330更判断区块交错参数β以及请求数量参数NQr的一乘积S是否大于一临界值Sth,若乘积S大于临界值Sth,则产生代表正常电压操作模式的控制参数,若乘积S小于临界值Sth,则产生代表低电压操作模式的控制参数。
在其他实施例中,切换模块340更根据控制参数以及存储器320的某一存储器区块中的操作状态决定是否发出一切换指令。例如,某一存储器区块的操作状态为一爆发模式(burst mode),也就是将数据D1经由存储器控制器311传回处理器时,为了避免影响数据的传输,切换模块340不发出切换指令,或者指令缓冲器317则缓冲切换模块340发出的切换指令而不进行切换电压的操作。又或者在某一存储器区块的操作状态为一读取模式或一写入模式时,为了避免影响数据的读取或写入,切换模块340不发出切换指令,或者指令缓冲器317也会缓冲切换模块340发出切换指令而不进行切换电压的操作。
图6绘示依据本公开的一实施例用于如图1的存储器系统100的存储器控制方法的流程图。首先,执行步骤S610:判断特定存储器区块的操作状态是否为一爆发模式。在步骤S610中,若特定存储器区块的操作状态是爆发模式,则不发出切换指令,若特定存储器区块的操作状态不是爆发模式,则执行步骤S620,判断特定存储器区块的操作状态是否为一读取模式或一写入模式。在步骤S620中,若特定存储器区块的操作状态是读取模式或写入模式,则不发出该切换指令,若特定存储器区块的操作状态并非读取模式也并非写入模式,则执行步骤S630,分析对应至特定存储器区块的多个存储器控制指令的状态,以产生一控制参数。之后执行步骤S640,判断控制参数是否代表一正常电压操作模式。若在步骤S640中,控制参数代表正常电压操作模式,则执行步骤S650,判断目前的操作模式是否为正常电压操作模式。若在步骤S650中,目前的操作模式为正常电压操作模式,则执行步骤S660,不发出切换指令。若在步骤S650中,目前的操作模式并非正常电压操作模式,则执行步骤S670,发出第二切换指令。
同样的,在步骤640中,若控制参数不是代表正常电压操作模式,则执行步骤S680,判断目前的操作模式是否为一低电压操作模式。若在步骤S680中,目前的操作模式为低电压操作模式,则执行步骤S660,不发出切换指令。若在步骤S680中,目前的操作模式并非低电压操作模式,则执行步骤S690,发出第一切换指令。
上述的流程图仅为一举例说明,本公开并不限定上述步骤的顺序,本领域技术人员可依据实际应用调整执行顺序,或者重复执行上述步骤。
图7绘示依据本公开的存储器控制方法的模拟结果的示意图。在图7中,使用处理器、存储器装置及存储器控制器来模拟六种软件组合(Mix~Mix6)。在此模拟中,设定每次切换需要5%的IDD4W的功率消耗,每次切换还需要一个时钟周期,将Sth设为0.5,每次取样区块交错参数β以及请求数量参数NQ的周期为10个时钟周期,决定每一次切换的周期为50个时钟周期,初始设定存储器在低电压操作模式,模拟的时间为10M的处理器时钟周期。图7中,BWs(GB/s)代表使用本公开的存储器控方法做切换的带宽,而BWn(GB/s)代表不切换电压的带宽,△BW(%)则代表带宽的变化百分比。△Eff(%)代表能量效率的变化百分比,能量效率定义为每个位的读取或写入所消耗的能量的倒数,也就是每位消耗的读取或写入所消耗的能量愈少,能量效率愈高。而γ定义为带宽*能量效率,γs代表使用本公开的存储器控方法做切换的值,γn代表不切换电压的值,△γ代表带宽*能量效率的变化百分比。也就是说,本公开可同时考虑的下降的带宽和节省的能量消耗来决定γ,γ愈大则代表能量效率愈高,下降的带宽愈低,则系统效能愈好。
根据上述实施例,提供了一种存储器系统及存储器控制方法,分析多个存储器控制指令的状态以产生控制参数,并根据控制参数、存储器装置的目前操作模式、及特定存储器区块的操作状态决定是否发出切换指令,再根据切换指令将存储器装置切换于低电压操作模式或正常电压操作模式之间。本公开可在不改变存储器装置的操作频率的情况下节省存储器系统的功率消耗,可维持较高的带宽,相较于已知的降低功率消耗的存储器可保持总线原本的时钟频率。另外,由于存储器装置及存储器控制器的操作频率不需要改变,整个存储器系统不需要复杂的电路设计,也更容易操作。
综上所述,虽然本公开已以多个实施例公开如上,然其并非用以限定本公开。本公开所属技术领域的技术人员在不脱离本公开的精神和范围内,当可作各种的更动与润饰。因此,本公开的保护范围当视所附权利要求书界定范围为准。
Claims (22)
1.一种存储器系统,包括:
存储器装置,包含多个存储器内部电路与存储器阵列,这些存储器内部电路与该存储器阵列电性连接,该存储器阵列包括多个存储器区块,这些存储器区块包括特定存储器区块;以及
存储器控制器,包括:
分析模块,用以分析对应至该特定存储器区块的多个存储器控制指令的状态,以产生控制参数;及
切换模块,用以根据该控制参数、该特定存储器区块的目前操作模式、及该特定存储器区块的操作状态,决定是否发出切换指令,该切换指令包含第一切换指令及第二切换指令;
其中,当该存储器装置接收到该第一切换指令时,该特定存储器区块与至少部分的这些存储器内部电路由正常电压操作模式切换至低电压操作模式。
2.如权利要求1所述的存储器系统,其中该存储器控制器还包括对应至该特定存储器区块的多个指令队列,该分析模块还用以分析这些存储器控制指令存储于这些指令队列的状态,来产生区块交错参数,该分析模块并根据该区块交错参数产生该控制参数。
3.如权利要求1所述的存储器系统,其中该存储器控制器还包括对应至该特定存储器区块的多个指令队列,该分析模块还用以分析存储于这些指令队列的这些存储器控制指令的总量,以产生请求数量参数,并根据该请求数量参数产生该控制参数。
4.如权利要求1所述的存储器系统,其中该存储器控制器还包括对应至该特定存储器区块的多个指令队列,该分析模块还用以分析这些存储器控制指令存储于这些指令队列的状态,来产生区块交错参数,并分析存储于这些指令队列的这些存储器控制指令的总量,以产生请求数量参数,该分析模块根据该区块交错参数以及该请求数量参数产生该控制参数。
5.如权利要求4所述的存储器系统,其中该分析模块还用以判断该区块交错参数以及该请求数量参数的乘积是否大于临界值,若该乘积大于该临界值,则产生代表该正常电压操作模式的该控制参数。
6.如权利要求5所述的存储器系统,其中该切换模块还用以判断该特定存储器区块的该目前操作模式为该正常电压操作模式或该低电压操作模式,当该目前操作模式为该低电压操作模式,则发出该第二切换指令,以将该特定存储器区块与至少部分的这些存储器内部电路由该低电压操作模式切换至该正常电压操作模式。
7.如权利要求1所述的存储器系统,其中该切换模块还用以判断该特定存储器区块的该操作状态是否为爆发模式,若该特定存储器区块的该操作状态为该爆发模式,则不发出该切换指令。
8.如权利要求1所述的存储器系统,其中该切换模块还用以判断该特定存储器区块的该操作状态是否为读取模式或写入模式,若该特定存储器区块的该操作状态为该读取模式或该写入模式,则不发出该切换指令。
9.如权利要求1所述的存储器系统,其中该存储器内部电路包含多个时序相关电路及多个时序独立电路,当该存储器装置接收到该第一切换指令时,这些时序独立电路由该正常电压操作模式切换至该低电压操作模式。
10.如权利要求9所述的存储器系统,其中这些时序相关电路包含多个接收器、存储器阵列、位线感测放大器、芯片外驱动电路、数据输入/输出脉冲电路以及数据输入/输出电路。
11.如权利要求9所述的存储器系统,其中这些时序独立电路包含行请求处理电路、行预解码器、总体字线解码器、局部字线解码器、列请求处理电路、列解码器、位线开关驱动器、局部字线驱动器、数据放大器、数据输入缓冲电路以及数据输出缓冲电路。
12.一种用于存储器系统的存储器控制方法,该存储器系统包括存储器装置及存储器控制器,该存储器装置包含多个存储器内部电路与存储器阵列,这些存储器内部电路与该存储器阵列电性连接,该存储器阵列包括多个存储器区块(Rank),这些存储器区块包括特定存储器区块,该存储器控制方法包括:
分析对应至该特定存储器区块的多个存储器控制指令的状态,以产生控制参数;
根据该控制参数、该特定存储器区块的目前操作模式、及该特定存储器区块的操作状态,决定是否发出切换指令,该切换指令包含第一切换指令及第二切换指令;以及
当该存储器装置接收到该第一切换指令时,将该特定存储器区块与至少部分的这些存储器内部电路由正常电压操作模式切换至低电压操作模式。
13.如权利要求12所述的存储器控制方法,该存储器控制器包括对应至该特定存储器区块的多个指令队列,其中分析对应至该特定存储器区块的这些存储器控制指令的状态以产生该控制参数的步骤包含:
分析这些存储器控制指令存储于这些指令队列的状态,来产生区块交错参数;以及
根据该区块交错参数产生该控制参数。
14.如权利要求12所述的存储器控制方法,该存储器控制器包括对应至该特定存储器区块的多个指令队列,其中分析对应至该特定存储器区块的这些存储器控制指令的状态以产生该控制参数的步骤包含:
分析存储于这些指令队列的这些存储器控制指令的总量,以产生一请求数量参数;以及
根据该请求数量参数产生该控制参数。
15.如权利要求12所述的存储器控制方法,该存储器控制器还包括对应至该特定存储器区块的多个指令队列,其中分析对应至该特定存储器区块的这些存储器控制指令的状态以产生该控制参数的步骤包含:
分析这些存储器控制指令存储于这些指令队列的状态,来产生区块交错参数;
分析存储于这些指令队列的这些存储器控制指令的总量,以产生请求数量参数;以及
根据该区块交错参数以及该请求数量参数产生该控制参数。
16.如权利要求15所述的存储器控制方法,其中分析对应至该特定存储器区块的这些存储器控制指令的状态以产生该控制参数的步骤还包含:
判断该区块交错参数以及该请求数量参数的乘积是否大于临界值,若该乘积大于该临界值,则产生代表该正常电压操作模式的该控制参数。
17.如权利要求16所述的存储器控制方法,其中根据该控制参数、该特定存储器区块的该目前操作模式、及该特定存储器区块的该操作状态决定是否发出该切换指令的步骤包含:
判断该特定存储器区块的该目前操作模式为该正常电压操作模式或该低电压操作模式,当该目前操作模式为该低电压操作模式,则发出该第二切换指令,以将该特定存储器区块与至少部分的这些存储器内部电路由该低电压操作模式切换至该正常电压操作模式。
18.如权利要求12所述的存储器控制方法,其中根据该控制参数、该特定存储器区块的该目前操作模式、及该特定存储器区块的该操作状态决定是否发出该切换指令的步骤还包含:
判断该特定存储器区块的该操作状态是否为爆发模式,若该特定存储器区块的该操作状态为该爆发模式,则不发出该切换指令。
19.如权利要求12所述的存储器控制方法,其中根据该控制参数、该特定存储器区块的该目前操作模式、及该特定存储器区块的该操作状态决定是否发出该切换指令的步骤还包含:
判断该特定存储器区块的该操作状态是否为读取模式或写入模式,若该特定存储器区块的该操作状态为该读取模式或该写入模式,则不发出该切换指令。
20.如权利要求12所述的存储器控制方法,其中该存储器包含多个时序相关电路及多个时序独立电路,其中将该特定存储器区块与至少部分的这些存储器内部电路由该正常电压操作模式切换至该低电压操作模式的步骤包含:
当该存储器装置接收到该第一切换指令时,将这些时序独立电路由该正常电压操作模式切换至该低电压操作模式。
21.如权利要求19所述的存储器控制方法,其中些时序相关电路包含多个接收器、存储器阵列、位线感测放大器、芯片外驱动电路、数据输入/输出脉冲电路以及数据输入/输出电路。
22.如权利要求19所述的存储器控制方法,其中这些时序独立电路包含行请求处理电路、行预解码器、总体字线解码器、局部字线解码器、列请求处理电路、列解码器、位线开关驱动器、局部字线驱动器、数据放大器、数据输入缓冲电路以及数据输出缓冲电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/919,724 US9905277B2 (en) | 2015-06-30 | 2015-10-21 | Memory controlling method and memory system |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104121085A TWI564893B (zh) | 2015-06-30 | 2015-06-30 | 記憶體控制方法及其系統 |
TW104121085 | 2015-06-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106328186A true CN106328186A (zh) | 2017-01-11 |
CN106328186B CN106328186B (zh) | 2019-03-08 |
Family
ID=57725753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510540007.7A Active CN106328186B (zh) | 2015-06-30 | 2015-08-28 | 存储器控制方法及其系统 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN106328186B (zh) |
TW (1) | TWI564893B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10891990B2 (en) | 2018-09-27 | 2021-01-12 | Winbond Electronics Corp. | Memory device |
CN113010445A (zh) * | 2019-12-20 | 2021-06-22 | 爱思开海力士有限公司 | 数据存储装置、其操作方法及使用其的存储系统 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11170830B2 (en) * | 2020-02-11 | 2021-11-09 | Taiwan Semiconductor Manufacturing Company Limited | Word line driver for low voltage operation |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070171745A1 (en) * | 2004-04-20 | 2007-07-26 | Hynix Semiconductor, Inc. | BLEQ driving circuit in semiconductor memory device |
CN102194511A (zh) * | 2011-03-29 | 2011-09-21 | 山东华芯半导体有限公司 | 储存器阵列结构及其局部字线驱动模块和驱动方法 |
CN103247337A (zh) * | 2012-02-09 | 2013-08-14 | 旺宏电子股份有限公司 | 具有分段字线的热辅助闪存 |
JP2014059939A (ja) * | 2012-09-19 | 2014-04-03 | Fujitsu Semiconductor Ltd | リフレッシュ制御装置およびリフレッシュ制御方法、並びに、半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5583457A (en) * | 1992-04-14 | 1996-12-10 | Hitachi, Ltd. | Semiconductor integrated circuit device having power reduction mechanism |
TW318932B (zh) * | 1995-12-28 | 1997-11-01 | Hitachi Ltd | |
JPH10228773A (ja) * | 1997-02-14 | 1998-08-25 | Hitachi Ltd | ダイナミック型ram |
JP4651766B2 (ja) * | 1999-12-21 | 2011-03-16 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
JP2004070805A (ja) * | 2002-08-08 | 2004-03-04 | Fujitsu Ltd | 内部電源電圧が制御される半導体集積回路 |
US9647453B2 (en) * | 2013-08-02 | 2017-05-09 | Samsung Electronics Co., Ltd. | Dual supply memory |
-
2015
- 2015-06-30 TW TW104121085A patent/TWI564893B/zh active
- 2015-08-28 CN CN201510540007.7A patent/CN106328186B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070171745A1 (en) * | 2004-04-20 | 2007-07-26 | Hynix Semiconductor, Inc. | BLEQ driving circuit in semiconductor memory device |
CN102194511A (zh) * | 2011-03-29 | 2011-09-21 | 山东华芯半导体有限公司 | 储存器阵列结构及其局部字线驱动模块和驱动方法 |
CN103247337A (zh) * | 2012-02-09 | 2013-08-14 | 旺宏电子股份有限公司 | 具有分段字线的热辅助闪存 |
JP2014059939A (ja) * | 2012-09-19 | 2014-04-03 | Fujitsu Semiconductor Ltd | リフレッシュ制御装置およびリフレッシュ制御方法、並びに、半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10891990B2 (en) | 2018-09-27 | 2021-01-12 | Winbond Electronics Corp. | Memory device |
CN113010445A (zh) * | 2019-12-20 | 2021-06-22 | 爱思开海力士有限公司 | 数据存储装置、其操作方法及使用其的存储系统 |
Also Published As
Publication number | Publication date |
---|---|
CN106328186B (zh) | 2019-03-08 |
TW201701286A (zh) | 2017-01-01 |
TWI564893B (zh) | 2017-01-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7225312B2 (en) | Multi-bank memory accesses using posted writes | |
CN100594550C (zh) | 用于降低单片直流电源的片上终接电路、方法及存储系统 | |
US20180247682A1 (en) | Methods for reading data from a storage buffer including delaying activation of a column select | |
KR100770703B1 (ko) | 메모리 시스템의 전력 쓰로틀링 방법 및 메모리 시스템 | |
Weis et al. | Exploration and optimization of 3-D integrated DRAM subsystems | |
CN103927268A (zh) | 一种存储器的访问方法及装置 | |
CN106328186A (zh) | 存储器控制方法及其系统 | |
WO2018128714A1 (en) | Partial page access in a low power memory system | |
JP2014154119A (ja) | メモリ制御装置及び半導体記憶装置 | |
JP2016218721A (ja) | メモリ制御回路およびメモリ制御方法 | |
Talati et al. | Concept: A column-oriented memory controller for efficient memory and pim operations in rram | |
CN113900818A (zh) | Ddr存储器数据读写调度方法和装置 | |
JPH07175712A (ja) | メモリ装置 | |
CN105702281B (zh) | 一种基于分级位线结构的sram半选干扰消除结构 | |
CN103019624A (zh) | 一种相变内存装置 | |
CN104331145A (zh) | 一种降低ddr3内存写操作功耗的实现方法 | |
US6650586B1 (en) | Circuit and system for DRAM refresh with scoreboard methodology | |
US6324122B1 (en) | RAM synchronized with a signal | |
US7626884B2 (en) | Optimizing mode register set commands | |
Lee et al. | A 1.6-Gb/s/pin double data rate SDRAM with wave-pipelined CAS latency control | |
JPH0256760B2 (zh) | ||
CN102751966A (zh) | 延迟电路和存储器的潜伏时间控制电路及其信号延迟方法 | |
WO2009055470A1 (en) | Digital memory with controllable input/output terminals | |
CN100550199C (zh) | 存储器控制电路与方法 | |
CN102033832A (zh) | 一种同步动态存储器访存控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |