CN106301468A - 发送电路、接收电路和串行信号传输系统 - Google Patents
发送电路、接收电路和串行信号传输系统 Download PDFInfo
- Publication number
- CN106301468A CN106301468A CN201610580593.2A CN201610580593A CN106301468A CN 106301468 A CN106301468 A CN 106301468A CN 201610580593 A CN201610580593 A CN 201610580593A CN 106301468 A CN106301468 A CN 106301468A
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- direct current
- along
- current square
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0002—Serial port, e.g. RS232C
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0004—Parallel ports, e.g. centronics
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/38—Universal adapter
- G06F2213/3852—Converter between protocols
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
Abstract
本发明实施例提供了发送电路、接收电路和串行信号传输系统,其中,所述发送电路的输入端用于接收直流方波信号,输出端用于连接传输线;所述发送电路包括取沿电路;所述取沿电路用于对所述直流方波信号进行沿信息提取,生成交流信号并将所述交流信号输出至所述传输线;其中,所述交流信号中包括所述直流方波信号的沿信息,并且所述直流方波信号和所述交流信号均为串行信号。本申请实施例不再使用直流方波信号中的高、低电平传输信息,而是通过包括直流方波信号的沿信息的交流信号传输信息,即使交流信号由于信号干扰使得波形产生变化,也很难对沿信息产生影响,从而提高了抗干扰能力并减少了误码率。
Description
技术领域
本发明实施例涉及通信技术领域,尤其是涉及发送电路、接收电路和串行信号传输系统。
背景技术
随着芯片集成度越来越高,越来越多的芯片采用串行通信的方式进行片间互联,有效节约芯片管脚。从而使得串行信号传输系统得到了广泛的发展及应用。
串行信号传输系统包括发送电路和接收电路,该发送电路将串行信号输出至传输线,该串行信号经过传输线传输后由接收电路进行接收。例如,在串行传输(英文:serialize and deserialize,简称:SerDes)电路或者低压差分信号(英文:Low VoltageDifferential Signaling,简称:LVDS)电路中,发送器将并行信号转换成串行信号,通过发送电路将串行信号输出至传输线,该串行信号经过传输线传输至接收器,接收器通过接收电路接收串行信号,并且将接收到的串行信号恢复成并行信号。
其中,发送电路输出至传输线的串行信号通常为直流方波信号。然而,直流方波信号由于通过高、低电平传输信息,因此抗干扰能力较差,例如由于码间干扰、信号串扰、传输时延等信号干扰,很容易使得高、低电平出现非理想波形,进一步导致误码率较高。
发明内容
本发明实施例解决的技术问题在于提供发送电路、接收电路和串行信号传输系统,以实现在传输串行信号时提高抗干扰能力,进一步减少误码率。
为此,本发明实施例解决技术问题的技术方案是:
第一方面,本发明实施例提供了一种发送电路,所述发送电路的输入端用于接收直流方波信号,输出端用于连接传输线;所述发送电路包括取沿电路;
所述取沿电路用于对所述直流方波信号进行沿信息提取,生成交流信号并将所述交流信号输出至所述传输线;
其中,所述交流信号中包括所述直流方波信号的沿信息,并且所述直流方波信号和所述交流信号均为串行信号。
在第一方面的第一种可能的实现方式中,所述交流信号的波峰对应所述直流方波信号的上升沿,所述交流信号的波谷对应所述直流方波信号的下降沿;或者,
所述交流信号的波峰对应所述直流方波信号的下降沿,所述交流信号的波谷对应所述直流方波信号的上升沿。
在第一方面的第二种可能的实现方式中,所述发送电路还包括与所述取沿电路串联的驱动电路,所述驱动电路位于所述取沿电路的前端;
所述驱动电路用于对所述直流方波信号进行功率放大,生成功率放大信号并将所述功率放大信号输出至所述取沿电路;
所述取沿电路用于对所述驱动电路输出的所述功率放大信号进行沿信息提取,生成所述交流信号并将所述交流信号输出至所述传输线。
在第一方面的第三种可能的实现方式中,所述发送电路还包括与所述取沿电路串联的驱动电路,所述取沿电路位于所述驱动电路的前端;
所述取沿电路用于对所述直流方波信号进行沿信息提取,生成沿信号并将所述沿信号输出至所述驱动电路;
所述驱动电路用于对所述取沿电路输出的所述沿信号进行功率放大,生成所述交流信号并将所述交流信号输出至所述传输线。
在第一方面的第四种可能的实现方式中,所述发送电路还包括位于所述取沿电路前端的单端转差分电路;
所述单端转差分电路用于将所述直流方波信号进行单端到差分的信号转换,生成差分信号;
所述取沿电路用于对所述单端转差分电路输出的所述差分信号进行沿信息提取,生成所述交流信号并将所述交流信号输出至传输线。
在第一方面的第五种可能的实现方式中,所述取沿电路包括至少一个电容或者直流转交流电路。
第二方面,本发明实施例提供了一种发送器,包括并串转换电路,以及上述发送电路的任一种可能的实现方式;
其中,所述并串转换电路用于将并行信号进行并行到串行的信号转换生成所述直流方波信号,并将所述直流方波信号输出至所述发送电路的输入端;
所述发送器用于串行传输SerDes电路或者低压差分信号LVDS电路中。
第三方面,本发明实施例提供了一种接收电路,所述接收电路的输入端用于连接传输线;所述接收电路包括恢复电路;
所述恢复电路用于从所述传输线输出的交流信号中检测出沿信息,根据所述沿信息将所述交流信号恢复成直流方波信号;
其中,所述交流信号中包括所述直流方波信号的沿信息,并且所述直流方波信号和所述交流信号均为串行信号。
在第三方面的第一种可能的实现方式中,所述交流信号的波峰对应所述直流方波信号的上升沿,所述交流信号的波谷对应所述直流方波信号的下降沿;或者,
所述交流信号的波峰对应所述直流方波信号的下降沿,所述交流信号的波谷对应所述直流方波信号的上升沿。
在第三方面的第二种可能的实现方式中,所述恢复电路包括串联的放大电路和锁存电路;
所述放大电路用于对所述交流信号进行放大,生成交流放大信号并将所述交流放大信号输出至所述锁存电路;
所述锁存电路用于对所述放大电路输出的所述交流放大信号进行锁存,生成所述直流方波信号。
在第三方面的第三种可能的实现方式中,所述恢复电路包括比较电路;
所述比较电路用于对所述交流信号进行比较,生成所述直流方波信号。
在第三方面的第四种可能的实现方式中,还包括位于所述恢复电路前端的共模调整电路;
所述共模调整电路用于对所述传输线输出的所述交流信号的电平值进行整体调整,使得调整后的电平值位于所述恢复电路的电平检测范围。
在第三方面的第五种可能的实现方式中,还包括位于所述恢复电路前端的至少一个隔直电容。
第四方面,本发明实施例提供了一种接收器,包括上述接收电路的任一种可能的实现方式,以及串并转换电路;
所述接收电路还用于将所述直流方波信号输出至所述串并转换电路;
所述串并转换电路用于将所述接收电路输出的所述直流方波信号进行串行到并行的转换,生成并行信号;
所述接收器用于串行传输SerDes电路或者低压差分信号LVDS电路中。
第五方面,本发明实施例提供了一种串行信号传输系统,包括发送电路和接收电路,所述发送电路的输入端用于接收直流方波信号,所述发送电路的输出端和所述接收电路的输入端用于连接传输线;
所述发送电路包括取沿电路;所述取沿电路用于对所述直流方波信号进行沿信息提取,生成交流信号并将所述交流信号输出至所述传输线,所述交流信号中包括所述直流方波信号的沿信息;
所述接收电路包括恢复电路;所述恢复电路用于从所述传输线输出的所述交流信号中检测出所述沿信息,根据所述沿信息将所述交流信号恢复成所述直流方波信号;
其中,所述直流方波信号和所述交流信号均为串行信号。
第六方面,本发明实施例提供了一种发送方法,用于上述发送电路的任一种可能的实现方式;所述发送方法包括:
所述发送电路对所述直流方波信号进行沿信息提取生成所述交流信号;
所述发送电路将所述交流信号输出至所述传输线
第七方面,本发明实施例提供了一种接收方法,用于上述接收电路的任一种可能的实现方式;所述接收方法包括:
所述接收电路从所述传输线输出的交流信号中检测出沿信息;
所述接收电路根据所述沿信息将所述交流信号恢复成直流方波信号。
通过上述技术方案可知,本发明实施例的发送电路在传输串行信号时,不再直接采用直流方波信号,而是通过发送电路中的取沿电路对所述直流方波信号进行沿信息提取,生成包括所述直流方波信号的沿信息的交流信号,并采用所述交流信号进行传输。可见,本申请实施例不再使用直流方波信号中的高、低电平传输信息,而是通过包括直流方波信号的沿信息的交流信号传输信息,即使交流信号由于信号干扰使得波形产生变化,也很难对其中的沿信息产生影响,从而提高了抗干扰能力,进一步减少了误码率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为一种Serdes电路的系统示意图;
图2为一种直流方波信号的示意图;
图3为出现抖动现象的直流方波信号的示意图;
图4为一种发送电路的结构示意图;
图5为本发明实施例提供的发送电路100的一种实施例的结构示意图;
图6为本发明实施例提供的发送电路100的另一种实施例的结构示意图;
图7为本发明实施例提供的一种交流信号的示意图;
图8为本发明实施例提供的发送电路100的另一种实施例的结构示意图;
图9为本发明实施例提供的发送电路100的另一种实施例的结构示意图;
图10为本发明实施例提供的发送器10的一种实施例的结构示意图;
图11为本发明实施例提供的接收电路400的一种实施例的结构示意图;
图12为本发明实施例提供的接收电路400的另一种实施例的结构示意图;
图13为本发明实施例提供的接收电路400的另一种实施例的结构示意图;
图14为本发明实施例提供的接收器20的一种实施例的结构示意图;
图15为本发明实施例提供的发送方法的一种方法实施例的流程示意图;
图16为本发明实施例提供的接收方法的一种方法实施例的流程示意图。
具体实施方式
随着越来越多的芯片采用串行通信的方式进行片间互联,SerDes电路、LVDS电路等串行信号传输系统得到了广泛的发展以及应用。
串行信号传输系统包括发送电路和接收电路,该发送电路将串行信号输出至传输线,该串行信号经过传输线传输后由接收电路进行接收。例如图1所示的一种Serdes电路中,串行器(相当于发送器)包括发送电路,解串器(相当于接收器)包括接收电路和时钟恢复(英文:Clock data recovery,简称:CDR)电路。串行器将并行信号转换成串行信号,通过该发送电路将串行信号输出至传输线,该串行信号经过传输线传输至解串器,解串器通过接收电路接收串行信号后,CDR电路根据该串行信号进行时钟恢复,并将该串行信号与恢复出的时钟对齐,解串器将对齐后的串行信号恢复成并行信号。
其中,发送电路输出至传输线的串行信号通常为直流方波信号。直流方波信号指的是由低电平(例如0电平)和高电平(例如1电平)构成的电平信号,例如图2所示。需要说明的是,本申请实施例中所提及的直流方波信号,可能会由于干扰产生变形,但实质上仍然是方波信号。
然而,直流方波信号由于通过高、低电平传输信息,因此抗干扰能力较差,具体而言,直流方波信号对码间干扰、信号串扰、传输时延等信号干扰比较敏感,很容易使得高、低电平出现非理想波形,例如可能会出现如图3所示的过冲波形。当出现非理想波形时,高、低电平无法被正确检测,导致误码率较高。
此外,直流方波信号还会由于电平衰减等原因出现非理想波形,同样会导致误码率较高。
为了解决上述由于抗干扰能力差、电平衰减而导致的误码率高的问题,一种方式是在发送电路中设置均衡电路。例如图4所示,一种发送电路包括单端转差分电路、均衡电路和驱动电路,其中,该单端转差分电路用于对图2所示的串行信号进行单端到差分的信号转换,该均衡电路用于对传输线的损耗进行均衡补偿,该驱动电路用于驱动传输线的负载。
虽然图4所示的发送电路通过均衡电路减缓了直流方波信号抗干扰能力差、电平衰减等特性造成的误码率高的问题,然而,该均衡电路不仅会导致功耗较大,尤其难以适用于功耗要求较低的设备,例如手机等移动终端中,而且还会一定程度地增加电路复杂度。
此外,由于该驱动电路直接连接所述传输线,因此需要较高的驱动能力直接驱动该传输线的负载,另外,由于驱动的是直流方波信号也会导致驱动电路需要较高的驱动能力,驱动能力的增加将会导致较高的驱动功耗。本发明实施例解决的技术问题在于提供发送电路、接收电路和串行信号传输系统,以实现在传输串行信号时不再采用直流方波信号,而是采用包括直流方波信号的沿信息的交流信号,不需要功耗较高的均衡电路就能够提高抗干扰能力、避免电平衰减,从而减少误码率。此外,本申请实施例对驱动电路的驱动能力和驱动功耗要求也较低。
请参阅图5,本发明实施例提供了发送电路100的一种装置实施例。本发明实施例中的发送电路100的输入端用于接收直流方波信号,发送电路100的输出端用于连接传输线200。
在本发明实施例中,发送电路100包括取沿电路101。
取沿电路101用于对该直流方波信号进行沿信息提取,生成交流信号,并将该交流信号输出至传输线200。其中,该直流方波信号和该交流信号均为串行信号。并且该直流方波信号可以是由并串转换电路生成,也可以由其它电路生成,本申请实施例对此并不加以限定。
取沿电路101也可以称为沿检测电路(英文:edge detect module),具体用于进行沿信息提取,也就是提取出直流方波信号中的上升沿和下降沿信息,因此,生成的交流信号中包括了直流方波信号的沿信息。并且,交流信号的波形特征与沿信息相对应。其中波形特征包括波峰、波谷等用于体现波形的特征,也就是说交流信号通过波峰、波谷等波形特征携带所述沿信息,在一种可选的实现方式中,所述交流信号的波峰对应所述直流方波信号的上升沿,所述交流信号的波谷对应所述直流方波信号的下降沿;在另一种可选的实现方式中,所述交流信号的波峰对应所述直流方波信号的下降沿,所述交流信号的波谷对应所述直流方波信号的上升沿。例如,取沿电路101对图2所示的直流方波信号进行沿信息提取,能够得到如图7所示的交流信号,图7中的交流信号的波峰和波谷分别对应直流方波信号的上升沿和下降沿。
在本发明实施例中,所述发送电路100还可以包括与取沿电路101串联的驱动电路102。驱动电路102具体用于进行功率放大,从而驱动发送电路100输出的交流信号在传输线200上的传输。具体地,取沿电路101和驱动电路102用于对该直流方波信号分别进行沿信息提取和功率放大,生成所述交流信号。
在本发明实施例中,取沿电路101和驱动电路102的位置关系可以如图6所示,取沿电路101位于驱动电路102的前端;具体地,取沿电路101用于对直流方波信号进行沿信息提取,生成沿信号并将该沿信号输出至驱动电路102;驱动电路102用于对取沿电路101输出的沿信号进行功率放大,生成所述交流信号并将所述交流信号输出至传输线200。其中,取沿电路101位于驱动电路102的前端,指的是取沿电路101的输出端与驱动电路102的输入端直接相连或者间接相连(例如通过其他电路相连)。
在图6中,由于驱动电路102直接连接传输线200,驱动电路102能够根据传输线200上的负载自适应调整驱动能力。例如,可以在传输线200较长(此时通常负载较大)时,增大驱动电路102的驱动能力从而增加输出距离,或者也可以在传输线200较短(即负载较小)时,减少驱动电路102的驱动能力从而减少功耗。
在另一种实施例中,也可以将所述取沿电路101和驱动电路102的位置互换。例如图8所示,驱动电路102位于取沿电路101的前端;具体地,驱动电路102用于对所述直流方波信号进行功率放大,生成功率放大信号,并将该功率放大信号输出至取沿电路101;取沿电路101用于对驱动电路102输出的所述功率放大信号进行沿信息提取,生成所述交流信号。其中,驱动电路102位于取沿电路101的前端,指的是驱动电路102的输出端与取沿电路101的输入端直接或者间接相连(例如通过其他电路相连)。
本实施例的发送电路100的工作过程包括:
发送电路100接收串行的、直流方波信号,所述直流方波信号可以如图2所示,发送电路100中的取沿电路101对所述直流方波信号进行沿信息提取,生成串行的、交流信号,其中,所述交流信号可以如图7所示,波峰和波谷分别对应直流方波信号的上升沿和下降沿。发送电路100将生成的交流信号输出至传输线200,该交流信号经传输线200传输后,可以由接收电路进行接收。接收电路可以利用所述交流信号中的沿信息还原出所述直流方波信号。
其中,发送电路100可以用于Serdes电路、LVDS电路等串行信号传输系统中。
通过上述技术方案可知,本实施例的发送电路100在传输串行信号时,不再直接采用直流方波信号,而是通过取沿电路501对所述直流方波信号进行沿信息提取,生成包括所述直流方波信号的沿信息的交流信号,并采用所述交流信号进行传输。可见,本申请实施例不再使用直流方波信号中的高、低电平传输信息,而是通过包括直流方波信号的沿信息的交流信号传输信息,即使交流信号由于信号干扰使得波形产生变化,也很难对其中的沿信息产生影响,从而提高了抗干扰能力,进一步减少了误码率。另外,由于交流电平信息不存在高、低电平,因此不会存在电平衰减的问题,因此也解决了由于电平衰减而导致的误码率高的问题。
举例说明,当采用如图2所示的直流方波信号传输串行信号时,若该直流方波信号由于码间干扰、信号串扰、传输时延等信号干扰,出现如图3所示的过冲波形或者其他非理想波形时,传输的高、低电平无法被正确检测,导致误码率较高。然而,当采用如图7所示的交流信号传输串行信号时,即使该交流信号由于信号干扰出现波形产生变化,例如波峰的峰值降低,但是仍然能够从该交流信号中检测出波峰和波谷,也就是说传输的沿信息仍然能够被正确检测,从而误码率较低。
其次,本发明实施例中由于采用了交流信号传输串行信号,提高了抗干扰能力,不需要在电路中采用均衡电路进行均衡补偿,从而进一步节约了功耗,尤其适用于功耗低于一定阈值的设备,例如手机等移动终端,发送电路和接收电路的实测功耗能够低于12毫瓦。同时也更加适用于传输线距离较短的场景,例如,传输线距离小于10厘米。
此外,在图6所示的电路结构中,虽然驱动电路102仍然是直接连接传输线200,但由于驱动电路102向传输线200输出的是交流信号,而不是直流方波信号,而驱动交流信号相比于驱动直流方波信号,需要的驱动能力要求更低。并且在图8所示的电路结构中,驱动电路102不直接连接传输线200,从而不需要直接驱动传输线200的负载,能够进一步降低对驱动电路102的驱动能力的要求,减少驱动功耗。
在本发明实施例中,发送电路100输出的交流信号既可以是差分信号也可以是单端信号。下面具体说明。
例如图9所示,发送电路100还可以包括位于取沿电路101前端的单端转差分电路103。
其中,单端转差分电路103用于将所述直流方波信号进行单端到差分的信号转换,生成差分信号;取沿电路101用于对单端转差分电路103输出的所述差分信号进行沿信息提取,生成所述交流信号并将所述交流信号输出至传输线200。
此外,为了实现节省引脚等目的,发送电路100也可以不包括单端转差分电路,所述交流信号和所述直流方波信号均为单端信号。
下面本发明实施例将分别提供取沿电路101和驱动电路102的可选的实现方式。
可选的,取沿电路101包括至少一个电容。例如图9所示,单端转差分电路103包括两个输出端,取沿电路101包括至少两组电容,每组电容和单端转差分电路103的每个输出端分别对应连接(图9为间接连接)。本发明实施例对每组电容的电容个数并不加以限定,可以如图9所示为1个,也可以为多个。
除了电容之外,取沿电路501还可以为其他形式的沿检测电路,例如可以包括直流转交流电路。
本申请中提到的直流方波信号既可以包括电压信号,也可以包括电流信号。其中,若取沿电路501包括电容,或者驱动电路位于取沿电路501的前端,则所述直流方波信号为电压信号,其他情况时可以为电压信号也可以为电流信号。
可选的,驱动电路102包括功率放大电路,具体可以包括至少一个功率放大器。例如图9所示,单端转差分电路103包括两个输出端,驱动电路102包括至少两组功率放大器,每组功率放大器和单端转差分电路103的每个输出端分别对应连接(图9为直接连接)。本发明实施例对于每组功率放大器的功率放大器个数并不加以限制,可以如图9所示为2个,也可以为1个或者大于2个。
图9中取沿电路101和驱动电路102之间的位置可以互换。
需要说明的是,本申请实施例中的发送电路100既可以为设置于发送器中的内置电路,也可以为独立的外置电路,本发明实施例对此并不加以限定。下面说明发送电路设置于发送器中的一个具体实施例。
请参阅图10,本发明实施例提供了发送器10的一种装置实施例,本实施例的发送器10包括并串转换电路300以及发送电路100。
并串转换电路300用于将并行信号进行并行到串行的信号转换生成所述直流方波信号,并将所述直流方波信号输出至发送电路100的输入端。发送电路100为本发明实施例提供的发送电路的任一实施例。
其中,发送器10可以用于Serdes电路、LVDS电路等串行信号传输系统中。例如,发送器10可以为Serdes电路中的串行器。
对应上述发送电路和发送器,本申请所述还提供了接收电路和接收器的装置实施例。下面具体说明。
如图11所示,本发明实施例提供了接收电路400的一种装置实施例。本发明实施例中的接收电路400的输入端用于连接传输线200。
在本发明实施例中,接收电路400包括恢复电路。
所述恢复电路用于从传输线200输出的交流信号中检测出沿信息,根据所述沿信息将所述交流信号恢复成直流方波信号。其中,所述交流信号中包括所述直流方波信号的沿信息,并且所述直流方波信号和所述交流信号均为串行信号。并且,所述交流信号可以是由上述任一实施例中的发送电路100生成并输出的信号。
其中,所述交流信号的波形特征与沿信息相对应。所述波形特征包括波峰、波谷等特征,也就是说交流信号通过波峰、波谷等波形特征携带所述沿信息。在一种可选的实现方式中,所述交流信号的波峰对应所述直流方波信号的上升沿,所述交流信号的波谷对应所述直流方波信号的下降沿;在另一种可选的实现方式中,所述交流信号的波峰对应所述直流方波信号的下降沿,所述交流信号的波谷对应所述直流方波信号的上升沿。例如,所述恢复电路可以将如图7所示的交流信号恢复成如图2所示的直流方波信号,其中,图7中的交流信号的波峰和波谷分别对应直流方波信号的上升沿和下降沿。
图11和图12分别提供了恢复电路的两种具体结构,下面分别说明。
所述恢复电路可以如图11所示,包括串联的放大电路401和锁存电路402。
其中,放大电路401用于对所述交流信号进行放大,生成交流放大信号并将所述交流放大信号输出至锁存电路402。其中,放大电路401可以包括一个或多个放大器,例如电压放大器、电流放大器等。锁存电路402用于对放大电路401输出的所述交流放大信号进行锁存,生成所述直流方波信号。锁存电路402可以包括一个或多个锁存器。
所述恢复电路也可以如图12所示,包括比较电路403,比较电路403用于对所述交流信号进行比较,生成所述直流方波信号。
其中,所述交流信号可以为单端信号也可以差分信号。其中,若所述交流信号为差分信号,所述差分信号分别输入到放大电路401的两个输入端,或者分别输入到比较电路403的两个输入端。若所述交流信号为单端信号,所述单端信号输入到放大电路401的一个输入端,或者输入到比较电路403的一个输入端,放大电路401或者比较电路403的另一个输入端输入基准电压或者基准电流。
由于包括比较电路403或者放大电路401等的恢复电路具有一定的电平检测范围,例如3V-5V。而交流信号可能是在0电平上下浮动,例如图7所示,此时该恢复电路不能直接对该交流信号进行检测。
为了解决上述问题,如图13所示,本实施例的接收装置400还可以包括位于所述恢复电路前端的共模调整电路405。共模调整电路405用于对传输线200输出的所述交流信号的电平值进行整体调整,例如整体抬高或者降低,使得调整后的电平值位于所述恢复电路的电平检测范围。例如在图13中,共模调整电路405可以对交流信号的电压值进行整体抬高,使得放大电路401能够对该交流信号进行放大。图13中放大电路401具体为一个放大器。
可选的,本申请实施例中的接收电路400还可以包括位于所述恢复电路前端的至少一个隔直电容404。其中,隔直电容404用于避免接收电路400的直流信号加载到传输线200上。例如图13所示,接收电路包括两个隔直电容,传输线200共有两条,每条传输线与每个隔直电容分别对应连接。接收电路400接收发送电路100输出的所述交流信号,此时发送电路可以如图9所示,取沿电路101具体包括电容。
可选的,本申请实施例中的接收电路400还可以包括位于所述恢复电路前端的阻抗匹配电路406,用于进行阻抗匹配。
本申请实施例的接收电路400可以用于Serdes电路、LVDS电路等串行信号传输系统中。
需要说明的是,本申请实施例中的接收电路400既可以为设置于接收器中的内置电路,也可以为独立的外置电路,本发明实施例对此并不加以限定。下面说明接收电路设置于接收器中的一个具体实施例。
请参阅图14,本发明实施例提供了接收器20的一种装置实施例,本实施例的接收器20包括接收电路400和串并转换电路500。
接收电路400为本申请实施例提供的接收电路的任一实施例。接收电路400还用于将所述直流方波信号输出至串并转换电路500。
串并转换电路500用于将接收电路400输出的所述直流方波信号进行串行到并行的转换,生成并行信号。
其中,接收器20可以用于Serdes电路、LVDS电路等串行信号传输系统中。例如,接收器20可以为Serdes电路中的解串器。
可选的,接收器20还包括CDR电路,例如接收器20用于Serdes电路时。CDR电路位于接收电路400和串并转换电路500之间,用于根据接收电路400输出的直流方波信号进行时钟恢复,并将该直流方波信号与恢复出的时钟对齐;串并转换电路500用于将CDR电路输出的对齐后的直流方波信号进行串行到并行的转换,生成并行信号。
本发明实施例还提供了串行信号传输系统的一种系统实施例。本实施例的串行信号传输系统包括发送电路100和接收电路400,发送电路100的输入端用于接收直流方波信号,发送电路100的输出端和接收电路400的输入端用于连接传输线200。
发送电路100包括取沿电路101;取沿电路101用于对所述直流方波信号进行沿信息提取,生成交流信号并将所述交流信号输出至传输线200,所述交流信号中包括所述直流方波信号的沿信息。
接收电路400包括恢复电路;所述恢复电路用于从传输线200输出的所述交流信号中检测出所述沿信息,根据所述沿信息将所述交流信号恢复成所述直流方波信号。
其中,所述直流方波信号和所述交流信号均为串行信号。
其中,发送电路100可以为本发明实施例提供的发送电路的任一实施例,接收电路400可以为本发明实施例提供的接收电路的任一实施例。相关内容请参见以上实施例的具体描述,这里不再赘述。本发明实施例的串行信号传输系统可以为SerDes电路或者LVDS电路。
请参阅图15,本发明实施例还提供了发送方法的一种方法实施例。本实施例用于发送电路。本实施例的所述方法包括:
1501:所述发送电路对所述直流方波信号进行沿信息提取,生成所述交流信号。
1502:所述发送电路将所述交流信号输出至所述传输线。
本实施例中的所述发送电路可以为本发明实施例提供的发送电路100的任一实施例。相关内容请参见以上实施例的具体描述,这里不再赘述。
请参阅图16,本发明实施例还提供了接收方法的一种方法实施例。本实施例用于接收电路中。本实施例的所述接收方法包括:
1601:所述接收电路从所述传输线输出的交流信号中检测出沿信息。
1602:所述接收电路根据所述沿信息将所述交流信号恢复成直流方波信号。
本实施例中的所述接收电路可以为本发明实施例提供的接收电路400的任一实施例。相关内容请参见以上实施例的具体描述,这里不再赘述。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”或“第四”等是用于区别类似的对象,而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统,装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统,装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-OnlyMemory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述,以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (17)
1.一种发送电路,其特征在于,所述发送电路的输入端用于接收直流方波信号,输出端用于连接传输线;所述发送电路包括取沿电路;
所述取沿电路用于对所述直流方波信号进行沿信息提取,生成交流信号并将所述交流信号输出至所述传输线;
其中,所述交流信号中包括所述直流方波信号的沿信息,并且所述直流方波信号和所述交流信号均为串行信号。
2.根据权利要求1所述的发送电路,其特征在于,所述交流信号的波峰对应所述直流方波信号的上升沿,所述交流信号的波谷对应所述直流方波信号的下降沿;或者,
所述交流信号的波峰对应所述直流方波信号的下降沿,所述交流信号的波谷对应所述直流方波信号的上升沿。
3.根据权利要求1所述的发送电路,其特征在于,所述发送电路还包括与所述取沿电路串联的驱动电路,所述驱动电路位于所述取沿电路的前端;
所述驱动电路用于对所述直流方波信号进行功率放大,生成功率放大信号并将所述功率放大信号输出至所述取沿电路;
所述取沿电路用于对所述驱动电路输出的所述功率放大信号进行沿信息提取,生成所述交流信号并将所述交流信号输出至所述传输线。
4.根据权利要求1所述的发送电路,其特征在于,所述发送电路还包括与所述取沿电路串联的驱动电路,所述取沿电路位于所述驱动电路的前端;
所述取沿电路用于对所述直流方波信号进行沿信息提取,生成沿信号并将所述沿信号输出至所述驱动电路;
所述驱动电路用于对所述取沿电路输出的所述沿信号进行功率放大,生成所述交流信号并将所述交流信号输出至所述传输线。
5.根据权利要求1所述的发送电路,其特征在于,所述发送电路还包括位于所述取沿电路前端的单端转差分电路;
所述单端转差分电路用于将所述直流方波信号进行单端到差分的信号转换,生成差分信号;
所述取沿电路用于对所述单端转差分电路输出的所述差分信号进行沿信息提取,生成所述交流信号并将所述交流信号输出至传输线。
6.根据权利要求1所述的发送电路,其特征在于,所述取沿电路包括至少一个电容或者直流转交流电路。
7.一种发送器,其特征在于,包括并串转换电路以及如权利要求1至6任一项所述的发送电路;
其中,所述并串转换电路用于将并行信号进行并行到串行的信号转换生成所述直流方波信号,并将所述直流方波信号输出至所述发送电路的输入端;
所述发送器用于串行传输SerDes电路或者低压差分信号LVDS电路中。
8.一种接收电路,其特征在于,所述接收电路的输入端用于连接传输线;所述接收电路包括恢复电路;
所述恢复电路用于从所述传输线输出的交流信号中检测出沿信息,根据所述沿信息将所述交流信号恢复成直流方波信号;
其中,所述交流信号中包括所述直流方波信号的沿信息,并且所述直流方波信号和所述交流信号均为串行信号。
9.根据权利要求8所述的接收电路,其特征在于,所述交流信号的波峰对应所述直流方波信号的上升沿,所述交流信号的波谷对应所述直流方波信号的下降沿;或者,
所述交流信号的波峰对应所述直流方波信号的下降沿,所述交流信号的波谷对应所述直流方波信号的上升沿。
10.根据权利要求8所述的接收电路,其特征在于,所述恢复电路包括串联的放大电路和锁存电路;
所述放大电路用于对所述交流信号进行放大,生成交流放大信号并将所述交流放大信号输出至所述锁存电路;
所述锁存电路用于对所述放大电路输出的所述交流放大信号进行锁存,生成所述直流方波信号。
11.根据权利要求8所述的接收电路,其特征在于,所述恢复电路包括比较电路;
所述比较电路用于对所述交流信号进行比较,生成所述直流方波信号。
12.根据权利要求8所述的接收电路,其特征在于,还包括位于所述恢复电路前端的共模调整电路;
所述共模调整电路用于对所述传输线输出的所述交流信号的电平值进行整体调整,使得调整后的电平值位于所述恢复电路的电平检测范围。
13.根据权利要求8所述的接收电路,其特征在于,还包括位于所述恢复电路前端的至少一个隔直电容。
14.一种接收器,其特征在于,包括如权利要求8至13任一项所述的接收电路和串并转换电路;
所述接收电路还用于将所述直流方波信号输出至所述串并转换电路;
所述串并转换电路用于将所述接收电路输出的所述直流方波信号进行串行到并行的转换,生成并行信号;
所述接收器用于串行传输SerDes电路或者低压差分信号LVDS电路中。
15.一种串行信号传输系统,其特征在于,包括发送电路和接收电路,所述发送电路的输入端用于接收直流方波信号,所述发送电路的输出端和所述接收电路的输入端用于连接传输线;
所述发送电路包括取沿电路;所述取沿电路用于对所述直流方波信号进行沿信息提取,生成交流信号并将所述交流信号输出至所述传输线,所述交流信号中包括所述直流方波信号的沿信息;
所述接收电路包括恢复电路;所述恢复电路用于从所述传输线输出的所述交流信号中检测出所述沿信息,根据所述沿信息将所述交流信号恢复成所述直流方波信号;
其中,所述直流方波信号和所述交流信号均为串行信号。
16.一种发送方法,其特征在于,用于如权利要求1至6任一项所述的发送电路;所述发送方法包括:
所述发送电路对所述直流方波信号进行沿信息提取生成所述交流信号;
所述发送电路将所述交流信号输出至所述传输线。
17.一种接收方法,其特征在于,用于如权利要求8至13任一项所述的接收电路;所述接收方法包括:
所述接收电路从所述传输线输出的交流信号中检测出沿信息;
所述接收电路根据所述沿信息将所述交流信号恢复成直流方波信号。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610580593.2A CN106301468B (zh) | 2016-07-21 | 2016-07-21 | 串行信号发送电路、接收电路和传输系统及方法 |
CN201910410823.4A CN110297788B (zh) | 2016-07-21 | 2016-07-21 | 发送电路、接收电路和串行信号传输系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610580593.2A CN106301468B (zh) | 2016-07-21 | 2016-07-21 | 串行信号发送电路、接收电路和传输系统及方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910410823.4A Division CN110297788B (zh) | 2016-07-21 | 2016-07-21 | 发送电路、接收电路和串行信号传输系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106301468A true CN106301468A (zh) | 2017-01-04 |
CN106301468B CN106301468B (zh) | 2019-05-28 |
Family
ID=57651897
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610580593.2A Active CN106301468B (zh) | 2016-07-21 | 2016-07-21 | 串行信号发送电路、接收电路和传输系统及方法 |
CN201910410823.4A Active CN110297788B (zh) | 2016-07-21 | 2016-07-21 | 发送电路、接收电路和串行信号传输系统 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910410823.4A Active CN110297788B (zh) | 2016-07-21 | 2016-07-21 | 发送电路、接收电路和串行信号传输系统 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN106301468B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108900949A (zh) * | 2018-05-04 | 2018-11-27 | 建荣半导体(深圳)有限公司 | 一种行车记录仪的主控芯片及其负载类型识别方法 |
CN111913170A (zh) * | 2020-08-12 | 2020-11-10 | 南京英锐创电子科技有限公司 | 信号发送装置 |
CN113759920A (zh) * | 2021-09-10 | 2021-12-07 | 南京苏美达智能技术有限公司 | 一种自动行走设备、基站及边界线信号交互方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007244088A (ja) * | 2006-03-08 | 2007-09-20 | Mitsumi Electric Co Ltd | 電源制御回路および電源装置 |
CN101789921A (zh) * | 2009-01-23 | 2010-07-28 | 中芯国际集成电路制造(上海)有限公司 | 幅移键控解调装置和方法 |
CN103217572A (zh) * | 2013-04-07 | 2013-07-24 | 深圳和而泰智能控制股份有限公司 | 交流电电压及其过零点检测装置及方法 |
CN103975247A (zh) * | 2011-10-07 | 2014-08-06 | 弗兰霍菲尔运输应用研究公司 | 具有虚假峰值拒绝的峰值检测器 |
CN204068971U (zh) * | 2014-09-23 | 2014-12-31 | 杭州电子科技大学 | 一种使用电力线通信的系统 |
KR101614778B1 (ko) * | 2015-08-31 | 2016-04-25 | 주식회사 파이온이엔지 | 제로 교차 검파 모듈, 제로 교차 검파 모듈을 구비하는 전력조정기, 제로 교차 검파 모듈을 이용한 영점 검출방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4418389A (en) * | 1980-12-12 | 1983-11-29 | Stock Equipment Company | Product-to-frequency converter |
JPH0752870B2 (ja) * | 1990-05-17 | 1995-06-05 | 日本電装株式会社 | 通信装置 |
KR200341860Y1 (ko) * | 2003-11-13 | 2004-02-14 | 주식회사 에이랩 | 전송선로를 통해 직렬의 디지털 비디오 신호를 전송하는장치 |
JP5272847B2 (ja) * | 2009-03-27 | 2013-08-28 | 富士通株式会社 | 信号伝送装置及び信号伝送方法 |
CN101847996B (zh) * | 2010-05-18 | 2012-12-12 | 成都引众数字设备有限公司 | 一种直流b码转换为交流b码的方法及其装置 |
CN104408835B (zh) * | 2014-10-21 | 2018-01-12 | 深圳市易联技术有限公司 | 一种应用于pos终端有线音频通信中的抗干扰装置 |
CN205342168U (zh) * | 2016-01-13 | 2016-06-29 | 上海威特力焊接设备制造股份有限公司 | 一种用于交流氩弧焊机的波形控制电路 |
CN105718404B (zh) * | 2016-01-18 | 2018-12-14 | 中国科学技术大学 | 一种基于fpga的方波发生器及方法 |
-
2016
- 2016-07-21 CN CN201610580593.2A patent/CN106301468B/zh active Active
- 2016-07-21 CN CN201910410823.4A patent/CN110297788B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007244088A (ja) * | 2006-03-08 | 2007-09-20 | Mitsumi Electric Co Ltd | 電源制御回路および電源装置 |
CN101789921A (zh) * | 2009-01-23 | 2010-07-28 | 中芯国际集成电路制造(上海)有限公司 | 幅移键控解调装置和方法 |
CN103975247A (zh) * | 2011-10-07 | 2014-08-06 | 弗兰霍菲尔运输应用研究公司 | 具有虚假峰值拒绝的峰值检测器 |
CN103217572A (zh) * | 2013-04-07 | 2013-07-24 | 深圳和而泰智能控制股份有限公司 | 交流电电压及其过零点检测装置及方法 |
CN204068971U (zh) * | 2014-09-23 | 2014-12-31 | 杭州电子科技大学 | 一种使用电力线通信的系统 |
KR101614778B1 (ko) * | 2015-08-31 | 2016-04-25 | 주식회사 파이온이엔지 | 제로 교차 검파 모듈, 제로 교차 검파 모듈을 구비하는 전력조정기, 제로 교차 검파 모듈을 이용한 영점 검출방법 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108900949A (zh) * | 2018-05-04 | 2018-11-27 | 建荣半导体(深圳)有限公司 | 一种行车记录仪的主控芯片及其负载类型识别方法 |
CN108900949B (zh) * | 2018-05-04 | 2020-11-24 | 建荣半导体(深圳)有限公司 | 一种行车记录仪的主控芯片及其负载类型识别方法 |
CN111913170A (zh) * | 2020-08-12 | 2020-11-10 | 南京英锐创电子科技有限公司 | 信号发送装置 |
CN111913170B (zh) * | 2020-08-12 | 2023-08-08 | 南京英锐创电子科技有限公司 | 信号发送装置 |
CN113759920A (zh) * | 2021-09-10 | 2021-12-07 | 南京苏美达智能技术有限公司 | 一种自动行走设备、基站及边界线信号交互方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110297788B (zh) | 2024-03-01 |
CN110297788A (zh) | 2019-10-01 |
CN106301468B (zh) | 2019-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10468078B2 (en) | Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communication | |
CN101383790B (zh) | 高速串行接口电路及电子设备 | |
KR101845095B1 (ko) | 차동 송신기 및 수신기의 파워 세이브 모드로의 효율적 진입 및 복원 | |
Dehlaghi et al. | A 0.3 pJ/bit 20 Gb/s/wire parallel interface for die-to-die communication | |
US7783935B2 (en) | Bit error rate reduction buffer | |
CN1486464A (zh) | 与主机通信的方法和装置 | |
CN101809556B (zh) | 横跨串行流交织和串行化/去串行化lcd、照相机、键区和gpio数据的方法和电路 | |
CN106301468A (zh) | 发送电路、接收电路和串行信号传输系统 | |
US20060290377A1 (en) | Capacitively coupled pulsed signaling bus interface | |
US10229081B2 (en) | System level crosstalk mitigation | |
US20080175327A1 (en) | System for reducing cross-talk induced source synchronous bus clock jitter | |
CN100516912C (zh) | 一种电路连接状态检测系统及方法 | |
US8295408B2 (en) | Receiving apparatus and method for signal detection | |
CN102065039B (zh) | 一种高速接口电路自适应均衡方法及电路 | |
CN100414522C (zh) | 在线对上传输和接收数据信号的方法及其发送和接收电路 | |
US20080133799A1 (en) | Control and slow data transmission method for serial interface | |
CN208314763U (zh) | 一种用于PCIe信号机箱外部传输的Retimer板卡 | |
CN216565179U (zh) | 一种PCIe接口的百兆可见光单向网卡 | |
Wary et al. | A low impedance receiver for power efficient current mode signalling across on-chip global interconnects | |
CN106972999A (zh) | 一种接口扩展电路和运行方法 | |
CN101488842B (zh) | 信号环回方法、串并/并串转化器、芯片及印制电路板 | |
Yoon et al. | A 4.5 Gb/s/pin transceiver with hybrid inter‐symbol interference and far‐end crosstalk equalization for next‐generation high‐bandwidth memory interface | |
US11921651B2 (en) | Interface module with low-latency communication of electrical signals between power domains | |
US20120188013A1 (en) | Receiving circuit, semiconductor device including the same, and information processing system | |
Kim et al. | Single‐ended 2 ch.× 3.4 Gbit/s dual‐mode near‐ground transmitter IO driver in 45 nm CMOS process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |