CN106298976A - 一种沟槽型肖特基二极管 - Google Patents
一种沟槽型肖特基二极管 Download PDFInfo
- Publication number
- CN106298976A CN106298976A CN201610644646.2A CN201610644646A CN106298976A CN 106298976 A CN106298976 A CN 106298976A CN 201610644646 A CN201610644646 A CN 201610644646A CN 106298976 A CN106298976 A CN 106298976A
- Authority
- CN
- China
- Prior art keywords
- deep trouth
- oxide layer
- schottky
- groove
- schottky diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 238000001465 metallisation Methods 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 230000005684 electric field Effects 0.000 abstract description 6
- 238000005530 etching Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000012010 growth Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- -1 carborundum Chemical compound 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体技术领域，具体涉及一种沟槽型肖特基二极管。本发明提出一种沟槽型肖特基二极管，通过在深槽内填充肖特基金属，增大肖特基结的有效面积，提高其电流能力；同时通过器件漂移区内的体电极结构引入横向电场以及适当增大漂移区掺杂浓度，使其在实现较高反向击穿电压的同时具有较低的正向导通压降响。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种沟槽型肖特基二极管。
背景技术
二极管广泛应用于各种电子产品之中，是一种不可或缺的电子元器件，正向导通压降和反向击穿电压是影响功率二极管性能的两个重要参数。正向导通压降主要影响了二极管的正向导通损耗，反向击穿电压则影响着器件的可靠性等。传统的二极管主要有PN结二极管和肖特基二极管。其中，PN结二极管能够承受较高的反向阻断电压，稳定性好，但是其正向导通压降较大，反向恢复时间较长。肖特基二极管是通过在金属和半导体之间形成电气非线性接触，具有相对较低的通态压降。同时由于是单极导电，没有额外载流子的注入和存储，因而关断过程很快。但是肖特基二极管反向漏电流较大，温度特性较差。此外，由于肖特基二极管是单极载流子导电器件，其击穿电压和正向导通压降之间也存在着“硅极限”问题。要提高肖特基二极管的击穿电压，需要增大漂移区厚度、降低漂移区掺杂浓度，这样必然带来正向导通压降的升高以及正向导通损耗的增加。因此，肖特基二极管只能应用于中低压领域。
发明内容
本发明所要解决的，就是肖特基二极管的正向导通压降和反向击穿电压的相互矛盾，本发明提出一种沟槽型肖特基二极管，通过在深槽内填充肖特基金属，增大肖特基结的有效面积，提高其电流能力；同时通过器件漂移区内的体电极结构引入横向电场以及适当增大漂移区掺杂浓度，使其在实现较高反向击穿电压的同时具有较低的正向导通压降。
本发明的技术方案是：一种沟槽型肖特基二极管，包括从下至上依次层叠设置的金属化阴极1、第一种导电类型半导体衬底2、漂移区3和金属化阳极10；所述漂移区3包括第一深槽4和第二深槽5，所述第二深槽5位于两侧的第一深槽4之间；所述第二深槽5中填充有多晶硅7，所述多晶硅7与第二深槽5侧壁之间具有薄氧化层63，多晶硅7和薄氧化层63的底部之间具有第一厚氧化层62，所述多晶硅7与金属化阳极10、薄氧化层63和第一厚氧化层62接触；所述第一深槽4的下端具有第二厚氧化层61，第一深槽4中还填充有肖特基金属9，所述肖特基金属9的下表面与第二厚氧化层61，肖特基金属9的上表面与金属化阳极10接触，且肖特基金属9的上层沿漂移区3的上表面向水平方向左右延伸至第二深槽5的边缘；所述第一深槽4与肖特基金属9相连的外侧壁及肖特基金属9的下表面具有第一种导电类型半导体轻掺杂区8。
进一步的，所述第一深槽4和第二深槽5的深度相同。
进一步的，所述第一深槽4和第二深槽5的底部沿垂直方向向下延伸至于第一种导电类型半导体衬底2接触。
进一步的，所述第一种导电类型是N型而所述第二种导电类型是P型，或者所述第一种导电类型是P型而第二种导电类型的N型。
本发明的有益效果为，增大了肖特基结的有效面积，提高电流能力，同时通过深槽中的薄氧化层、掺杂多晶硅与漂移区形成MIS电容结构，从而在漂移区中引入横向电场，可以获得较高的反向击穿电压和较小的导通电阻。
附图说明
图1是本发明提供的实施例1的剖面结构示意图；
图2是本发明提供的实施例2的剖面结构示意图；
图3是本发明提供的实施例3的剖面结构示意图；
图4到图14是本发明提供的一种沟槽型肖特基二极管的制造工艺流程的示意图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
实施例1
如图1所示，本例的一种沟槽型肖特基二极管，包括从下至上依次层叠设置的金属化阴极1、第一种导电类型半导体衬底2、漂移区3和金属化阳极10；所述漂移区3包括第一深槽4和第二深槽5，所述第二深槽5位于两侧的第一深槽4之间；所述第二深槽5中填充有多晶硅7，所述多晶硅7与第二深槽5侧壁之间具有薄氧化层63，多晶硅7和薄氧化层63的底部之间具有第一厚氧化层62，所述多晶硅7与金属化阳极10、薄氧化层63和第一厚氧化层62接触；所述第一深槽4的下端具有第二厚氧化层61，第一深槽4中还填充有肖特基金属9，所述肖特基金属9的下表面与第二厚氧化层61，肖特基金属9的上表面与金属化阳极10接触，且肖特基金属9的上层沿漂移区3的上表面向水平方向左右延伸至第二深槽5的边缘；所述第一深槽4与肖特基金属9相连的外侧壁及肖特基金属9的下表面具有第一种导电类型半导体轻掺杂区8。
本例中第一导电类型半导体材料为N型半导体硅，本实施例的工作原理为：
本例的一种沟槽型肖特基二极管，其正向导通时的电极连接方式为：金属化阳极10接高电位，金属化阴极1接低电位。肖特基金属9与轻掺杂N型区8形成肖特基结，由于深槽4具有较大的侧面积，因而增大了肖特基结的有效面积，提高了电流能力；同时，由于N型区8是低掺杂的，形成的肖特基结开启电压较低。在轻掺杂区8外面的漂移区3掺杂浓度则可以较高，因此可以获得较低的导通电阻。
本例的一种沟槽型肖特基二极管，其反向阻断时的电极连接方式为：金属化阳极10接低电位，金属化阴极1接高电位。位于深槽4底部的厚氧化层61以及位于深槽5底部的厚氧化层62，可以降低沟槽底部拐角处的电场峰值，使击穿不在此处发生或是在更高的反向电压下发生。同时，由于位于漂移区内的多晶硅7接低电位，与高电位的漂移区3之间产生横向电场，辅助漂移区3耗尽，使漂移区3在纵向方向上的电学特性相当于本征半导体，以承受更高的反向电压，这也是漂移区3掺杂浓度可以较高的原因。
第一导电类型半导体材料为P型半导体时，工作原理类似，这里不再赘述。
实施例2
本例在实施例1的基础之上，加大了深槽4和深槽5的深度，使厚氧化层61、62与衬底2相连。本例的有益效果为，可以进一步增大肖特基结的有效面积，同时提高反向耐压，减小反向漏电流。
实施例3
本例在实施例1的基础之上，用具有第二导电类型的半导体埋层11替换深槽4底部的厚氧化层61。本例的有益效果为，可以进一步防止深槽底部拐角处出现电场集中，提高反向耐压。
以实施例1为例，本发明结构可以用以下方法制备得到，工艺步骤为：
(1)单晶硅准备及外延生长：如图4，在具有第一导电类型的重掺杂单晶硅衬底2上，采用气相外延VPE等方法生长具有一定厚度和掺杂浓度、同一导电类型的外延层(即所述的漂移区3)；
(2)刻蚀深槽：如图5，淀积硬掩膜12(如氮化硅)作为刻蚀的阻挡层，进行深槽刻蚀形成深槽4和深槽5，具体刻蚀工艺可以使用反应离子刻蚀或等离子刻蚀；
(3)淀积厚氧化层：如图6，在深槽4、深槽5内部以及上表面淀积厚氧化层；
(4)氧化层回刻：如图7，反刻深槽4、深槽5内的部分氧化物，形成槽底的厚氧化层61和62；
(5)再次淀积氧化层：如图8，在深槽的侧面、底部以及上表面再次淀积生长具有一定厚度的氧化层63，此步骤需控制好生长时间，防止侧壁氧化层过厚；
(6)填充多晶：如图9，在上述形成的侧壁具有氧化层的深槽内填充具有第一导电类型的多晶硅7；
(7)刻蚀部分多晶及氧化层：如图10，在深槽5上方淀积掩膜层13，刻蚀深槽4内的多晶以及部分氧化层，刻蚀时需注意将深槽4侧壁的氧化层全部刻蚀掉；
(8)离子注入：离子注入前，去除为了刻槽而淀积的掩膜层。注入时采用斜角离子注入，注入的离子具有第二导电类型，与漂移区3经杂质补偿之后，形成具有第一导电类型的轻掺杂区8，如图11；
(9)淀积肖特基金属：在深槽4以及上表面淀积肖特基金属9，如图12；
(10)刻蚀接触孔：在掩膜层14的阻挡下，刻蚀深槽5上方的肖特基金属及部分多晶，形成接触孔，如图13；
(11)淀积金属化电极：去除掩膜层，然后在上表面和下表面淀积金属化电极，形成阳极10和阴极1，如图14。其中阳极10与肖特基金属9及多晶硅7相连，阴极1与重掺杂衬底1相连。
以上实施例中，还可用碳化硅、砷化镓或锗硅等半导体材料替代硅。
Claims (4)
1.一种沟槽型肖特基二极管，包括从下至上依次层叠设置的金属化阴极(1)、第一种导电类型半导体衬底(2)、漂移区(3)和金属化阳极(10)；所述漂移区(3)包括第一深槽(4)和第二深槽(5)，所述第二深槽(5)位于两侧的第一深槽(4)之间；所述第二深槽(5)中填充有多晶硅(7)，所述多晶硅(7)与第二深槽(5)侧壁之间具有薄氧化层(63)，多晶硅(7)和薄氧化层(63)的底部之间具有第一厚氧化层(62)，所述多晶硅(7)与金属化阳极(10)、薄氧化层(63)和第一厚氧化层(62)接触；所述第一深槽(4)的下端具有第二厚氧化层(61)，第一深槽(4)中还填充有肖特基金属(9)，所述肖特基金属(9)的下表面与第二厚氧化层(61)，肖特基金属(9)的上表面与金属化阳极(10)接触，且肖特基金属(9)的上层沿漂移区(3)的上表面向水平方向左右延伸至第二深槽(5)的边缘；所述第一深槽(4)与肖特基金属(9)相连的外侧壁及肖特基金属(9)的下表面具有第一种导电类型半导体轻掺杂区(8)。
2.根据权利要求1所述的一种沟槽型肖特基二极管，所述第一深槽(4)和第二深槽(5)的深度相同。
3.根据权利要求2所述的一种沟槽型肖特基二极管，所述第一深槽(4)和第二深槽(5)的底部沿垂直方向向下延伸至于第一种导电类型半导体衬底(2)接触。
4.根据权利要求3所述的一种沟槽型肖特基二极管，所述第一种导电类型是N型而所述第二种导电类型是P型，或者所述第一种导电类型是P型而第二种导电类型的N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610644646.2A CN106298976B (zh) | 2016-08-08 | 2016-08-08 | 一种沟槽型肖特基二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610644646.2A CN106298976B (zh) | 2016-08-08 | 2016-08-08 | 一种沟槽型肖特基二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298976A true CN106298976A (zh) | 2017-01-04 |
| CN106298976B CN106298976B (zh) | 2019-03-01 |
Family
ID=57666624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610644646.2A Expired - Fee Related CN106298976B (zh) | 2016-08-08 | 2016-08-08 | 一种沟槽型肖特基二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298976B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110197854A (zh) * | 2019-06-20 | 2019-09-03 | 中国电子科技集团公司第十三研究所 | 氧化镓sbd终端结构及制备方法 |
| CN112466926A (zh) * | 2020-11-02 | 2021-03-09 | 深圳大学 | 肖特基二极管及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050065275A (ko) * | 2003-12-25 | 2005-06-29 | 산요덴키가부시키가이샤 | 반도체 장치 |
| US7626231B1 (en) * | 2008-06-23 | 2009-12-01 | Force Mos Technology Co., Ltd. | Integrated trench MOSFET and junction barrier schottky rectifier with trench contact structures |
| CN201663162U (zh) * | 2010-04-29 | 2010-12-01 | 苏州硅能半导体科技股份有限公司 | 单胞中集成肖特基二极管的沟槽mos器件 |
| CN103199119A (zh) * | 2012-01-06 | 2013-07-10 | 朱江 | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 |
-
2016
- 2016-08-08 CN CN201610644646.2A patent/CN106298976B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050065275A (ko) * | 2003-12-25 | 2005-06-29 | 산요덴키가부시키가이샤 | 반도체 장치 |
| US7626231B1 (en) * | 2008-06-23 | 2009-12-01 | Force Mos Technology Co., Ltd. | Integrated trench MOSFET and junction barrier schottky rectifier with trench contact structures |
| CN201663162U (zh) * | 2010-04-29 | 2010-12-01 | 苏州硅能半导体科技股份有限公司 | 单胞中集成肖特基二极管的沟槽mos器件 |
| CN103199119A (zh) * | 2012-01-06 | 2013-07-10 | 朱江 | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110197854A (zh) * | 2019-06-20 | 2019-09-03 | 中国电子科技集团公司第十三研究所 | 氧化镓sbd终端结构及制备方法 |
| CN112466926A (zh) * | 2020-11-02 | 2021-03-09 | 深圳大学 | 肖特基二极管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298976B (zh) | 2019-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10340332B2 (en) | Folded termination with internal field plate | |
| CN109192772B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN102738211B (zh) | 在mosfet器件中集成肖特基的方法和结构 | |
| CN106024866B (zh) | 一种功率半导体器件的沟槽型终端结构 | |
| US9929285B2 (en) | Super-junction schottky diode | |
| CN103887173A (zh) | 利用耗尽p-屏蔽的低输出电容的高频开关mosfet | |
| CN103887174A (zh) | 用于负载开关和直流-直流器件的高密度mosfet的器件结构及其制备方法 | |
| CN109065621B (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| CN113838922B (zh) | 具有载流子浓度增强的分离栅超结igbt器件结构及方法 | |
| CN107731899B (zh) | 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法 | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| CN105810754B (zh) | 一种具有积累层的金属氧化物半导体二极管 | |
| CN104981909A (zh) | 具有改进的沟槽保护的基于沟槽的器件 | |
| CN106024863A (zh) | 一种高压功率器件终端结构 | |
| CN111668312A (zh) | 一种低导通电阻的沟槽碳化硅功率器件及其制造工艺 | |
| CN109166917B (zh) | 一种平面型绝缘栅双极晶体管及其制备方法 | |
| CN111384153A (zh) | 一种具有接地p型区的sgt器件及其制备方法 | |
| CN106024895A (zh) | 一种集成肖特基二极管的积累型屏蔽栅mosfet | |
| CN106356401A (zh) | 一种功率半导体器件的场限环终端结构 | |
| CN113838918A (zh) | 具有载流子浓度增强的超结igbt器件结构及制作方法 | |
| CN106298976B (zh) | 一种沟槽型肖特基二极管 | |
| CN109037071A (zh) | 一种屏蔽栅功率器件的制备方法 | |
| CN103094358A (zh) | 一种肖特基二极管及其制造方法 | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN110416295B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190301 Termination date: 20210808 |