CN106298893A - 射频横向双扩散金属氧化物半导体器件的制作方法 - Google Patents

射频横向双扩散金属氧化物半导体器件的制作方法 Download PDF

Info

Publication number
CN106298893A
CN106298893A CN201510280627.1A CN201510280627A CN106298893A CN 106298893 A CN106298893 A CN 106298893A CN 201510280627 A CN201510280627 A CN 201510280627A CN 106298893 A CN106298893 A CN 106298893A
Authority
CN
China
Prior art keywords
layer
district
polysilicon layer
region
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510280627.1A
Other languages
English (en)
Other versions
CN106298893B (zh
Inventor
邱海亮
闻正锋
马万里
赵文魁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201510280627.1A priority Critical patent/CN106298893B/zh
Publication of CN106298893A publication Critical patent/CN106298893A/zh
Application granted granted Critical
Publication of CN106298893B publication Critical patent/CN106298893B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种射频横向双扩散金属氧化物半导体器件的制作方法，该方法包括：提供基底，定义下沉区，并进行离子注入和驱入；定义有源区，并在有源区以外的区域生长场氧化层；在外延层的表面上依次生长栅氧化层、第一多晶硅层和第一氮化硅层，并形成栅极；在外延层的表面内形成位于栅极下方的体区；制作覆盖第一多晶硅层侧壁的氧化层侧壁；通过Salicide工艺，在第一多晶硅层的表面内生成金属硅化物；淀积第二多晶硅层，并通过光刻和刻蚀工艺，对第二多晶硅层进行刻蚀，保留位于场氧化层表面上的部分第二多晶硅层；制作器件的漂移区、源区、漏区、P型重掺杂区，ESD二极管阴极离子区以及ESD二极管阳极离子区；进行源漏退火工艺。提高了器件的可靠性。

Description

射频横向双扩散金属氧化物半导体器件的制作方法
技术领域
本发明涉及半导体器件制造领域，尤其涉及一种射频横向双扩散金属氧化物半导体器件的制作方法。
背景技术
射频横向双扩散金属氧化物半导体(RF LDMOS)器件是一种半导体功率器件，广泛应用于雷达、广播电视、基站等领域。在现有技术中为了保证器件的可靠性，大部分的RF LDMOS器件里都会集成防静电保护二极管(ESD二极管)，以防止静电作用对器件性能产生影响。
如图1为传统工艺制作的射频横向双扩散金属氧化物半导体器件的结构示意图，如图1所示，在传统的RF LDMOS制作方法中，ESD二极管与栅极制作在同一层多晶硅上，通过源漏退火工艺在多晶硅以外的区域和多晶硅的侧壁形成一层氧化层，并通过自对准多晶硅化物(Salicide)工艺，使多晶硅表面的硅与金属发生反应，生成多晶硅表面的金属硅化物，而多晶硅表面以外的区域由于覆盖有氧化层，并不形成金属硅化物，从而形成了只在多晶硅表面的金属硅化物。但是，这种制作方法在栅极多晶硅表面形成金属硅化物的同时，在ESD二极管所在的多晶硅表面也生成了金属硅化物，这会导致ESD二极管失效，不能对器件形成有效的防静电保护，最终使器件可靠性降低，容易发生静电烧毁。
发明内容
本发明提供一种射频横向双扩散金属氧化物半导体器件的制作方法，用以解决现有制作方法中，在制作栅极多晶硅表面的金属硅化物的同时，在ESD二极管所在的多晶硅表面也生成了金属硅化物，导致ESD二极管失效，影响器件可靠性的问题。
本发明提供的射频横向双扩散金属氧化物半导体器件的制作方法，包括：
提供基底，所述基底包括衬底和外延层，定义下沉区，并进行离子注入和驱入，形成所述下沉区，所述下沉区的深度大于所述外延层的深度；
定义有源区，并在所述有源区以外的区域生长场氧化层，所述场氧化层嵌设于所述外延层，且表面高度高于所述外延层的表面高度，深度小于所述外延层的深度；
在所述外延层的表面上依次生长栅氧化层、第一多晶硅层和第一氮化硅层，去除预设区域内的所述第一氮化硅层和所述第一多晶硅层，形成栅极；
在所述外延层的表面内形成位于所述栅极下方的体区，所述体区延伸至所述下沉区与所述下沉区接触；
在所述第一氮化硅层的遮蔽下，形成覆盖所述第一多晶硅层侧壁的氧化层侧壁；
去除所述第一氮化硅层，并通过Salicide工艺，在所述第一多晶硅层的表面内生成金属硅化物；
淀积第二多晶硅层，并通过光刻和刻蚀工艺，对所述第二多晶硅层进行刻蚀，保留位于所述场氧化层表面上的部分所述第二多晶硅层，所述第二多晶硅层的厚度与所述第一多晶硅层的厚度相同；
形成所述器件的漂移区、源区、漏区、P型重掺杂区，ESD二极管阴极离子区以及ESD二极管阳极离子区；
进行源漏退火工艺，其中，在进行所述源漏退火工艺的过程中，全程通入氮气。
本发明提供的射频横向双扩散金属氧化物半导体器件的制作方法，在器件的表面上形成栅极，并在外延层的表面内形成位于栅极下方的体区之后，先通过Salicide工艺，在第一多晶硅层的表面内生成金属硅化物，再通过淀积工艺，光刻工艺以及刻蚀工艺，形成ESD二极管所在的第二多晶硅层，从而避免了传统制作方法中，在制作栅极多晶硅表面的金属硅化物的同时，在ESD二极管所在的第二多晶硅层上也生成金属硅化物的问题，提高了器件的可靠性。
附图说明
图1为传统工艺制作的射频横向双扩散金属氧化物半导体器件的结构示意图；
图2为本发明一实施例提供的射频横向双扩散金属氧化物半导体器件制作方法的流程示意图；
图3为完成下沉区制作后的器件结构示意图；
图4为完成场氧化层制作后的器件结构示意图；
图5为完成栅极制作后的器件结构示意图；
图6为完成体区制作后的器件结构示意图；
图7为生成覆盖第一多晶硅层侧壁的氧化层侧壁后的器件结构示意图；
图8为完成第一多晶硅层表面内的金属硅化物制作后的器件结构示意图；
图9为完成第二多晶硅层制作后的器件结构示意图；
图10为形成漂移区、源区、漏区、P型重掺杂区，ESD二极管阴极离子区以及ESD二极管阳极离子区后的器件结构示意图。
附图标记：
1-衬底； 2-外延层； 3-下沉区；
4-场氧化层； 5-栅氧化层； 6-第一多晶硅层；
7-第一氮化硅层； 8-体区； 9-漂移区；
10-1-漏区； 10-2-源区； 10-3-ESD二极管阴极离子区；
11-1-P型重掺杂区； 11-2-ESD二极管阳 12-氧化层侧壁；极离子区；
13-金属硅化物； 14-第二多晶硅层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图2为本发明一实施例提供的射频横向双扩散金属氧化物半导体器件制作方法的流程示意图，如图2所示，本实施例提供的射频横向双扩散金属氧化物半导体器件制作方法包括：
步骤101、提供基底，所述基底包括衬底1和外延层2，定义下沉区3，并进行离子注入和驱入，形成所述下沉区3，所述下沉区3的深度大于所述外延层2的深度；
具体的，图3为完成下沉区制作后的器件结构示意图，如图3所示，首先，在外延层2的表面上涂布一层光阻，通过曝光和显影工艺，将下沉区3所在的外延层表面的光阻去除，在光阻的阻挡下，完成下沉区3所在区域的离子注入，并去除外延层2表面的光阻。再通过高温扩散工艺，将注入的下沉区离子进行离子扩散，形成深度大于外延层深度的下沉区3。
步骤102、定义有源区，并在所述有源区以外的区域生长场氧化层4，所述场氧化层4嵌设于所述外延层2，且表面高度高于所述外延层2的表面高度，深度小于所述外延层2的深度；
具体的，图4为完成场氧化层制作后的器件结构示意图。形成场氧化层的步骤如下：
步骤1021、在外延层2的表面上生长一层垫氧化层，所述垫氧化层的厚度在200-600埃之间；
步骤1022、在所述垫氧化层的表面上淀积第二氮化硅层，所述第二氮化硅层的厚度在1000-3000埃之间；
步骤1023、通过光刻和刻蚀工艺，去除有源区以外区域的第二氮化硅层；
具体的，在有源区所在的区域的表面上涂布光阻，并在光阻的遮挡下对有源区以外的区域的第二氮化硅层进行刻蚀，在露出垫氧化层的表面时，停止刻蚀，去除光阻；
步骤1023、在有源区表面上的第二氮化硅层的遮挡下，生长场氧化层，形成嵌设于外延层2，且表面高度高于外延层2的表面高度，深度小于外延层2的深度，厚度在6000-30000埃之间场氧化层4；
步骤1024、通过热磷酸溶液去除有源区表面上的第二氮化硅层，并通过氢氟酸溶液去除垫氧化层。
步骤103、在所述外延层2的表面上依次生长栅氧化层5、第一多晶硅层6和第一氮化硅层7，去除预设区域内的所述第一氮化硅层7和所述第一多晶硅层6，形成栅极；
具体的，图5为完成栅极制作后器件的结构示意图，如图5所示，在外延层2的表面上依次生长栅氧化层5、第一多晶硅层6和第一氮化硅层7之后，在欲形成栅极的区域涂布光阻，并在光阻的遮挡下，对预设区域即欲形成栅极的区域以外的区域进行第一氮化硅层7和第一多晶硅层6的刻蚀，在露出栅氧化层5之后停止刻蚀，去除光阻，形成栅极。
步骤104、在所述外延层2的表面内形成位于所述栅极下方的体区8，所述体区8延伸至所述下沉区3与所述下沉区3接触；
具体的，图6为完成体区制作后的器件结构示意图，体区8的制作方法如下：
通过光刻工艺，在体区8所在区域以外的区域的表面上涂布光阻。在光阻的遮挡下，通过注入工艺，完成体区离子的注入，并在高温的条件下，对注入的体区离子进行离子驱入，形成位于栅极下方的体区8。
步骤105、在所述第一氮化硅层7的遮蔽下，形成覆盖所述第一多晶硅层6侧壁的氧化层侧壁12；
具体的，图7为生成覆盖第一多晶硅层侧壁的氧化层侧壁后的器件结构示意图。氧化层侧壁12的制作方法包括：
在温度为800-1000度的条件下，经过时长为30-120分钟的生长，最终形成如图7所示的厚度为250-500埃的氧化层侧壁12。
在这里需要说明的是：在此步骤中，由于第一多晶硅层6的表面上覆盖有第一氮化硅层7，因此，第一多晶硅层6的表面上不会形成氧化层。
本步骤中，在第一多晶硅层6的侧壁上生成的氧化层侧壁12能够有效的防止在后续的Salicide工艺中，在第一多晶硅层6的侧壁上生成金属硅化物。
步骤106、去除所述第一氮化硅层7，并通过Salicide工艺，在所述第一多晶硅层6的表面内生成金属硅化物13；
具体的，图8为完成第一多晶硅层表面内的金属硅化物制作后的器件结构示意图，制作金属硅化物13的方法包括；
步骤1061、用热磷酸去除第一多晶硅层6上的第一氮化硅层7；
步骤1062、在第一多晶硅层6的表面上淀积一层金属，所述金属可以是钛、钴、镍中的一种；
步骤1063、进行第一次快速热退火工艺，在第一多晶硅层6的表面内形成49相的金属硅化物，并用硫酸和双氧水的混合液，或者氨水和双氧水的混合液，去除氧化层上不反应的金属。
在这里需要说明的是：由于氧化层不会和金属发生反应，因此，在器件表面上的氧化层的遮蔽下，只有第一多晶硅层6的表面上未覆盖氧化层的区域与金属发生反应，生成金属硅化物。
步骤1064、进行第二次快速热退火工艺，将49相的金属硅化物转化为54相的金属硅化物13。
步骤107、淀积第二多晶硅层14，并通过光刻和刻蚀工艺，对所述第二多晶硅层14进行刻蚀，保留位于所述场氧化层4表面上的部分所述第二多晶硅层，所述第二多晶硅层14的厚度与所述第一多晶硅层6的厚度相同；
图9为完成第二多晶硅层制作后的器件结构示意图，具体的，在温度为600-800度的条件下，通过低压化学气相沉积工艺，在器件的表面上淀积第二多晶硅层14，并在场氧化层4表面上的部分所述第二多晶硅层14的表面上涂布光阻，在光阻的遮挡下，将光阻覆盖区域以外区域的第二多晶硅层14刻蚀掉，并去除光阻。其中，刻蚀剩余的第二多晶硅层14为制作防静电二极管的区域。
步骤108、形成所述器件的漂移区9、源区10-2、漏区10-1、P型重掺杂区11-1，ESD二极管阴极离子区10-3以及ESD二极管阳极离子区11-2；
图10为形成漂移区、源区、漏区、P型重掺杂区，ESD二极管阴极离子区以及ESD二极管阳极离子区后的器件结构示意图，具体的，形成如图10所示结构的方法如下：
步骤1081、通过光刻工艺定义ESD二极管阴极离子区10-3、漏区10-1、源区10-2；
步骤1082、通过注入工艺，对所述ESD二极管阴极离子区10-3、漏区10-1、源区10-2进行离子注入，并去除光阻；
步骤1083、通过光刻工艺定义P型重掺杂区11-1、ESD二极管阳极离子区11-2；
步骤1084、通过注入工艺，对所述P型重掺杂区11-1、ESD二极管阳极离子区11-2进行离子注入，并去除光阻；
步骤1085、通过光刻工艺定义漂移区9，并通过注入工艺，对漂移区9进行离子注入，并去除光阻。
其中，所述ESD二极管阴极离子区10-3和所述ESD二极管阳极离子区11-2位于所述第二多晶硅层14内，所述体区8包围所述P型重掺杂区11-1和所述源区10-2，所述P型重掺杂区11-1接触所述下沉区3，所述源区10-2位于所述栅极靠近所述下沉区3一侧边缘的下方，且与所述P型重掺杂区11-1接触，所述漂移区9的一侧与所述体区8接触，所述漂移区9的另一侧与所述漏区10-1接触。
步骤109、进行源漏退火工艺，其中，在进行所述源漏退火工艺的过程中，全程通入氮气。
具体的，在温度为800-1000度的条件下，执行30-120分钟的源漏退火工艺。并且，在执行源漏退火工艺的全程中通入氮气。
在这里需要说明的是：在此步骤中，区别于传统工艺的是，在执行源漏退火工艺的过程中，只通入氮气，而不通入氧气，因此，此步骤不再生成氧化层。
进一步的，在上述实施例的基础上，在步骤109之后还包括步骤110：
步骤110、形成器件表面金属层和背面金属层。
在此步骤中，形成器件表面金属层和背面金属层的工艺，与现有制作方法中的制作工艺相同，在这里不再赘述。
本实施例提供的射频横向双扩散金属氧化物半导体器件的制作方法，在器件的表面上形成栅极，并在外延层的表面内形成位于栅极下方的体区之后，先通过Salicide工艺，在第一多晶硅层的表面内生成金属硅化物，再通过淀积工艺，光刻工艺以及刻蚀工艺，形成ESD二极管所在的第二多晶硅层，从而避免了传统制作方法中，在制作栅极多晶硅表面的金属硅化物的同时，在ESD二极管所在的第二多晶硅层上也生成金属硅化物的问题，提高了器件的可靠性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种射频横向双扩散金属氧化物半导体器件的制作方法，其特征在于，包括：
提供基底，所述基底包括衬底和外延层，定义下沉区，并进行离子注入和驱入，形成所述下沉区，所述下沉区的深度大于所述外延层的深度；
定义有源区，并在所述有源区以外的区域生长场氧化层，所述场氧化层嵌设于所述外延层，且表面高度高于所述外延层的表面高度，深度小于所述外延层的深度；
在所述外延层的表面上依次生长栅氧化层、第一多晶硅层和第一氮化硅层，去除预设区域内的所述第一氮化硅层和所述第一多晶硅层，形成栅极；
在所述外延层的表面内形成位于所述栅极下方的体区，所述体区延伸至所述下沉区与所述下沉区接触；
在所述第一氮化硅层的遮蔽下，形成覆盖所述第一多晶硅层侧壁的氧化层侧壁；
去除所述第一氮化硅层，并通过Salicide工艺，在所述第一多晶硅层的表面内生成金属硅化物；
淀积第二多晶硅层，并通过光刻和刻蚀工艺，对所述第二多晶硅层进行刻蚀，保留位于所述场氧化层表面上的部分所述第二多晶硅层，所述第二多晶硅层的厚度与所述第一多晶硅层的厚度相同；
形成所述器件的漂移区、源区、漏区、P型重掺杂区，ESD二极管阴极离子区以及ESD二极管阳极离子区；
进行源漏退火工艺，其中，在进行所述源漏退火工艺的过程中，全程通入氮气。
2.根据权利要求1所述的射频横向双扩散金属氧化物半导体器件的制作方法，其特征在于，所述定义下沉区，并进行离子注入和驱入，形成所述下沉区，包括：
在外延层的表面上涂布光阻，通过曝光和显影工艺去除所述下沉区所在区域表面上的光阻；
在光阻的遮蔽下进行离子注入；
在高温条件下进行离子驱入，形成所述下沉区；
3.根据权利要求2所述的射频横向双扩散金属氧化物半导体器件的制作方法，其特征在于，所述定义有源区，并在所述有源区以外的区域生长场氧化层，包括：
在所述外延层的表面上生长一层垫氧化层；
在所述垫氧化层的表面上淀积第二氮化硅层；
通过光刻和刻蚀工艺，去除所述有源区以外区域的所述第二氮化硅层；
在所述第二氮化硅层的遮蔽下，生长场氧化层，去除所述器件表面上的所述第二氮化硅层和所述垫氧化层。
4.根据权利要求3所述的射频横向双扩散金属氧化物半导体器件的制作方法，其特征在于，所述去除预设区域内的所述第一氮化硅层和所述第一多晶硅层，形成栅极，包括：
通过光刻和刻蚀工艺对所述第一氮化硅层和所述第一多晶硅层进行刻蚀，保留部分所述第一氮化硅层和所述第一多晶硅层，形成栅极。
5.根据权利要求4所述的射频横向双扩散金属氧化物半导体器件的制作方法，其特征在于，所述在所述外延层的表面内形成位于所述栅极下方的体区，包括：
通过光刻工艺定义体区；
通过注入工艺，进行体区离子注入，并在高温条件下完成离子的驱入，形成位于所述栅极下方的体区。
6.根据权利要求5所述的射频横向双扩散金属氧化物半导体器件的制作方法，其特征在于，所述通过Salicide工艺，去除所述第一氮化硅层，并在所述第一多晶硅层的表面内生成金属硅化物，包括：
用热磷酸去除，所述第一多晶硅层上的所述第一氮化硅层；
在所述第一多晶硅层的表面上淀积一层金属；
进行第一次快速热退火工艺，在所述第一多晶硅层表面内形成49相的金属硅化物，去除不反应的金属；
进行第二次快速热退火工艺，将49相的金属硅化物转化为54相的金属硅化物。
7.根据权利要求6所述的射频横向双扩散金属氧化物半导体器件的制作方法，其特征在于，所述形成所述器件的漂移区、源区、漏区、P型重掺杂区，ESD二极管阴极离子区以及ESD二极管阳极离子区，包括：
通过光刻工艺定义ESD二极管阴极离子区、漏区、源区；
通过注入工艺，对所述ESD二极管阴极离子区、漏区、源区进行离子注入，并去除光阻；
通过光刻工艺定义P型重掺杂区、ESD二极管阳极离子区；
通过注入工艺，对所述P型重掺杂区、ESD二极管阳极离子区进行离子注入，并去除光阻；
通过光刻工艺定义漂移区，并通过注入工艺，对所述漂移区进行离子注入，并去除光阻。
8.根据权利要求7所述的射频横向双扩散金属氧化物半导体器件的制作方法，其特征在于，在所述进行源漏退火工艺之后，还包括：
形成器件表面金属层和背面金属层。
CN201510280627.1A 2015-05-27 2015-05-27 射频横向双扩散金属氧化物半导体器件的制作方法 Active CN106298893B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510280627.1A CN106298893B (zh) 2015-05-27 2015-05-27 射频横向双扩散金属氧化物半导体器件的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510280627.1A CN106298893B (zh) 2015-05-27 2015-05-27 射频横向双扩散金属氧化物半导体器件的制作方法

Publications (2)

Publication Number Publication Date
CN106298893A true CN106298893A (zh) 2017-01-04
CN106298893B CN106298893B (zh) 2019-06-04

Family

ID=57635673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510280627.1A Active CN106298893B (zh) 2015-05-27 2015-05-27 射频横向双扩散金属氧化物半导体器件的制作方法

Country Status (1)

Country Link
CN (1) CN106298893B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060255411A1 (en) * 2005-05-11 2006-11-16 Denso Corporation Semiconductor device having MOS transistor and protection diode and method for designing the same
CN101599488A (zh) * 2008-01-11 2009-12-09 台湾积体电路制造股份有限公司 用于高压设备的静电放电保护构图
US20100019318A1 (en) * 2008-07-23 2010-01-28 United Microelectronics Corp. Device for esd protection circuit
CN102769029A (zh) * 2011-05-05 2012-11-07 台湾积体电路制造股份有限公司 具有栅极叠层的器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060255411A1 (en) * 2005-05-11 2006-11-16 Denso Corporation Semiconductor device having MOS transistor and protection diode and method for designing the same
CN101599488A (zh) * 2008-01-11 2009-12-09 台湾积体电路制造股份有限公司 用于高压设备的静电放电保护构图
US20100019318A1 (en) * 2008-07-23 2010-01-28 United Microelectronics Corp. Device for esd protection circuit
CN102769029A (zh) * 2011-05-05 2012-11-07 台湾积体电路制造股份有限公司 具有栅极叠层的器件

Also Published As

Publication number Publication date
CN106298893B (zh) 2019-06-04

Similar Documents

Publication Publication Date Title
CN100590850C (zh) 全自对准条型栅功率垂直双扩散场效应晶体管的制作方法
CN105047721A (zh) 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法
CN101783295B (zh) 一种高压ldmos器件及其制造方法
CN103035523B (zh) 一种晶体管形成方法
US20150108503A1 (en) Semiconductor device and method for manufacturing same
CN105810583A (zh) 横向绝缘栅双极型晶体管的制造方法
CN104051344B (zh) 半导体布置及其形成
CN101556967B (zh) 功率半导体器件及其制造方法
CN103187254B (zh) 一种双多晶硅栅的制造方法
CN112103185B (zh) 一种沟槽mosfet的制造方法及结构
CN104347374A (zh) 半导体器件制造方法
CN102931081B (zh) 带场阻挡层的半导体器件的制造方法
CN106298893A (zh) 射频横向双扩散金属氧化物半导体器件的制作方法
CN108054099B (zh) 半导体功率器件的制作方法
CN106298486A (zh) 半导体器件的制备方法
CN106158653A (zh) 平面型vdmos的制作方法
CN106298744B (zh) 功率器件的制备方法及功率器件
CN106158961B (zh) 平面型vdmos器件制作方法
CN115547828B (zh) 一种肖特基二极管及其制备方法
CN108110049A (zh) 金属氧化物半导体晶体管及其制作方法
CN102054698B (zh) 提高半导体器件阈值电压的方法
CN102593055B (zh) 高压器件集成电路的制造方法
CN109004030A (zh) 一种沟槽型mos器件结构及其制造方法
CN106298530B (zh) 一种dmos器件有源区的制作方法及dmos器件
CN107230633A (zh) 具有垂直结构的氮化镓场效应晶体管器件的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20220720

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

TR01 Transfer of patent right