CN106298505A - 刻蚀方法 - Google Patents
刻蚀方法 Download PDFInfo
- Publication number
- CN106298505A CN106298505A CN201510367411.9A CN201510367411A CN106298505A CN 106298505 A CN106298505 A CN 106298505A CN 201510367411 A CN201510367411 A CN 201510367411A CN 106298505 A CN106298505 A CN 106298505A
- Authority
- CN
- China
- Prior art keywords
- process cavity
- etching
- barrier layer
- marked product
- etching technics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 176
- 230000008569 process Effects 0.000 claims abstract description 140
- 238000005530 etching Methods 0.000 claims abstract description 128
- 230000004888 barrier function Effects 0.000 claims abstract description 64
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 11
- IGELFKKMDLGCJO-UHFFFAOYSA-N xenon difluoride Chemical compound F[Xe]F IGELFKKMDLGCJO-UHFFFAOYSA-N 0.000 claims description 7
- 230000003628 erosive effect Effects 0.000 claims description 6
- 238000002372 labelling Methods 0.000 claims description 4
- RPSSQXXJRBEGEE-UHFFFAOYSA-N xenon tetrafluoride Chemical compound F[Xe](F)(F)F RPSSQXXJRBEGEE-UHFFFAOYSA-N 0.000 claims description 4
- QGOSZQZQVQAYFS-UHFFFAOYSA-N krypton difluoride Chemical compound F[Kr]F QGOSZQZQVQAYFS-UHFFFAOYSA-N 0.000 claims description 3
- 230000002045 lasting effect Effects 0.000 claims description 3
- ARUUTJKURHLAMI-UHFFFAOYSA-N xenon hexafluoride Chemical compound F[Xe](F)(F)(F)(F)F ARUUTJKURHLAMI-UHFFFAOYSA-N 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000006378 damage Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004347 surface barrier Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明揭示了一种刻蚀方法，使用刻蚀气体对晶圆的阻挡层和/或掩膜层进行刻蚀，包括：提供第一工艺腔和第二工艺腔，第一工艺腔与第二工艺腔具有不同的工艺条件；在第一工艺腔内对阻挡层进行第一道刻蚀工艺并产生第一标记产物，监测第一标记产物在第一工艺腔内的浓度；第一标记产物在第一工艺腔内的浓度达到第一终点值时，第一道刻蚀工艺结束，并将晶圆转移至第二工艺腔；在第二工艺腔内对阻挡层或掩膜层进行第二道刻蚀工艺并产生第二标记产物，监测第二标记产物在第二工艺腔内的浓度；第二标记产物在第二工艺腔内的浓度达到第二终点值时，第二道刻蚀工艺结束。本发明揭示的刻蚀方法能够提高效率，改善刻蚀结果。
Description
技术领域
本发明涉及半导体领域，更具体的说，涉及一种对晶圆进行刻蚀的方法。
背景技术
当今，针对晶圆上半导体结构的刻蚀，大致有湿法刻蚀工艺和气相刻蚀工艺两种方式可选。然而，随着集成电路中的组件的尺寸越做越小，气相刻蚀工艺的优势也日益凸显，愈发的受到关注和应用。
传统的气相刻蚀工艺，通常仅需要一个刻蚀工艺腔。晶圆被放入刻蚀工艺腔后，由进气装置向腔内通入刻蚀气体，通过控制刻蚀工艺腔内的工艺条件，能够使刻蚀气体与晶圆表面的半导体结构发生反应，刻蚀去除其中的阻挡层或掩膜层。
但是，晶圆上的半导体结构涉及多种膜层，例如可以包括阻挡层和掩膜层等，而且根据材料的不同，阻挡层甚至还可以细分，因而非常复杂。对不同的膜层进行刻蚀，所对应的工艺条件也将有所差别，如果按照传统气相刻蚀工艺的方法进行刻蚀，将面临两难的选择。
以图1-图2中所示的传统刻蚀工艺为例，其中涉及到的半导体结构包括金属层101、阻挡层102、掩膜层103以及基底104。阻挡层102和掩膜层103需要刻蚀去除，但二者发生刻蚀反应的最佳温度各不相同。在传统气相刻蚀工艺中，刻蚀过程均仅在一个刻蚀工艺腔中进行，因此要想达到比较好的刻蚀效果，分别在阻挡层102和掩膜层103的最佳刻蚀温度下进行刻蚀，将不得不在同一个刻蚀工艺腔内频繁地改变对应的工艺条件。然而，频繁地改变工艺条件不利于工艺的稳定性，同时也并不一定能够获得更快的刻蚀速率和更好的刻蚀效果。其原因在于，如温度一类的工艺条件，其改变的过程并非瞬时就能够达到，而是需要一定时间的；而且，如果要控制刻蚀工艺腔内的温度由A摄氏度上升或下降至B摄氏度，刻蚀工艺还将遍历A摄氏度和B摄氏度之间的其他温度，从而在一些非最佳的工艺条件对晶圆进行刻蚀，影响刻蚀效果。可是如果温度不作改变，整个刻蚀过程均采用同一温度进行，由于阻挡层102和掩膜层103对温度的选择比不同，又会出现如图2所示的“侧壁侵蚀”现象，导致刻蚀工艺结束后，位于侧壁位置处的阻挡层102的高度低于金属层101的高度，造成对阻挡层102的过度刻蚀。
发明内容
为了解决上述的技术问题，本发明揭示了一种刻蚀方法，该方法将刻蚀工艺按照进度进行了分割，分别在不同工艺腔中加以实施，从而取得了良好的刻蚀效果，且避免了阻挡层的过度刻蚀。
为了达到上述目的，本发明提供了如下技术方案：
一种刻蚀方法，使用刻蚀气体对晶圆的阻挡层和/或掩膜层进行刻蚀，包括：提供第一工艺腔和第二工艺腔，第一工艺腔与第二工艺腔具有不同的工艺条件；在第一工艺腔内对阻挡层进行第一道刻蚀工艺并产生第一标记产物，监测第一标记产物在第一工艺腔内的浓度；第一标记产物在第一工艺腔内的浓度达到第一终点值时，第一道刻蚀工艺结束，并将晶圆转移至第二工艺腔；在第二工艺腔内对阻挡层或掩膜层进行第二道刻蚀工艺并产生第二标记产物，监测第二标记产物在第二工艺腔内的浓度；第二标记产物在第二工艺腔内的浓度达到第二终点值时，第二道刻蚀工艺结束。
进一步地，第一工艺腔内的工艺条件设置为与第一道刻蚀工艺相匹配；第二工艺腔内的工艺条件设置为与第二道刻蚀工艺相匹配。
进一步地，构成阻挡层的材料包括Ta,TaN,Ti,TiN,Ru,Co,W,WN或Hf；构成掩膜层的材料包括TiN。
可选地，刻蚀气体为XeF2,XeF4,XeF6或KrF2。
进一步地，第一标记产物为构成阻挡层的材料中的金属元素，第二标记产物为构成阻挡层或掩膜层的材料中的金属元素，且第一标记产物和第二标记产物为不同的金属元素。
进一步地，第一工艺腔和第二工艺腔被持续抽真空。
可选地，第一工艺腔内的工艺条件包括温度、压强和气体流量，第二工艺腔内的工艺条件包括温度、压强和气体流量。
可选地，第一终点值和第二终点值由质谱仪或光谱仪测定。
采用本发明所揭示的刻蚀方法，能够保证优良的刻蚀效果，不仅刻蚀效率有所提高，而且还避免了“侧壁侵蚀”现象。
附图说明
图1揭示了采用传统气相刻蚀工艺所刻蚀的半导体结构的示意图；
图2揭示了采用传统气相刻蚀工艺刻蚀所得的结果示意图；
图3揭示了根据本发明的实施例中所使用的刻蚀设备的结构示意图；
图4揭示了根据本发明的第一实施例中刻蚀方法的流程图；
图5揭示了根据本发明的第一实施例中所刻蚀的半导体结构的示意图；
图6揭示了根据本发明的第一实施例中刻蚀所得的结果示意图；
图7揭示了根据本发明的第一实施例中阻挡层和掩膜层在不同温度下的刻蚀速率示意图；
图8揭示了根据本发明的第二实施例中刻蚀方法的流程图；
图9揭示了根据本发明的第二实施例中所刻蚀的半导体结构的示意图；
图10揭示了根据本发明的第二实施例中刻蚀所得结果的示意图。
具体实施方式
下面将介绍本发明的具体实施方式：
图3-图7揭示了本发明的第一实施例。图3揭示了第一实施例中所使用的刻蚀设备的结构示意图。该刻蚀设备包括两个工艺腔：第一工艺腔301和第二工艺腔302。第一工艺腔301内包括光谱仪3011以及第一加热盘3012。相应的，第二工艺腔302内也包括质谱仪3021以及第二加热盘3022。其中，光谱仪3011和质谱仪3021分别用于监测第一工艺腔301和第二工艺腔302内的元素浓度；而第一加热盘3012和第二加热盘3022则均用于在刻蚀过程中支撑和加热晶圆。第一工艺腔301和第二工艺腔302虽然在结构上并无太大差别，但重要的是，第一工艺腔301和第二工艺腔302内的工艺条件则并不相同。其中，第一工艺腔301内的工艺条件对应于第一道刻蚀工艺的最佳工艺条件，与第一道刻蚀工艺匹配。第二工艺腔302内的工艺条件对应于第二道刻蚀工艺的最佳工艺条件，与第二道刻蚀工艺匹配。这样一来，可以充分利用半导体结构中不同膜层对温度的选择比，分别在最佳条件下对相应的膜层进行刻蚀，而无需在同一个腔室内频繁的改换工艺条件。其中，各工艺腔内工艺条件包括但不限于温度、压强以及气体流量。
图4揭示了本发明第一实施例中刻蚀方法的流程图。该刻蚀方法使用刻蚀气体对晶圆的阻挡层和掩膜层进行刻蚀，包括：
步骤401：提供第一工艺腔301和第二工艺腔302，第一工艺腔301和第二工艺腔302具有不同的工艺条件；
步骤402：在第一工艺腔301内对阻挡层502进行第一道刻蚀工艺并产生第一标记产物，监测第一标记产物在第一工艺腔301内的浓度；
步骤403，第一标记产物在第一工艺腔内的浓度达到第一终点值时，第一道刻蚀工艺结束，并将晶圆转移至第二工艺腔302内；
步骤404，在第二工艺腔302内对掩膜层503进行第二道刻蚀工艺并产生第二标记产物，监测第二标记产物在第二工艺腔302内的浓度；
步骤405，第二标记产物在第二工艺腔302内的浓度达到第二终点值时，第二道刻蚀工艺结束。
该第一实施例中的刻蚀方法中，使用XeF2作为刻蚀气体，并分别采用了光谱仪3011和质谱仪3021对第一标记产物和第二标记产物的浓度进行了监测，从而能够在恰当的时间将晶圆由第一工艺腔301转移至第二工艺腔302，使晶圆上的阻挡层502和掩膜层503分别在各自的最佳工艺条件下得到刻蚀。
如图5所示的，是本发明第一实施例中所刻蚀的半导体结构的示意图。该半导体结构包括金属层501、阻挡层502、掩膜层503和基底504。其中，阻挡层只有一层，构成阻挡层502的材料为Ta。构成掩膜层503的材料则为TiN。Ta和TiN均能够与刻蚀气体XeF2发生反应，刻蚀过程中将产生相应的可供监测的标记产物，用以判断刻蚀工艺的进度。通常，宜选取相应的金属元素作为标记产物进行监测，因为金属元素的浓度来源只可能是发生刻蚀反应所得，其在工艺腔内的浓度与刻蚀反应的进度直接相关；而非金属元素的浓度来源则有可能牵涉到通入的刻蚀气体的流量和浓度，若以非金属元素的浓度作为依据判断刻蚀工艺的进度，将不够准确。根据上述原则，第一实施例中所选取的第一标记产物为构成阻挡层502的材料(Ta)中的金属元素，即Ta元素，所选取的第二标记产物为构成掩膜层503的材料(TiN)中的金属元素，即Ti元素。
在具体实施图4中的刻蚀方法时，首先将带有图5中所示的半导体结构的晶圆放入第一工艺腔301中进行第一道刻蚀工艺，将位于正上方的阻挡层502和位于侧壁的阻挡层502去除。其中，位于侧壁的阻挡层502以金属层501的上表面为界，可以分为上半部分和下半部分，上半部分阻挡层502与正上方的阻挡层502一样，裸露在外，能够与刻蚀气体XeF2直接接触并反应；而下半部分阻挡层502并未裸露，在上半部分阻挡层502被去除以前，下半部分阻挡层502是没有机会与XeF2相接触并反应的。在第一工艺腔301中，温度设置为110℃，此温度下XeF2对Ta的刻蚀速率较快，为，所得到的刻蚀结果也比较理想。使用光谱仪3011监测第一工艺腔301中的Ta元素的浓度，当Ta元素达的浓度达到第一终点值时，意味着位于侧壁的上半部分阻挡层502已经被去除，此时可利用真空机械手迅速地将晶圆转移至第二工艺腔302内，进行第二道刻蚀工艺。其中，第一终点值通常是通过实际的刻蚀工艺得到的实验值。
晶圆被转入第二工艺腔302后，将进行第二道刻蚀工艺。第二工艺腔302内的温度设定为180℃，由于转移晶圆的过程耗时不会太长，且两个工艺腔通常会被持续抽真空以减少热传递的介质，所以可以认为第二道刻蚀工艺的温度是被瞬间提升至180℃的，而没有遍历110℃～180℃之间的其他温度。在180℃的温度下，TiN的刻蚀速率较快，为，而Ta的刻蚀速率较慢，仅为。可以看出，此温度下阻挡层502的刻蚀速率远小于掩膜层503的刻蚀速率，这有利于在第二道刻蚀工艺中将掩膜层503快速去除，而避免位于侧壁的阻挡层502被过度刻蚀。第二道刻蚀工艺中，通过质谱仪3021对第二工艺腔302内的Ti元素的浓度进行监测，当Ti元素的浓度达到第二终点值时，意味着掩膜层503被完全去除，第二道刻蚀工艺结束。其中，第二终点值通常是通过实际的刻蚀工艺得到的实验值。最终的刻蚀结果如图6所示，其中位于侧壁的阻挡层502与金属层501的高度齐平，侧壁的阻挡层502没有被过度刻蚀，从而消除了现有技术中存在的“侧壁侵蚀”现象。
结合图7和表1给出的刻蚀速率随温度变化的关系，可以得到Ta和TiN相应的最佳刻蚀温度，将第一工艺腔301和第二工艺腔302内的温度分别设置在Ta和TiN的最佳刻蚀温度下，即可在保证良好刻蚀结果的前提下高效地进行刻蚀，同时也避免了对工艺稳定性的破坏。
表1：
图8-图10揭示了本发明的第二实施例。第二实施例中所使用的设备与第一实施例所使用的设备相同，刻蚀设备的具体结构如图3所示。
图8揭示了第二实施例中的刻蚀方法的流程图，该刻蚀方法使用刻蚀气体对晶圆的两层阻挡层进行刻蚀，包括：
步骤801：提供第一工艺腔301和第二工艺腔302，第一工艺腔301和第二工艺腔302具有不同的工艺条件；
步骤802：在第一工艺腔301内对第一阻挡层902进行第一道刻蚀工艺并产生第一标记产物，监测第一标记产物在第一工艺腔301内的浓度；
步骤803，第一标记产物在第一工艺腔内的浓度达到第一终点值时，第一道刻蚀工艺结束，并将晶圆转移至第二工艺腔302内；
步骤804，在第二工艺腔302内对第二阻挡层903进行第二道刻蚀工艺并产生第二标记产物，监测第二标记产物在第二工艺腔302内的浓度；
步骤805，第二标记产物在第二工艺腔302内的浓度达到第二终点值时，第二道刻蚀工艺结束。
该第一实施例中的刻蚀方法中，使用XeF4作为刻蚀气体，并分别采用了光谱仪3011和质谱仪3021对第一标记产物和第二标记产物的浓度进行了监测，从而能够在恰当的时间将晶圆由第一工艺腔301转移至第二工艺腔302，使晶圆上的第一阻挡层902和第二阻挡层903分别在各自的最佳工艺条件下得到刻蚀。在其他实施例中，所使用的刻蚀气体还可以为XeF6或KrF2。
如图9所示的，是本发明第二实施例中所刻蚀的半导体结构的示意图。该半导体结构包括金属层901、第一阻挡层902、第二阻挡层903和基底904。其中，阻挡层有两层，构成第一阻挡层902的材料为Ru。构成第二阻挡层903的材料则为TaN。Ru和TaN均能够与刻蚀气体XeF4发生反应，刻蚀过程中将产生相应的可供监测的标记产物，用以判断刻蚀工艺的进度。通常，宜选取相应的金属元素作为标记产物进行监测，因为金属元素的浓度来源只可能是发生刻蚀反应所得，其在工艺腔内的浓度与刻蚀反应的进度直接相关；而非金属元素的浓度来源则有可能牵涉到通入的刻蚀气体的流量和浓度，若以非金属元素的浓度作为依据判断刻蚀工艺的进度，将不够准确。根据上述原则，第一实施例中所选取的第一标记产物为构成阻挡层902的材料(Ru)中的金属元素，即Ru元素，所选取的第二标记产物为构成掩膜层903的材料(TaN)中的金属元素，即Ta元素。在其他实施例中，阻挡层的材料还可以是TiN,Co,W,WN或Hf。
在具体实施图8中的刻蚀方法时，首先将带有图9中所示的半导体结构的晶圆放入第一工艺腔301中进行第一道刻蚀工艺，将裸露在外的第一阻挡层902去除，之后再将晶圆转移至第二工艺腔302中进行第二道刻蚀工艺，将裸露出来的第二阻挡层903去除。刻蚀过程中，分别通过光谱仪3011和质谱仪3021控制工艺的进度。由于第一工艺腔301中的工艺条件被设置为刻蚀第一阻挡层902的最佳工艺条件，因而第一阻挡层902在第一道刻蚀工艺中将被高效快速地刻蚀，且所得的刻蚀结果也非常理想。而第二工艺腔302中的工艺条件被设置为刻蚀第二阻挡层903的最佳工艺条件，因而第二阻挡层903在第二道刻蚀工艺中同样将被高效快速地刻蚀，刻蚀结果同样也非常理想。第二实施例中，半导体结构在两个工艺条件不同的工艺腔中被刻蚀去除。不同的工艺条件下，两层阻挡层各自对应的选择比也有所不同，因而能够消除了“侧壁侵蚀”现象。同时，采用两个工艺腔进行刻蚀，还提高了刻蚀效率，且避免了频繁改变工艺条件所导致的对工艺稳定性的破坏。
第二道刻蚀工艺结束以后，最终的刻蚀结果如图10所示，位于侧壁的第一阻挡层902和第二阻挡层903的上表面均与金属层901的上表面齐平，获得了良好的刻蚀结果。
上述实施例是提供给熟悉本领域内的人员来实现或使用本发明的，熟悉本领域的人员可在不脱离本发明的发明思想的情况下，对上述实施例做出种种修改或变化，因而本发明的保护范围并不被上述实施例所限，而应该是符合权利要求书提到的创新性特征的最大范围。
Claims (8)
1.一种刻蚀方法，使用刻蚀气体对晶圆的阻挡层和/或掩膜层进行刻蚀，其特征在于，包括：
提供第一工艺腔和第二工艺腔，所述第一工艺腔与第二工艺腔具有不同的工艺条件；
在第一工艺腔内对所述阻挡层进行第一道刻蚀工艺并产生第一标记产物，监测所述第一标记产物在第一工艺腔内的浓度；
所述第一标记产物在第一工艺腔内的浓度达到第一终点值时，所述第一道刻蚀工艺结束，并将所述晶圆转移至第二工艺腔；
在第二工艺腔内对所述阻挡层或掩膜层进行第二道刻蚀工艺并产生第二标记产物，监测所述第二标记产物在第二工艺腔内的浓度；
所述第二标记产物在第二工艺腔内的浓度达到第二终点值时，所述第二道刻蚀工艺结束。
2.根据权利要求1所述的刻蚀方法，其特征在于，所述第一工艺腔内的工艺条件设置为与第一道刻蚀工艺相匹配；所述第二工艺腔内的工艺条件设置为与第二道刻蚀工艺相匹配。
3.根据权利要求1或2所述的刻蚀方法，其特征在于，构成所述阻挡层的材料包括Ta,TaN,Ti,TiN,Ru,Co,W,WN或Hf；构成所述掩膜层的材料包括TiN。
4.根据权利要求3所述的刻蚀方法，其特征在于，所述刻蚀气体为XeF2,XeF4,XeF6或KrF2。
5.根据权利要求3所述的刻蚀方法，其特征在于，所述第一标记产物为构成所述阻挡层的材料中的金属元素，所述第二标记产物为构成所述阻挡层或掩膜层的材料中的金属元素，且所述第一标记产物和所述第二标记产物为不同的金属元素。
6.根据权利要求1所述的刻蚀方法，其特征在于，所述第一工艺腔和第二工艺腔被持续抽真空。
7.根据权利要求1所述的刻蚀方法，其特征在于，所述第一工艺腔内的工艺条件包括温度、压强和气体流量，所述第二工艺腔内的工艺条件包括温度、压强和气体流量。
8.根据权利要求1所述的刻蚀方法，其特征在于，所述第一终点值和第二终点值由质谱仪或光谱仪测定。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510367411.9A CN106298505B (zh) | 2015-06-29 | 2015-06-29 | 刻蚀方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510367411.9A CN106298505B (zh) | 2015-06-29 | 2015-06-29 | 刻蚀方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298505A true CN106298505A (zh) | 2017-01-04 |
| CN106298505B CN106298505B (zh) | 2020-12-08 |
Family
ID=57651079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510367411.9A Active CN106298505B (zh) | 2015-06-29 | 2015-06-29 | 刻蚀方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298505B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050112839A1 (en) * | 2003-11-25 | 2005-05-26 | Yung-Hsien Wu | Method of selectively etching HSG layer in deep trench capacitor fabrication |
| KR20050064329A (ko) * | 2003-12-23 | 2005-06-29 | 매그나칩 반도체 유한회사 | 반도체 소자의 트랜지스터 제조방법 |
| US20070139857A1 (en) * | 2005-12-21 | 2007-06-21 | Nec Electronics Corporation | Method for manufacturing semiconductor device or semiconductor wafer |
| CN102347197A (zh) * | 2011-10-31 | 2012-02-08 | 中微半导体设备(上海)有限公司 | 刻蚀终点动态检测方法 |
| CN102376627A (zh) * | 2010-08-10 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的形成方法 |
| CN103594390A (zh) * | 2012-08-15 | 2014-02-19 | 盛美半导体设备（上海）有限公司 | 终点检测装置及终点检测方法 |
| US20150028524A1 (en) * | 2013-07-26 | 2015-01-29 | Kabushiki Kaisha Toshiba | Resist material and pattern forming method using same |
-
2015
- 2015-06-29 CN CN201510367411.9A patent/CN106298505B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050112839A1 (en) * | 2003-11-25 | 2005-05-26 | Yung-Hsien Wu | Method of selectively etching HSG layer in deep trench capacitor fabrication |
| KR20050064329A (ko) * | 2003-12-23 | 2005-06-29 | 매그나칩 반도체 유한회사 | 반도체 소자의 트랜지스터 제조방법 |
| US20070139857A1 (en) * | 2005-12-21 | 2007-06-21 | Nec Electronics Corporation | Method for manufacturing semiconductor device or semiconductor wafer |
| CN102376627A (zh) * | 2010-08-10 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 接触孔的形成方法 |
| CN102347197A (zh) * | 2011-10-31 | 2012-02-08 | 中微半导体设备(上海)有限公司 | 刻蚀终点动态检测方法 |
| CN103594390A (zh) * | 2012-08-15 | 2014-02-19 | 盛美半导体设备（上海）有限公司 | 终点检测装置及终点检测方法 |
| US20150028524A1 (en) * | 2013-07-26 | 2015-01-29 | Kabushiki Kaisha Toshiba | Resist material and pattern forming method using same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298505B (zh) | 2020-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4708766A (en) | Hydrogen iodide etch of tin oxide | |
| CN104620364B (zh) | 用于沟槽侧壁平坦化的硅蚀刻的方法 | |
| TWI621155B (zh) | 在自對準圖案化架構中不使用硬遮罩而增加圖案密度之方法 | |
| US8389416B2 (en) | Process for etching silicon with selectivity to silicon-germanium | |
| JP6142676B2 (ja) | ドライエッチング方法、ドライエッチング装置、金属膜及びそれを備えたデバイス | |
| TW201810370A (zh) | 有機芯模保護程序 | |
| KR101821056B1 (ko) | 다중 패턴화 스킴에 대한 선택적 스페이서 에칭을 위한 방법 및 시스템 | |
| TW202226423A (zh) | 用於異向性化學蝕刻之大面積計量和製程控制 | |
| WO2009085564A4 (en) | Etch with high etch rate resist mask | |
| TW201448030A (zh) | 脈衝式直流電漿蝕刻方法以及設備 | |
| US9449821B2 (en) | Composite hard mask etching profile for preventing pattern collapse in high-aspect-ratio trenches | |
| CN102254813A (zh) | 等离子体蚀刻方法 | |
| JP2019204950A (ja) | 酸化物の原子層エッチングの方法 | |
| Ham et al. | Dual etch processes of via and metal paste filling for through silicon via process | |
| CN103730351A (zh) | 刻蚀后的灰化方法及磁传感器的形成方法 | |
| CN104425567A (zh) | 提高钝化完整性的系统和方法 | |
| CN103077880B (zh) | 一种处理铝焊垫上的氮化钛残留物的工艺方法 | |
| EP2924000B1 (en) | Substrate etching method | |
| CN106298505A (zh) | 刻蚀方法 | |
| KR20190030182A (ko) | 자기 정렬된 다중 패터닝을 위한 선택적 산화물 에칭 방법 | |
| TWI632591B (zh) | 間隔件側壁遮罩之雕塑方法及系統 | |
| CN104701145B (zh) | 半导体结构的形成方法 | |
| CN104465506B (zh) | 铜互连中空气隙的形成方法 | |
| KR20190095902A (ko) | 다중 컬러 패터닝 기술에 의한 라인 커팅 방법 | |
| CN105742178A (zh) | 一种集成电路t型孔的干法刻蚀制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 201203 building 4, No. 1690, Cailun Road, free trade zone, Pudong New Area, Shanghai Applicant after: Shengmei semiconductor equipment (Shanghai) Co., Ltd Address before: 201203 Shanghai City, Pudong New Area China Zhangjiang High Tech Park of Shanghai Cailun Road No. 1690 building fourth Applicant before: ACM (SHANGHAI) Inc. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |