CN106256022A - 高级金属‑氮化物‑氧化物‑硅多次可编程存储器 - Google Patents

高级金属‑氮化物‑氧化物‑硅多次可编程存储器 Download PDF

Info

Publication number
CN106256022A
CN106256022A CN201580022698.XA CN201580022698A CN106256022A CN 106256022 A CN106256022 A CN 106256022A CN 201580022698 A CN201580022698 A CN 201580022698A CN 106256022 A CN106256022 A CN 106256022A
Authority
CN
China
Prior art keywords
fet
mnos
mtp
transistor
memorizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580022698.XA
Other languages
English (en)
Other versions
CN106256022B (zh
Inventor
X·李
Z·王
D·W·佩里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106256022A publication Critical patent/CN106256022A/zh
Application granted granted Critical
Publication of CN106256022B publication Critical patent/CN106256022B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42348—Gate electrodes for transistors with charge trapping gate insulator with trapping site formed by at least two separated sites, e.g. multi-particles trapping site
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

提供了一种高级金属‑氮化物‑氧化物‑硅(MNOS)多次可编程(MTP)存储器。在一示例中，一种装置包括双场效应晶体管(2T场FET)金属‑氮化物‑氧化物‑硅(MNOS)MTP存储器。该2T场FET MNOS MTP存储器可包括层间电介质(ILD)氧化物区，该ILD氧化物区形成在阱上并将第一晶体管和第二晶体管的对应栅极与该阱分开。控制栅极位于第一晶体管与第二晶体管的对应栅极之间，并且硅‑氮化物‑氧化物(SiN)区位于控制栅极的金属部分与ILD氧化物区的一部分之间。

Description

高级金属-氮化物-氧化物-硅多次可编程存储器
公开领域
本公开一般涉及电子器件，并且更为具体但不排他地，涉及高级金属-氮化物-氧化物-硅（MNOS）多次可编程（MTP）存储器。
背景
随机存取存储器（RAM）是现代数字架构的无处不在的组件。RAM可以是自立器件，或者可被集成到使用RAM的设备中，诸如微处理器、微控制器、专用集成电路（ASIC）、片上系统（SoC）、以及其他类似设备。RAM可以是易失性或非易失性的。易失性RAM每当功率被移除时丢失其存储的信息。非易失性RAM即使在功率被移除时也能维持其存储器内容。尽管非易失性RAM具有优点，诸如在不施加功率的情况下保留所存储的信息的能力，但常规的非易失性RAM具有比易失性RAM更慢的读/写时间并消耗更多的功率。
存在着对包括嵌入式非易失性存储器（NVM）（例如，嵌入式闪存（eFlash）存储器）的集成电路（诸如片上系统（SoC）处理器）的不断增加的市场需求。嵌入式NVM存储器可用于存储复杂的特征丰富的软件和固件达较长时间段，并且还提供对数据的快速编程和擦除。常规的嵌入式NVM是多次可编程（MTP）存储器的类型的示例。
一种类型的常规NVM存储器是具有65nm的特征尺寸的电荷捕获硅-氧化物-氮化物-氧化物-硅（SONOS）晶体管。电荷捕获SONOS晶体管通过在氮化物层捕获电荷（即，“SONOS”中的“N层”）中来存储数据。该技术要求制造多个掩模，这导致最终传递给消费者的高制造成本。常规的电荷捕获SONOS晶体管技术还具有制造工艺限制，该制造工艺限制使特征尺寸减小的进步受限。例如，制造工艺限制（例如，栅极空间限制）防止使用20nm SoC和16nm FET的先进技术来制造常规的电荷捕获SONOS晶体管技术。当前在不具有与开发和制造相关联的过高成本的先进技术（诸如20nm SoC和16nm FET先进技术）中没有MTP存储器可用。
相应地，业界长期以来存在对常规方法和装置有所改善的方法和装置的需要，包括改善的方法和由此所提供的装置。
概述
本概述提供本教义某些方面的基本理解。本概述并非详细穷尽性的，且既不意图标识所有关键特征，也不意图限制权利要求的范围。
提供了用于对双栅场效应晶体管（2T场FET）金属-氮化物-氧化物-硅（MNOS）多次可编程（MTP）存储器进行编程的示例性方法和装置。
一种示例性方法包括：偏置所述2T场FET MNOS MTP存储器中的第一晶体管，以及偏置所述2T场FET MNOS MTP存储器中的第二晶体管。对所述第一晶体管和所述第二晶体管的偏置由于Fowler–Nordheim隧穿而使电子存储在所述2T场FET MNOS MTP存储器的硅-氮化物-氧化物区中。
用于对双栅场效应晶体管（2T场FET）金属-氮化物-氧化物-硅（MNOS）多次可编程（MTP）存储器进行编程的另一种示例性方法包括：偏置所述2T场FET MNOS MTP存储器中的第一晶体管，以及偏置所述2T场FET MNOS MTP存储器中的第二晶体管。对所述第一晶体管和所述第二晶体管的偏置由于载流子热注入而使电子存储在所述2T场FET MNOS MTP存储器的硅-氮化物-氧化物区中。
在另一示例中，提供了一种包括高级金属-氮化物-氧化物-硅（MNOS）多次可编程（MTP）存储器的装置。所述装置包括双栅场效应晶体管（2T场FET）金属-氮化物-氧化物-硅（MNOS）多次可编程（MTP）存储器。所述2T场FET MNOS MTP存储器包括基板、形成在所述基板上的第一晶体管、形成在所述基板上的第二晶体管、以及层间电介质（ILD）氧化物区，所述ILD氧化物区形成在阱上并将所述第一晶体管和所述第二晶体管的对应栅极与所述阱分开。所述ILD氧化物区的一部分被配置为鳍。所述2T场FET MNOS MTP存储器还包括控制栅极，所述控制栅极包括金属部分。所述控制栅极形成在所述层间电介质（ILD）氧化物区的鳍形部分的一部分周围并且基本上在第一编程线晶体管与第二编程线晶体管的对应栅极之间。所述2T场FET MNOS MTP存储器还包括硅-氮化物-氧化物区，所述硅-氮化物-氧化物区形成在所述ILD氧化物区的所述鳍形部分上、在所述控制栅极的所述金属部分与所述ILD氧化物区的所述鳍形部分之间。所述2T场FET MNOS MTP存储器还可包括金属环，所述金属环被形成为基本上与所述ILD氧化物区垂直并将所述第一晶体管的栅极耦合到所述第二晶体管的栅极。所述2T场FET MNOS MTP存储器可以是PMOS器件。所述2T场FET MNOS MTP存储器可以是NMOS器件。所述装置还可包括所述2T场FET MNOS MTP存储器是其构成部分的以下各项中的至少一者：移动设备、基站、终端、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理（PDA）、固定位置数据单元和计算机。
所述装置的至少一部分可被集成到半导体管芯上。此外，所述装置的至少一部分可包括诸如移动设备、基站、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理（PDA）、固定位置数据单元、和/或计算机之类的设备，该装置的另一部分是该设备的组成部分。
在进一步示例中，提供了包括存储于其上的光刻设备可执行指令的非瞬态计算机可读介质，所述指令被配置成使光刻设备将所述装置的至少一部分制造为集成电路。
前述内容宽泛地勾勒出本教义的一些特征和技术优点以使详细描述和附图可以被更好地理解。在详细描述中还描述了附加的特征和优点。本构思和所公开的实施例可容易地被用作修改或设计用于实施与本教义相同的目的的其他结构的基础。此类等同构造并不脱离权利要求中所阐述的本教义的技术。作为这些教义的特性的发明性特征、连同进一步的目标和优点从详细描述和附图中被更好地理解。每一附图仅出于解说和描述目的来提供，且并不限定本教义。
附图简述
给出了附图以描述本教义的示例，并且附图并不作为限定。
图1描绘了示例性P-FET MNOS MTP器件和示例性N-FET MNOS MTP器件的示意图。
图2描绘了用于操作NMOS和PMOS MTP器件的示例性电压。
图3描绘了在使用沟道热载流子注入进行编程期间的示例性NMOS MTP器件。
图4描绘了在使用顶部电子Fowler–Nordheim隧穿进行编程期间的示例性NMOSMTP器件。
图5描绘了在使用沟道电子Fowler–Nordheim隧穿进行擦除期间的示例性NMOSMTP器件。
图6描绘了在使用沟道热载流子注入进行擦除期间的示例性NMOS MTP器件。
图7描绘了在使用体电子Fowler–Nordheim隧穿进行擦除期间的示例性NMOS MTP器件。
图8描绘了在读取期间的示例性已编程的NMOS MTP器件。
图9描绘了在读取期间的示例性未编程的NMOS MTP器件。
图10描绘了NMOS MTP器件的示例性俯视图。
图11描绘了在使用沟道热载流子注入进行编程期间的示例性PMOS MTP器件。
图12描绘了在使用Fowler–Nordheim隧穿进行擦除期间的示例性PMOSMTP器件。
图13描绘了在使用热电子注入进行擦除期间的示例性PMOS MTP器件。
图14描绘了在使用顶部电子Fowler–Nordheim隧穿进行擦除期间的示例性PMOSMTP器件。
图15描绘了在读取期间的示例性已编程的PMOS MTP器件。
图16描绘了在读取期间的示例性未编程的PMOS MTP器件。
图17描绘了PMOS MTP器件的示例性俯视图。
图18描绘了具有控制栅极的PMOS MTP器件的示例性俯视图，该控制栅极具有精确的深度。
图19描绘了示例性通信系统。
图20描绘了示例性接入点。
图21描绘了示例性无线设备的功能框图。
根据惯例，附图中所描绘的特征可能并非按比例绘制。相应地，为了清楚起见，所描绘的特征的尺寸可能被任意放大或缩小。根据惯例，为了清楚起见，某些附图被简化。因此，附图可能未绘制特定装置或方法的所有组件。此外，类似附图标记贯穿说明书和附图标示类似特征。
详细描述
引言
提供了一种高级金属-氮化物-氧化物-硅（MNOS）多次可编程（MTP）存储器。在一示例中，提供了一种装置，该装置包括双栅场效应晶体管（2T场FET）金属-氮化物-氧化物-硅（MNOS）多次可编程（MTP）存储器。
本文中公开的示例性装置和方法有利地解决了行业里长期以来的需求，以及其它先前未标识出的需求，并且缓解了常规方法和装置的不足。例如，由本文中公开的装置和方法提供的优点包括相对于常规设备在可缩放性、开发成本和制造成本方面的改善。其他优点包括改善的设备性能和设备的减小的功耗，包括由此提供的技术。
在本申请的文本和附图中公开了示例性实施例。可以设计出替换实施例而不会脱离本发明的范围。另外，当前教义的常规元素可能不被详细描述、或者可能被省去以免湮没当前教义的诸方面。
如本文中所使用的，术语“示例性”意指“用作示例、实例或解说”。描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。同样，术语“本发明的实施例”并不要求本发明的所有实施例都包括所讨论的特征、优点、或工作模式。术语“在一个示例中”、“示例”、“在一个特征中”和/或“特征”在本说明书中的使用并非必然引述相同特征和/或示例。此外，特定特征和/或结构可与一个或多个其它特征和/或结构组合。并且，由此描述的装置的至少一部分可被配置成执行由此描述的方法的至少一部分。
应该注意，术语“连接”、“耦合”或其任何变体意指在元件之间的直接或间接的任何连接或耦合，且可涵盖两个元件之间中间元件的存在，这两个元件经由该中间元件被“连接”或“耦合”在一起。元件之间的耦合和/或连接可为物理的、逻辑的、或其组合。如本文所采用的，元件可例如通过使用一条或多条导线、电缆、和/或印刷电气连接以及通过使用电磁能量被“连接”或“耦合”在一起。电磁能量可具有在射频区域、微波区域和/或光学（可见和不可见两者）区域中的波长。这些是若干非限定和非穷尽性示例。
应该理解，术语“信号”可包括任何信号，诸如数据信号、音频信号、视频信号、多媒体信号、模拟信号、和/或数字信号。信息和信号能使用各种各样的不同技艺和技术中的任一种来表示。例如，本说明书中描述的数据、指令、过程步骤、命令、信息、信号、位、和/或码元可由电压、电流、电磁波、磁场和/或磁粒子、光场和/或光粒子、和其任何组合来表示。
本文中使用诸如“第一”、“第二”等之类的指定对元素的任何引述并不限定那些元素的数量和/或次序。确切而言，这些指定用作区别两个或更多个元素和/或元素实例的便捷方法。因此，对第一元素和第二元素的引述并不意味着仅能采用两个元素，或者第一元素必须必然地位于第二元素之前。同样，除非另外声明，否则元素集合可包括一个或多个元素。另外，在说明书或权利要求中使用的“A、B、或C中的至少一者”形式的术语可被解读为“A或B或C或这些元素的任何组合”。
本文所使用的术语仅出于描述特定实施例的目的，而并不旨在限定。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。并且，术语“包括”、“具有”和“包含”在本文中使用时指明所陈述的特征、整数、步骤、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组的存在和/或添加。
在本文中所使用的空间描述（例如，“顶”、“中间”、“底”、“左”、“中心”、“右”、“上”、“下”、“垂直”、“水平”，等等）仅仅用于解说目的而不是限定性描述符。藉此所述结构的实际实现在空间上可按提供藉此所述功能的任何取向来布置。此外，本文中在使用术语“毗邻”以描述集成电路元件之间的空间关系时，毗邻集成电路元件不需要直接物理接触，并且其它集成电路元件可位于毗邻集成电路元件之间。
所提供的装置可以是电子设备的一部分和/或耦合至该电子设备，该电子设备诸如但不限于：移动设备、移动电话、无线设备、个人数据助理（PDA）、手持式计算机、便携式计算机、GPS接收机、导航设备、相机、音频播放器、摄录像机、游戏控制台、手表、时钟、计算器、电视机、平板显示器、计算机监视器、汽车显示器（例如，里程表显示器等）、驾驶座舱控件和/或显示器、耦合至相机的显示器（例如，车辆中的后视和/或侧视相机）、电子相框、电子告示牌、电子标记、和/或投影仪。
所提供的装置可以是“移动设备”的一部分和/或耦合至该“移动设备”，“移动设备”诸如但不限于：移动电话、移动通信设备、寻呼机、个人数字助理、个人信息管理器、移动手持式计算机、便携式计算机、无线设备、无线调制解调器、具有存储器的电子设备、和/或通常由个人携带并具有通信能力（例如，无线、蜂窝、红外、短程无线电等）的其他类型的便携式电子设备。并且，术语“用户装备”（UE）、“移动终端”、“移动设备”和“无线设备”可以是可互换的。
缩写
提供以下频繁使用的缩写和首字母缩写的列表以帮助理解本公开，并且这些缩写不作为限定来提供。
2T场FET-双栅场效应晶体管
BL-位线
CG-控制栅极
CT-触点端子
CHE-沟道热电子。沟道载流子由于栅极、漏极和源极之间的高电压差而从源极行进到栅极氧化物和SiN分隔件而不是漏极的状况。
FinFET-其中鳍形区域是升高的沟道的三栅场效应晶体管（FET）。栅极电极可被形成为使得该栅极电极毗邻于鳍的三侧。
FN-Fowler–Nordheim。在Fowler–Nordheim隧穿的一示例中，晶体固体（例如，金属）在存在高电场的情况下发射电荷载流子（例如，电子）。
ILD氧化物-层间电介质氧化物，该层间电介质氧化物可用于使导电结构（诸如互连线）电气地分开。
LDD-轻掺杂漏极。示例性的轻掺杂漏极是其中漏极区靠近沟道轻掺杂以减小热电子效应的结构。
M0、M1-金属层号0，金属层号1，等等。
MNOS-金属-氮化物-氧化物-硅
MTP-多次可编程存储器（例如，非易失性存储器）
NMOS-n型金属-氧化物-半导体
nVT-正常阈值电压（Vt）
PMOS-p型金属-氧化物-半导体
PG1、PG2-编程栅极号1，编程栅极号2，等等。
SG-选择栅极
SL-源线
SoC-片上系统
SONOS-硅-氧化物-氮化物-氧化物-硅
STI-浅沟槽隔离。浅沟槽隔离结构是减少毗邻半导体结构之间的电荷载流子漏泄的器件特征。
ULVT-超低阈值电压（Vt）
V0、V1-垂直互连通路（即，通孔）层号
Vt-阈值电压
WL-字线
附图描述
图1描绘了示例性P-FET MNOS MTP器件100和示例性N-FET MNOS MTP器件150的示意图。关于N-FET MNOS MTP器件150的结构和操作的细节可在图1-10和19-21中找到。关于P-FET MNOS MTP器件100的结构和操作的细节可在图1和11-21中找到。N-FET MNOS MTP器件150和P-FET MNOS MTP器件100可以是平面MOS器件或FinFET器件。示例性P-FET MNOSMTP器件100和示例性N-FET MNOS MTP器件150具有低于浮栅MTP器件的编程和擦除电压。
P-FET MNOS MTP器件100具有第一晶体管105、第二晶体管110和第三晶体管115，第一晶体管105是P-FET MNOS晶体管，第二晶体管110是氮化硅（SiN）/氧化物场晶体管，第三晶体管115是P-FET MNOS晶体管。第一晶体管105的源极是源线（SL）120，并且第一晶体管105的栅极是第一编程栅极（PG1）125。PG1 125也是字线（WL），并且可用于器件选择、编程和擦除。第一晶体管105耦合到第二晶体管110，并且可以是常规Vt器件。
第二晶体管110电气地位于第一晶体管105与第三晶体管115之间，并且可以是基本上零Vt器件。第二晶体管110具有SiN盖和SiN分隔件，该SiN盖和SiN分隔件可用于在没有电压施加于P-FET MNOS MTP器件100的端子的情况下存储电荷载流子。当SiN盖和/或SiN分隔件存储电荷载流子或不存储电荷载流子时，P-FET MNOS MTP器件100可在这些状态中的一个状态中表示逻辑“0”，并且在另一状态中表示逻辑“1”，由此允许P-FET MNOS MTP器件100被用作MTP存储器元件。第二晶体管的栅极是可用于器件编程和擦除的控制栅极（CG）130。
第三晶体管115是P-FET MNOS晶体管，并且可以是常规Vt器件。第三晶体管115耦合到第二晶体管110，并且第三晶体管115的栅极是耦合到PG1 125的第二编程栅极（PG2）135。PG2 135也是WL。第三晶体管115的漏极是位线（BL）140。
N-FET MNOS MTP器件150具有第四晶体管155、第五晶体管160和第六晶体管165，第四晶体管155是N-FET MNOS晶体管，第五晶体管160是SiN/氧化物场晶体管，第六晶体管165是N-FET MNOS晶体管。第四晶体管155的漏极是选择线（SL）170，并且第四晶体管155的栅极是第一编程栅极（PG1）175。PG1 175也是字线（WL）。第四晶体管155耦合到第五晶体管160。
第五晶体管160电气地位于第四晶体管155与第六晶体管165之间。第五晶体管160具有SiN盖和SiN分隔件，该SiN盖和SiN分隔件可用于在没有电压施加于N-FET MNOS MTP器件150的端子的情况下存储电荷载流子。当SiN盖和/或SiN分隔件存储电荷载流子或不存储电荷载流子时，N-FET MNOS MTP器件150可在这些状态中的一个状态中表示逻辑“0”，并且在另一状态中表示逻辑“1”，由此允许N-FET MNOS MTP器件150被用作MTP存储器元件。第五晶体管的栅极是控制栅极（CG）180。
第六晶体管165是N-FET MNOS晶体管。第六晶体管165耦合到第二晶体管110，并且第六晶体管165的栅极是耦合到PG1 175的第二编程栅极（PG2）185。PG2 185也是WL。第六晶体管165的源极是位线（BL）190。
图2描绘了施加于NMOS MTP器件（例如，N-FET MNOS MTP器件150）和PMOS MTP器件（例如，P-FET MNOS MTP器件100）的端子以操作对应的MTP器件的示例性电压。所描绘的电压是示例性的，并且本领域技术人员使用本公开能够设计NMOS器件（例如，N-FET MNOS MTP器件150）和/或PMOS MTP器件（例如，P-FET MNOS MTP器件100）以使用除图2中所描绘的那些电压以外的电压来操作。
在图2中，示例性电压（例如，相对于接地）被描述为施加于各端子，诸如源线（SL）（例如，SL 120和/或SL 170）、第一编程栅极（PG1）（例如，PG1 125和/或PG1 175）、控制栅极（CG）（例如，CG 130和/或CG 180）、第二编程栅极（PG2）（例如，PG2 135和/或PG2 185）、位线（BL）（例如，BL 140和/或BL 190）、以及对应的P阱或N阱。这些电压的施加选择要对NMOSMTP器件和/或PMOS MTP器件执行的功能。可能的功能包括选择和不选择：编程、擦除和读取对应的MTP器件。关于编程、擦除和读取功能的进一步细节在图3-18中提供。
图3描绘了在使用沟道热载流子注入进行编程（300）期间的N-FET MNOS MTP器件150，并且提供了关于N-FET MNOS MTP器件150的示例性结构的进一步细节。
N-FET MNOS MTP器件150包括第一层302，第一层302包括：具有P阱304的基板；在P阱304的任一侧上的第一和第二浅沟槽隔离（STI）结构305A、305B；毗邻于P阱304并且是SL170的N+漏极扩散306；自N+漏极扩散306的N+漏极延伸308；毗邻于P阱304并且是BL 190的N+源极扩散310；以及自N+源极扩散310的N+源极延伸312。虚线表示耗尽区314的基本边界。可使用晕状注入来限定N-FET MNOS MTP器件150中耗尽区的边界。
N-FET MNOS MTP器件150的第二层316包括绝缘层间电介质氧化物（ILD）部分318，SL 170的第一触点端子（CT）320A和BL 190的第二CT 320B穿过该部分318。ILD氧化物部分318的一部分可被配置为鳍。第二层316还包括三个金属栅极－PG1栅极320、CG栅极322和PG2栅极324，这些栅极由SiN分隔件326A-D分开并毗邻于SiN分隔件326A-D。ILD氧化物部分318将PG1栅极320、CG栅极322以及PG2栅极324与P阱304分开。CG栅极322可被形成为毗邻于ILD氧化物区318的鳍形部分。
SiN盖328形成在ILD氧化物部分318、SiN分隔件326A-D、三个金属栅极（PG1栅极320、CG栅极322和PG2栅极324）上，并且毗邻于金属线332A-332C和金属线330A-332B、330B，金属线332A-332C分别耦合到第一CT 320A、第二CT 320B，金属线330A-332B、330B耦合到PG1栅极320、CG栅极322和PG2栅极324。SiN盖328可形成在层间电介质（ILD）氧化物部分318的鳍形部分上。SiN分隔件部分326和/或SiN盖328可被用作电荷载流子存储层。50埃厚的氧化物部分可以能够存储电荷载流子达大约10年。PG1栅极320、CG栅极322和PG2栅极324的低读取电压要求也使得所公开的器件能够存储电荷载流子达大约10年。可使用刷新和自动电路修复技术来增加所公开的器件的数据保留历时。
金属线332A-332C和金属线330A-330B可任选地耦合到对应的垂直互连通路（“通孔0”）334A-E和/或金属线336A-E的附加层（M1）。
在使用沟道热载流子注入（CHE）对N-FET MNOS MTP器件150进行编程300期间，所施加的DC电压可以是：
VSL=+3.5V
VPG1=+3.5V
VCG=+5V
VPG2=+3.5V
VBL=0V
V阱（即，VB）=0V
作为该偏置的结果，沟道338由于VSL>VBL、VPG1>VBL并且VPG2>VBL而从N+漏极扩散306向N+源极延伸312延伸。然而，VCG>VSL并且VCG>VPG1，因此，从N+漏极扩散306和SL 170、N+漏极延伸308和沟道338汲取负电荷载流子340（即，电子）通过SiN分隔件326B-326C和SiN盖328去往CG金属栅极322。当移除所施加的电压时，负电荷载流子340维持存储在SiN分隔件326B-326C和SiN盖328中，并且N-FET MNOS MTP器件150被编程。
图4描绘了在使用顶部电子Fowler–Nordheim隧穿进行编程（400）期间的N-FETMNOS MTP器件150。在使用顶部电子Fowler–Nordheim隧穿进行编程期间，所施加的AC电压可以是：
VSL=0V
VPG1=0V
VCG=+5V
VPG2=0V
VBL=0V
V阱（即，VB）=0V
作为该偏置的结果，VCG>>>VPG1并且VCG>>>VPG2，而VSL=VPG1并且VPG2=VBL。由于PG1金属栅极320与CG栅极322之间、以及PG2金属栅极324与CG栅极322之间的高电场，发生Fowler–Nordheim隧穿，并且从耦合到PG1栅极320和PG2栅极324的金属线330A-330B发射负电荷载流子402。汲取负电荷载流子402通过SiN分隔件326B-326C和SiN盖328去往CG栅极322。当移除所施加的电压时，负电荷载流子402保持存储在SiN分隔件326B-326C和SiN盖328中，并且N-FET MNOS MTP器件150由此被编程。
图5描绘了在使用沟道电子Fowler–Nordheim隧穿进行擦除（500）期间的N-FETMNOS MTP器件150。在使用沟道电子Fowler–Nordheim隧穿进行擦除期间，所施加的AC电压可以是：
VSL=0V
VPG1=+3.5V
VCG=+5V
VPG2=+3.5V
VBL=0V
V阱（即，VB）=0V
作为该偏置的结果，由于VCG>VPG1>VSL并且VCG>VPG2>VBL，沟道502从N+漏极扩散306向N+源极延伸312延伸，并且在N+漏极扩散306和N+漏极延伸308周围以及在N+源极扩散310和N+源极延伸312周围创建耗尽区504A-504B。由于VCG与VSL之间以及VCG与VBL之间的高电场，发生Fowler–Nordheim隧穿，并且从SiN分隔件326B-326C和SiN盖328汲取负电荷载流子506。汲取负电荷载流子506去往被耦合到CG栅极322的金属线332B。当移除所施加的电压时，负电荷载流子506不再保持存储在SiN分隔件326B-326C和SiN盖328中，并且由此使用沟道电子Fowler–Nordheim隧穿对N-FET MNOS MTP器件150进行擦除。
图6描绘了在使用源极和漏极侧热载流子注入进行擦除（600）期间的N-FET MNOSMTP器件150。在使用热载流子注入（HCE）对N-FET MNOS MTP器件150进行擦除期间，所施加的AC电压可以是：
VSL=+5V
VPG1=0V
VCG=-5V
VPG2=0V
VBL=+5V
V阱（即，VB）=0V
作为该偏置的结果，由于VSL>>>VPG1>>>VCG并且VBL>>>VPG2>>>VCG，在N+漏极扩散306和N+漏极延伸308周围以及在N+源极扩散310和N+源极延伸312周围创建耗尽区602A-602B。因此，从耗尽区602A-602B汲取正电荷载流子604（即，热空穴）通过SiN分隔件326B-326C和SiN盖328去往CG栅极322。正电荷载流子604与SiN分隔件326A-326B和SiN盖328中所存储的负电荷载流子606（即，从导电带返回到价电子带的电子）组合，以移除存储在SiN分隔件326A-326B和SiN盖328中的负电荷载流子。当移除所施加的电压时，负电荷载流子606不再保持存储在SiN分隔件326A-326B和SiN盖328中，并且由此使用热空穴载流子注入对N-FETMNOS MTP器件150进行擦除。
图7描绘了在使用体电子Fowler–Nordheim隧穿进行擦除（700）期间的N-FET MNOSMTP器件150。在使用体电子Fowler–Nordheim隧穿进行擦除期间，所施加的AC电压可以是：
VSL=+5V
VPG1=0V
VCG=-5V
VPG2=0V
VBL=+5V
V阱（即，VB）=+5V
作为该偏置的结果，VSL>>>VPG1>>>VCG并且VBL>>>VPG2>>>VCG。此外，V阱>>>VCG。由于P阱304与CG栅极322之间的高电场，发生Fowler–Nordheim隧穿，并且从P阱304发射正电荷载流子702。汲取正电荷载流子702去往被耦合到CG栅极322的金属线332B，并去往SiN分隔件326B-326C和SiN盖328。正电荷载流子702与来自SiN分隔件326B-326C和SiN盖328的所存储的负电荷载流子704（即，从导电带返回到价电子带的电子）组合，以移除存储在SiN分隔件326B-326C和SiN盖328中的负电荷载流子704。当移除所施加的电压时，负电荷载流子704不再保持存储在SiN分隔件326B-326C和SiN盖328中，并且由此使用体电子Fowler–Nordheim隧穿对N-FET MNOS MTP器件150进行擦除。
图8描绘了当N-FET MNOS MTP器件150已编程时读取该N-FET MNOS MTP器件150。在N-FET MNOS MTP器件150已编程时读取该器件（800）期间，所施加的AC电压可以是：
VSL=0V
VPG1=+0.7V
VCG=+1.8V
VPG2=+0.7V
VBL=+1V
V阱（即，VB）=0V
作为该偏置的结果，VCG>VPG1>VSL并且VCG>VPG2<VBL。在N+漏极扩散306和N+漏极延伸308周围创建耗尽区802；并且由于存储在SiN分隔件326B-326C和SiN盖328中的负电荷载流子808，在PG1栅极320与CG栅极322之间的区域中、以及在CG栅极322与PG2栅极324之间的区域中创建沟道耗尽区804、806。由于沟道耗尽区804、806，仅有小的读取电流流经沟道，由此指示负电荷载流子存储在SiN分隔件326B-326C和SiN盖328中。N-FET MNOS MTP器件150由此被读取。
图9描绘了当N-FET MNOS MTP器件150未编程时（900）的N-FET MNOS MTP器件150。在N-FET MNOS MTP器件150未编程时读取该器件期间，所施加的AC电压可以是：
VSL=0V
VPG1=+0.7V
VCG=+1.8V
VPG2=+0.7V
VBL=+1V
V阱（即，VB）=0V
作为该偏置的结果，VCG>VPG1>VSL并且VCG>VPG2<VBL。在N+漏极扩散306和N+漏极延伸308周围创建耗尽区902，并且创建从N+漏极扩散306向N+源极延伸312延伸的反型未断开沟道904。不同于图8中的状况，由于SiN分隔件326B-326C和SiN盖328中没有负电荷载流子，反型未断开沟道904未被耗尽。由于沟道未断开，大的读取电流流经沟道，由此指示没有负电荷载流子存储在SiN分隔件326B-326C和SiN盖328中。N-FET MNOS MTP器件150由此被读取。
图10描绘了N-FET MNOS MTP器件150的示例性俯视图1000。示出了P阱304、N+漏极扩散306、PG1金属栅极320、CG栅极322、PG2金属栅极324和N+源极扩散310的相对位置。还示出了SiN盖328，其被示出为金属环1002，金属环1002被配置成隔离SiN盖328并将PG1金属栅极320耦合到PG2金属栅极324。
图11描绘了在使用沟道热载流子注入进行编程期间的P-FET MNOS MTP器件100，并且提供了关于P-FET MNOS MTP器件100的示例性结构的进一步细节。
P-FET MNOS MTP器件100包括第一层1102，第一层1102包括：具有N阱1106的P基板1104；在N阱1106的任一侧上的第一和第二浅沟槽隔离（STI）结构1108A-1108B；毗邻于N阱1106并且是SL 120的P+源极扩散1110；自P+源极扩散1110的P+源极延伸1112；毗邻于N阱1106并且是BL 140的P+漏极扩散1114；以及自P+漏极扩散1114的P+漏极延伸1116。虚线表示耗尽区1118的基本边界。可使用晕状注入来限定P-FET MNOS MTP器件100中耗尽区的边界。
P-FET MNOS MTP器件100的第二层1120包括绝缘层间电介质氧化物（ILD）部分1122，SL 120的第一触点端子（CT）1124和BL 140的第二CT 1126穿过该部分1122。ILD氧化物部分1122的一部分可被配置为鳍。第二层1120还包括三个金属栅极－PG1栅极1128、CG栅极1130和PG2栅极1132，这些栅极由SiN分隔件1134A-D分开并毗邻于SiN分隔件1134A-D。ILD氧化物部分1122将PG1栅极1128、CG栅极1130和PG2栅极1132与N阱1106分开。CG栅极1130可形成在ILD氧化物区1122的鳍形部分周围。
SiN盖1136形成在ILD氧化物部分1122、SiN分隔件1134B-1134C、三个金属栅极（PG1栅极1128、CG栅极1130和PG2栅极1132）上，并且毗邻于金属线1138A-1138B和金属线1140A-1140C，金属线1138A-1138B分别耦合到第一CT 1124、第二CT 1126，金属线1140A-1140C耦合到PG1栅极1128、CG栅极1130和PG2栅极1132。SiN盖1136可形成在层间电介质（ILD）氧化物部分1122的鳍形部分上。SiN分隔件部分1134和/或SiN盖1136可被用作电荷载流子存储层。
耦合到PG1栅极1128、CG栅极1130和PG2栅极1132的金属线1140A-1140C可任选地耦合到对应的垂直互连通路（“通孔0”）1142A-1142E和/或金属线1144A-E的附加层（M1）。
在使用沟道热载流子注入（CHE）对P-FET MNOS MTP器件100进行编程1100期间，所施加的AC电压可以是：
VSL=0V
VPG1=0V
VCG=0V
VPG2=0V
VBL=+3.5V
V阱（即，VB）=+3.5V
作为该偏置的结果，沟道1146由于VBL>VSL而从P+漏极扩散1110向P+漏极延伸1116延伸。此外，V阱>VCG，因此，从P沟道和P+源极扩散1100、P+源极延伸1112以及沟道1146汲取正电荷载流子1148（即，热空穴）通过SiN分隔件1134B-1134C和SiN盖1136去往CG栅极1130。当移除所施加的电压时，正电荷载流子1148保持存储在SiN分隔件1134B-1134C和SiN盖1136中，并且P-FET MNOS MTP器件100被编程。
图12描绘了在使用Fowler–Nordheim隧穿进行擦除（1200）期间的P-FET MNOS MTP器件100。在使用沟道电子Fowler–Nordheim隧穿进行擦除期间，所施加的AC电压可以是：
VSL=0V
VPG1=0V
VCG=+5V
VPG2=0V
VBL=0V
V阱（即，VB）=0V
作为该偏置的结果，VCG>>>V阱。由于VSL=VPG1=VPG2=VBL=0V，没有形成沟道。然而，由于VCG与V阱之间的高电场，发生Fowler–Nordheim隧穿，并且从N阱1106汲取负电荷载流子1202到SiN分隔件1134B-1134C和SiN盖1136。汲取负电荷载流子1202去往被耦合到CG栅极1130的金属线1140B，并且与存储在SiN分隔件1134B-1134C和SiN盖1136中的正电荷载流子1204（即，空穴）组合。当移除所施加的电压时，正电荷载流子1204不再保持存储在SiN分隔件1134B-1134C和SiN盖1136中，并且由此使用沟道电子Fowler–Nordheim隧穿对P-FET MNOSMTP器件100进行擦除。
图13描绘了在使用热电子注入进行擦除（1300）期间的P-FET MNOS MTP器件100。在使用热电子注入对P-FET MNOS MTP器件100进行擦除期间，所施加的DC电压可以是：
VSL=-5V
VPG1=0V
VCG=+5V
VPG2=0V
VBL=-5V
V阱（即，VB）=0V
作为该偏置的结果，由于VSL<<<VPG1<<<VCG并且VBL<<<VPG2<<<VCG，在P+漏极扩散1110和P+源极延伸1112周围以及在P+漏极扩散1114和P+漏极延伸1116周围创建耗尽区1302A-1302B。因此，从耗尽区1302A-1302B汲取负电荷载流子1304（即，电子）通过SiN分隔件1134B-1134C和SiN盖1136去往CG栅极1130。负电荷载流子1304与SiN分隔件1134B-1134C和SiN盖1136中所存储的正电荷载流子1306（即，从导电带返回到价电子带的电子）组合，以移除存储在SiN分隔件1134B-1134C和SiN盖1136中的正电荷载流子1306。当移除所施加的电压时，正电荷载流子1306不再保持存储在SiN分隔件1134B-1134C和SiN盖1136中，并且由此使用沟道热电子注入对P-FET MNOS MTP器件100进行擦除。
图14描绘了在使用顶部电子Fowler–Nordheim隧穿进行擦除（1400）期间的P-FETMNOS MTP器件100。在使用顶部电子Fowler–Nordheim隧穿进行擦除期间，所施加的AC电压可以是：
VSL=0V
VPG1=0V
VCG=+5V
VPG2=0V
VBL=0V
V阱（即，VB）=+1.8V
作为该偏置的结果，VSL=VPG1<<<VCG并且VBL=VPG2<<<VCG。此外，V阱<<<VCG。由于CG栅极1130与PG1金属栅极1128之间的高电场、以及CG栅极1130与PG2金属栅极1132之间的高电场，发生Fowler–Nordheim隧穿，并且从耦合到PG1金属栅极1128的金属线1140A发射负电荷载流子1402，并且从耦合到PG2金属栅极1132的金属线1140C发射负电荷载流子1402。汲取负电荷载流子1402去往SiN分隔件1134B-1134C和SiN盖1136。负电荷载流子1402与来自SiN分隔件1134B-1134C和SiN盖1136的所存储的正电荷载流子1404（即，从导电带返回到价电子带的电子）组合，以移除存储在SiN分隔件1134B-1134C和SiN盖1136中的正电荷载流子1404。当移除所施加的电压时，正电荷载流子1404不再保持存储在SiN分隔件1134B-1134C和SiN盖1136中，并且由此使用顶部电子Fowler–Nordheim隧穿对P-FET MNOS MTP器件100进行擦除。
图15描绘了在已编程状态中的P-FET MNOS MTP器件100。在P-FET MNOS MTP器件100已编程时读取该器件（1500）期间，所施加的AC电压可以是：
VSL=0V
VPG1=0V
VCG=0V
VPG2=0V
VBL=+1V
V阱（即，VB）=+1.8V
作为该偏置的结果，VCG=VPG1=VPG2=VSL、V阱>VSL、V阱>VPG1、V阱>VCG并且V阱>VBL。在P+源极扩散1110和P+源极延伸1112周围创建耗尽区1502；并且由于存储在SiN分隔件1134B-1134C和SiN盖1136中的正电荷载流子1506，在PG1栅极1128与CG栅极1130之间的区域中、以及在CG栅极1130与PG2栅极1132之间的区域中创建沟道耗尽区1504A-1504B。由于沟道耗尽区1504A-1504B，仅有小的读取电流流经沟道，由此指示正电荷载流子1506存储在SiN分隔件1134B-1134C和SiN盖1136中。P-FET MNOS MTP器件100由此被读取。
图16描绘了在未编程状态中的P-FET MNOS MTP器件100。在P-FET MNOS MTP器件100未编程时读取该器件（1600）期间，所施加的AC电压可以是：
VSL=0V
VPG1=0V
VCG=0V
VPG2=0V
VBL=+1V
V阱（即，VB）=+1.8V
作为该偏置的结果，V阱>VBL>VSL=VPG1=VCG=VPG2。在P+源极扩散1110和P+源极延伸1112周围创建耗尽区1602，并且创建从P+源极扩散1110向P+漏极延伸1116延伸的未断开沟道1604。不同于图15中的状况，由于SiN分隔件1134B-1134C和SiN盖1136中没有正电荷载流子，未断开沟道1604未被耗尽。由于未断开沟道1604是未断开的，大的读取电流流经未断开沟道1604，由此指示没有正电荷载流子存储在SiN分隔件1134B-1134C和SiN盖1136中。P-FET MNOS MTP器件100由此被读取。
图17描绘了P-FET MNOS MTP器件100的示例性俯视图1700。示出了N阱1106、P+源极扩散1110、PG1金属栅极1128、CG栅极1130、PG2金属栅极1132和P+漏极扩散1114的相对位置。还示出了SiN盖1136，其被示出为金属环1702，金属环1702被配置成隔离SiN盖1136并将PG1金属栅极1128耦合到PG2金属栅极1132。
图18描绘了具有控制栅极的P-FET MNOS MTP器件100的示例性俯视图1800，该控制栅极具有精确的深度。如果需要提高SiN/氧化物选择性，则可通过在形成CG栅极1130期间添加附加的掩模、附加的沉积步骤以及附加的蚀刻步骤以精确地控制CG栅极1130的深度，来将CG栅极1130形成为更精确的深度。
图19描绘了其中可有利地采用本公开的实施例的示例性通信系统1900。出于解说目的，图19示出了三个远程单元1905、1915和1925以及两个基站1920A-B。通信系统1900可具有更多或更少的远程单元以及更多或更少的基站。远程单元1905、1915和1925包括在本文中进一步讨论的本公开的实施例1910A-C的至少一部分。图19还示出了从基站1920A-B到远程单元1905、1915和1925的前向链路信号1930，以及从远程单元1905、1915和1925到基站1920A-B的反向链路信号1935。
在图19中，远程单元1905被示为移动电话，远程单元1915被示为便携式计算机，且远程单元1925被示为无线本地环路系统中的固定位置远程单元。在各示例中，远程单元1915可以是移动设备、移动电话、手持式个人通信系统（PCS）单元、便携式数据单元（诸如个人数据助理）、启用GPS的设备、导航设备、机顶盒、音乐播放器、移动设备、视频播放器、娱乐单元、或者存储或检索数据或计算机指令的任何其他设备，或其任何组合。尽管图19描绘了根据本公开的教导的远程单元，但本公开并不限于这些示例性远程单元。可以在包括MARM存储器的任何设备中合适地采用本公开的实施例。
图20描绘了示例性接入点（AP）2000。接入点2000例如可以是基站1920A-B中的任何基站。如图所示，接入点2000包括执行用于与一个或多个移动设备（例如，用户设备2005A-B）通信的各种操作的TX数据处理器2010、码元调制器2020、发射机单元（TMTR）2030、一个或多个天线（例如，天线2040A-B）、接收机单元（RCVR）2050、码元解调器2060、RX数据处理器2070、以及配置信息处理器2080。接入点2000还可包括一个或多个控制器和/或处理器（以单数被解说为控制器/处理器2085）以及被配置成存储相关数据或指令的存储器2090。这些单元可经由总线2095一起根据用于通信的一种或多种恰适的无线电技术来执行处理以及针对接入点2000的其它功能。示例性P-FET MNOS MTP器件100和/或示例性N-FET MNOSMTP器件150可以是接入点2000内、和/或耦合至接入点2000的一部分（诸如TX数据处理器2010、码元调制器2020、发射机单元（TMTR）2030、接收机单元（RCVR）2050、码元解调器2060、RX数据处理器2070、和/或配置信息处理器2080和/或控制器/处理器2085）的电路的一部分。在一示例中，基站1920A-B和/或接入点2000中的任何一者被配置成执行由此描述的方法的至少一部分。
接入点2000可提供无线局域网（WLAN）空中接口（例如，根据IEEE802.11x协议）、和/或蜂窝空中接口（例如，根据LTE协议）。接入点2000可与用户设备（例如，用户设备2005A-B）通信，并且用户设备（例如，用户设备2005A-B）可与接入点2000通信。一般而言，接入点2000可在无线频谱的无执照部分（诸如，工业、科学和医疗（ISM）无线电频带）上提供空中接口（例如，根据IEEE 802.11x协议），和/或可在无线频带被保留用于蜂窝通信的有执照部分上提供空中接口（例如，根据LTE协议）。接入点2000还可被配置成在无线频谱的无执照部分上提供蜂窝（例如，LTE）连通性。这种类型的无执照蜂窝操作可包括在无线频谱的有执照部分（例如，LTE补充下行链路（SDL））中操作的锚定有执照载波和无线频谱的无执照部分（例如，LTE-无执照）的使用，或者可以是在不使用锚定有执照载波的情况下操作的自立配置（例如，LTE自立）。
图21解说了可在通信系统1900内采用的无线设备2100（例如，移动设备）中利用的各种组件。无线设备2100是可被配置成包括本文中描述的装置的设备的示例。无线设备2100例如可以是三个远程单元1905、1915和1925中的任何远程单元。无线设备2100可以是移动设备，诸如用户设备（例如，用户设备2005A-B）。
无线设备2100可包括控制无线设备2100的操作的处理器2105。处理器2105也可被称为中央处理单元（CPU）。可包括只读存储器（ROM）和随机存取存储器（RAM）（例如，P-FETMNOS MTP器件100和/或示例性N-FET MNOS MTP器件150）两者的存储器2110向处理器2105提供指令和数据。存储器2110的一部分还可包括非易失性随机存取存储器（NVRAM）。处理器2105基于存储器2110内存储的程序指令来执行逻辑和算术运算。存储器2110中的指令可以是可执行的以实现本文所描述的方法。
处理器2105可包括用一个或多个处理器实现的处理系统或者可以是其组件。这一个或多个处理器可用微处理器、微控制器、数字信号处理器（DSP）、现场可编程门阵列（FPGA）、可编程逻辑器件（PLD）、控制器、状态机、门控逻辑、分立硬件组件、专用硬件有限状态机、和/或能演算和/或操纵信息的任何其他合适实体来实现。
处理系统还可包括存储软件的非瞬态机器可读介质。软件可意指任何类型的指令，无论其被称作软件、固件、中间件、微代码、硬件描述语言、和/或其他。指令可包括代码（例如，呈源代码格式、二进制代码格式、可执行代码格式、或任何其他合适的代码格式）。这些指令在由该一个或多个处理器执行时可将该处理器（例如，处理器2105）变换成使该处理器执行本文中描述的功能的专用处理器。
无线设备2100还可包括外壳2115，发射机2120和接收机2125，以允许在无线设备2100与远程位置之间进行数据的传送和接收。发射机2120和接收机2125可被组合成收发机2130。天线2135可被附连至外壳2115并且电耦合至收发机2130。无线设备2100还可包括（未示出）多个发射机、多个接收机、多个收发机、和/或多个天线。
无线设备2100可进一步包括配置成处理数据的数字信号处理器（DSP）2140。无线设备2100还可进一步包括用户接口2145。用户接口2145可包括按键板、话筒、扬声器、和/或显示器。用户接口2145可包括向无线设备2100的用户传达信息和/或从该用户接收输入的任何元件和/或组件。
无线设备2100的各种组件可由总线系统2150耦合在一起。总线系统2150可包括例如数据总线，以及除了数据总线之外还有电源总线、控制信号总线、和/或状态信号总线。本领域技术人员将领会，无线设备2100的组件可使用其他某种机制被耦合在一起以彼此接受或提供输入。
示例性P-FET MNOS MTP器件100和/或示例性N-FET MNOS MTP器件150可以是无线设备2100内、和/或耦合至无线设备2100的一部分（诸如，处理器2105、存储器2110、发射机2120、接收机2125、和/或DSP 2140）的电路的一部分。在一示例中，基站1920A-B和/或无线设备2100中的任何一者被配置成执行由此描述的方法的至少一部分。
尽管图21中解说了数个分开的组件，但本领域技术人员将认识到，这些组件中的一个或多个组件可被组合或者共同地实现。例如，处理器2105可被用于不仅实现以上关于处理器2105所描述的功能性，而且还实现以上关于DSP2140所描述的功能性。此外，图21中解说的每个组件可使用多个分开的元件来实现。
此外，本领域技术人员将领会，结合本文中所公开的实施例描述的各种解说性逻辑块、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、以及步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但此类实现决策不应被解读成导致脱离了本发明的范围。
在一些方面，能在能够通过共享可用系统资源（例如，通过指定带宽、发射功率、编码、交织等中的一者或多者）来支持与多个用户通信的多址系统中采用本文中的教导。例如，本文中的教导能应用于以下技术中的任何一个技术或其组合：码分多址（CDMA）系统、多载波CDMA（MCCDMA）、宽带CDMA（W-CDMA）、高速分组接入（HSPA、HSPA+）系统、时分多址（TDMA）系统、频分多址（FDMA）系统、单载波FDMA（SC-FDMA）系统、正交频分多址（OFDMA）系统、或者其他多址技术。采用本文中的教导的无线通信系统能被设计成实现一种或多种标准，诸如IS-95、cdma2000、IS-856、W-CDMA、TDSCDMA、以及其他标准。CDMA网络能实现诸如通用地面无线电接入（UTRA）、cdma2000、或其他某种技术的无线电技术。UTRA包括W-CDMA和低码片率（LCR）。cdma2000技术涵盖IS-2000、IS-95和IS-856标准。TDMA网络能实现诸如全球移动通信系统（GSM）等无线电技术。OFDMA网络可以实现诸如演进型UTRA（E-UTRA）、IEEE 802.11、IEEE 802.16、IEEE 802.20、Flash-OFDM RTM等的无线电技术。UTRA、E-UTRA和GSM是通用移动电信系统（UMTS）的一部分。本文中的教导能在3GPP长期演进（LTE）系统、超移动宽带（UMB）系统和其他类型的系统中实现。LTE是使用E-UTRA的UMTS版本。UTRA、E-UTRA、GSM、UMTS和LTE在来自名为“第3代伙伴项目”（3GPP）的组织的文献中描述，而cdma2000在来自名为“第3代伙伴项目2”（3GPP2）的组织的文献中描述。尽管本公开的某些方面能用3GPP术语来描述，但是应当理解，本文中的教导能应用于3GPP（例如，Re199、Re15、Re16、Re17）技术以及3GPP2（例如，1xRTT，1xEV-DO Rel0、RevA、RevB）技术和其他技术。这些技术能在新兴和未来的网络和接口中使用，包括长期演进（LTE）。
结合本文中所公开的实施例描述的方法、序列和/或算法中的至少一部分可直接在硬件中、在由处理器执行的软件中、或者在这两者的组合中体现。在一示例中，处理器包括多个分立的硬件组件。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、和/或本领域中所知的任何其他形式的存储介质中。示例性存储介质（例如，存储器）可被耦合至处理器以使得该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可以与处理器整合。
此外，许多实施例是根据将由例如计算设备的元件执行的动作序列来描述的。本文中描述的动作能由专用电路（例如，专用集成电路（ASIC））、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文描述的动作序列可被认为是完全体现在任何形式的计算机可读存储介质内，其内存储有一经执行就将使相关联的处理器（诸如，专用处理器）执行本文中描述的功能的至少一部分的相应计算机指令集。因此，本发明的各种方面可以用数种不同形式来体现，所有这些形式都已被构想落在所要求保护的主题内容的范围内。另外，对于本文中所描述的每个实施例，任何此类实施例的相应电路可在本文中被描述为例如“被配置成执行所描述的动作的逻辑”。
本发明的实施例可包括实施本文描述的方法的计算机可读介质。相应地，本发明并不限于所解说的示例且任何用于执行本文所描述的功能的手段均被包括在本发明的实施例中。
所公开的设备和方法可被设计并且可被配置在以图形数据库系统2（GDSII）兼容格式、开放艺术系统交换标准（OASIS）兼容格式、和/或GERBER（例如，RS-274D、RS-274X等）兼容格式的计算机可执行文件中，该计算机可执行文件存储在非瞬态（即，非瞬时）计算机可读介质上。该文件可被提供给制造处理者，制造处理者用光刻设备基于该文件来制造集成器件。可使用沉积技术（诸如物理气相沉积（PVD，例如，溅镀）、等离子体增强型化学气相沉积（PECVD）、热化学气相沉积（热CVD）、和/或旋涂等）来执行对材料的沉积以形成本文所描述的结构的至少一部分。可使用蚀刻技术（诸如等离子蚀刻）来执行对材料的沉积以形成本文所描述的结构的至少一部分。在一示例中，集成器件在半导体晶片上。半导体晶片可被切割为半导体管芯并被封装在半导体芯片中。可在本文中描述的设备（例如，移动设备）中采用半导体芯片。
本申请中已描述或解说描绘的任何内容都不旨在指定任何组件、步骤、特征、对象、益处、优点、或等同物奉献给公众，无论这些组件、步骤、特征、对象、益处、优点或等同物是否记载在权利要求中。
尽管本公开描述了本发明的示例性实施例，但是应当注意到，在其中可作出各种变更和修改而不会脱离如所附权利要求定义的本发明的范围。

Claims (11)

1.一种装置，包括：
双栅场效应晶体管(2T场FET)金属-氮化物-氧化物-硅(MNOS)多次可编程(MTP)存储器，包括：
基板；
形成在所述基板上的第一晶体管；
形成在所述基板上的第二晶体管；
层间电介质(ILD)氧化物区，所述ILD氧化物区形成在阱上并将所述第一晶体管和所述第二晶体管的对应栅极与所述阱分开，其中，所述ILD氧化物区的一部分被配置为鳍；
控制栅极，所述控制栅极包括金属部分，其中，所述控制栅极形成在所述ILD氧化物区的鳍形部分中的一部分周围并且基本上在所述第一晶体管与所述第二晶体管的对应栅极之间；以及
硅-氮化物-氧化物区，所述硅-氮化物-氧化物区形成在所述ILD氧化物区的所述鳍形部分上、在所述控制栅极的所述金属部分与所述ILD氧化物区的所述鳍形部分之间。
2.如权利要求1所述的装置，其特征在于，进一步包括金属环，所述金属环被形成为基本上与所述ILD氧化物区垂直并将所述第一晶体管的栅极耦合到所述第二晶体管的栅极。
3.如权利要求1所述的装置，其特征在于，所述2T场FET MNOS MTP存储器是PMOS器件。
4.如权利要求1所述的装置，其特征在于，所述2T场FET MNOS MTP存储器是NMOS器件。
5.如权利要求1所述的装置，其特征在于，进一步包括所述2T场FETMNOS MTP存储器是其构成部分的以下各项中的至少一者：移动设备、基站、终端、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、个人数字助理(PDA)、固定位置数据单元和计算机。
6.一种包括存储于其上的光刻设备可执行指令的非瞬态计算机可读介质，所述指令被配置成使光刻设备制造集成电路的至少一部分，所述集成电路包括：
双栅场效应晶体管(2T场FET)金属-氮化物-氧化物-硅(MNOS)多次可编程(MTP)存储器，包括：
基板；
形成在所述基板上的第一晶体管；
形成在所述基板上的第二晶体管；
层间电介质(ILD)氧化物区，所述ILD氧化物区形成在阱上并将所述第一晶体管和所述第二晶体管的对应栅极与所述阱分开，其中，所述ILD氧化物区的一部分被配置为鳍；
控制栅极，所述控制栅极包括金属部分，其中，所述控制栅极形成在所述ILD氧化物区的鳍形部分中的一部分周围并且基本上在所述第一晶体管与所述第二晶体管的对应栅极之间；以及
硅-氮化物-氧化物区，所述硅-氮化物-氧化物区形成在所述ILD氧化物区的所述鳍形部分上、在所述控制栅极的所述金属部分与所述ILD氧化物区的所述鳍形部分之间。
7.如权利要求6所述的非瞬态计算机可读介质，其特征在于，所述集成电路进一步包括金属环，所述金属环被形成为与所述ILD氧化物区垂直并将所述第一晶体管的栅极耦合到所述第二晶体管的栅极。
8.如权利要求6所述的非瞬态计算机可读介质，其特征在于，所述2T场FET MNOS MTP存储器是PMOS器件。
9.如权利要求6所述的非瞬态计算机可读介质，其特征在于，所述2T场FET MNOS MTP存储器是NMOS器件。
10.一种用于对双栅场效应晶体管(2T场FET)金属-氮化物-氧化物-硅(MNOS)多次可编程(MTP)存储器进行编程的方法，包括：
偏置所述2T场FET MNOS MTP存储器中的第一晶体管；以及
偏置所述2T场FET MNOS MTP存储器中的第二晶体管，
其中，对所述第一晶体管和所述第二晶体管的偏置由于载流子热注入而使电子存储在所述2T场FET MNOS MTP存储器的硅-氮化物-氧化物区中。
11.一种用于对双栅场效应晶体管(2T场FET)金属-氮化物-氧化物-硅(MNOS)多次可编程(MTP)存储器进行编程的方法，包括：
偏置所述2T场FET MNOS MTP存储器中的第一晶体管；以及
偏置所述2T场FET MNOS MTP存储器中的第二晶体管，
其中，对所述第一晶体管和所述第二晶体管的偏置由于Fowler–Nordheim隧穿而使电子存储在所述2T场FET MNOS MTP存储器的硅-氮化物-氧化物区中。
CN201580022698.XA 2014-05-16 2015-05-14 高级金属-氮化物-氧化物-硅多次可编程存储器 Expired - Fee Related CN106256022B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/280,213 US9461055B2 (en) 2014-05-16 2014-05-16 Advanced metal-nitride-oxide-silicon multiple-time programmable memory
US14/280,213 2014-05-16
PCT/US2015/030891 WO2015175834A1 (en) 2014-05-16 2015-05-14 Advanced metal-nitride-oxide-silicon multiple-time programmable memory

Publications (2)

Publication Number Publication Date
CN106256022A true CN106256022A (zh) 2016-12-21
CN106256022B CN106256022B (zh) 2019-10-18

Family

ID=53276294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580022698.XA Expired - Fee Related CN106256022B (zh) 2014-05-16 2015-05-14 高级金属-氮化物-氧化物-硅多次可编程存储器

Country Status (5)

Country Link
US (1) US9461055B2 (zh)
EP (1) EP3143639A1 (zh)
JP (1) JP2017520910A (zh)
CN (1) CN106256022B (zh)
WO (1) WO2015175834A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106256022B (zh) * 2014-05-16 2019-10-18 高通股份有限公司 高级金属-氮化物-氧化物-硅多次可编程存储器
CN117320452A (zh) * 2023-11-29 2023-12-29 合肥晶合集成电路股份有限公司 多次可编程器件及其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150214331A1 (en) * 2014-01-30 2015-07-30 Globalfoundries Inc. Replacement metal gate including dielectric gate material
JP5982055B1 (ja) * 2015-12-18 2016-08-31 株式会社フローディア メモリセル、不揮発性半導体記憶装置、および不揮発性半導体記憶装置の製造方法
CN105702737B (zh) * 2016-02-05 2019-01-18 中国科学院微电子研究所 连接有负电容的多栅FinFET及其制造方法及电子设备
US9953977B1 (en) 2017-04-13 2018-04-24 International Business Machines Corporation FinFET semiconductor device
US10903217B2 (en) * 2019-01-18 2021-01-26 Globalfoundries Singapore Pte. Ltd. Anti-fuse memory cell and a method for forming the anti-fuse memory cell
US11404537B2 (en) * 2020-04-17 2022-08-02 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with air-void in spacer

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501491A (zh) * 2002-11-12 2004-06-02 旺宏电子股份有限公司 多晶硅自行对准接触插塞与多晶硅共享源极线及制作方法
US20050093057A1 (en) * 2003-11-03 2005-05-05 Fu-Chia Shone Common spacer dual gate memory cell and method for forming a nonvolatile memory array
US20060039195A1 (en) * 2004-08-20 2006-02-23 Renesas Technology Corp. Semiconductor memory device
US20110057245A1 (en) * 2009-09-10 2011-03-10 Renesas Electronics Corporation Nonvolatile semiconductor memory device and a manufacturing method thereof
US20110233649A1 (en) * 2010-03-29 2011-09-29 Renesas Electronics Corporation Non-volatile semiconductor memory device
JP2014049460A (ja) * 2012-08-29 2014-03-17 Renesas Electronics Corp 不揮発性半導体記憶装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100843244B1 (ko) 2007-04-19 2008-07-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
DE102004031385B4 (de) 2004-06-29 2010-12-09 Qimonda Ag Verfahren zur Herstellung von Stegfeldeffekttransistoren in einer DRAM-Speicherzellenanordnung, Feldeffekttransistoren mit gekrümmtem Kanal und DRAM-Speicherzellenanordnung
US8026553B2 (en) 2007-05-10 2011-09-27 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
JP2011040458A (ja) 2009-08-07 2011-02-24 Renesas Electronics Corp 半導体装置およびその製造方法
US8466027B2 (en) 2011-09-08 2013-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide formation and associated devices
US9461055B2 (en) * 2014-05-16 2016-10-04 Qualcomm Incorporated Advanced metal-nitride-oxide-silicon multiple-time programmable memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501491A (zh) * 2002-11-12 2004-06-02 旺宏电子股份有限公司 多晶硅自行对准接触插塞与多晶硅共享源极线及制作方法
US20050093057A1 (en) * 2003-11-03 2005-05-05 Fu-Chia Shone Common spacer dual gate memory cell and method for forming a nonvolatile memory array
US20060039195A1 (en) * 2004-08-20 2006-02-23 Renesas Technology Corp. Semiconductor memory device
US20110057245A1 (en) * 2009-09-10 2011-03-10 Renesas Electronics Corporation Nonvolatile semiconductor memory device and a manufacturing method thereof
US20110233649A1 (en) * 2010-03-29 2011-09-29 Renesas Electronics Corporation Non-volatile semiconductor memory device
JP2014049460A (ja) * 2012-08-29 2014-03-17 Renesas Electronics Corp 不揮発性半導体記憶装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106256022B (zh) * 2014-05-16 2019-10-18 高通股份有限公司 高级金属-氮化物-氧化物-硅多次可编程存储器
CN117320452A (zh) * 2023-11-29 2023-12-29 合肥晶合集成电路股份有限公司 多次可编程器件及其制备方法
CN117320452B (zh) * 2023-11-29 2024-04-05 合肥晶合集成电路股份有限公司 多次可编程器件及其制备方法

Also Published As

Publication number Publication date
CN106256022B (zh) 2019-10-18
US20150333072A1 (en) 2015-11-19
WO2015175834A1 (en) 2015-11-19
EP3143639A1 (en) 2017-03-22
JP2017520910A (ja) 2017-07-27
US9461055B2 (en) 2016-10-04

Similar Documents

Publication Publication Date Title
CN106256022A (zh) 高级金属‑氮化物‑氧化物‑硅多次可编程存储器
TWI710116B (zh) 半導體裝置及其製造方法
US10510767B1 (en) Integrated circuit and method for manufacturing the same
US9711519B2 (en) Salicided structure to integrate a flash memory device with a high K, metal gate logic device
TWI613797B (zh) 單層多晶矽非揮發性記憶體元件
EP3028309B1 (en) Logic finfet high-k/conductive gate embedded multiple time programmable flash memory
US9543153B2 (en) Recess technique to embed flash memory in SOI technology
TWI358834B (zh)
US9105739B2 (en) Semiconductor device and manufacturing method thereof
US8654592B2 (en) Memory devices with isolation structures
US9444041B2 (en) Back-gated non-volatile memory cell
JP2014504015A (ja) 電荷トラップ電界効果トランジスタにおけるプロセスマージンのエンジニアリング
KR102002942B1 (ko) 비휘발성 메모리 장치 및 그 제조방법
CN105655334B (zh) 具有集成的多个栅极电介质晶体管的半导体装置
US20160225846A1 (en) INTEGRATION TECHNIQUES FOR MIM OR MIP CAPACITORS WITH FLASH MEMORY AND/OR HIGH-k METAL GATE CMOS TECHNOLOGY
US9589977B1 (en) Non-volatile memory and fabricating method thereof
US11956966B2 (en) Method for forming silicon-oxide-nitride-oxide-silicon (SONOS) memory cell
US8921913B1 (en) Floating gate forming process
US10163516B2 (en) Semiconductor device structure
WO2011091707A1 (zh) 电荷俘获非挥发半导体存储器及其制造方法
Melde et al. Novel embedded single poly floating gate flash demonstrated in 22nm FDSOI technology
TWI544579B (zh) 具有隔離之電荷部位的記憶單元及其製造方法
TWI565044B (zh) 背閘極式非揮發性記憶體單元
JPS63102370A (ja) 半導体装置
TW200308061A (en) System on chip

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191018

Termination date: 20210514

CF01 Termination of patent right due to non-payment of annual fee