CN106255352B - 一种pcb板铺设方法、系统及pcb板 - Google Patents
一种pcb板铺设方法、系统及pcb板 Download PDFInfo
- Publication number
- CN106255352B CN106255352B CN201610812283.9A CN201610812283A CN106255352B CN 106255352 B CN106255352 B CN 106255352B CN 201610812283 A CN201610812283 A CN 201610812283A CN 106255352 B CN106255352 B CN 106255352B
- Authority
- CN
- China
- Prior art keywords
- lamination
- plank
- thickness
- pcb board
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000003475 lamination Methods 0.000 claims abstract description 208
- 238000004088 simulation Methods 0.000 claims abstract description 25
- 238000009434 installation Methods 0.000 claims description 11
- 239000011347 resin Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 10
- 238000012937 correction Methods 0.000 claims description 6
- 239000011230 binding agent Substances 0.000 claims description 4
- 239000004744 fabric Substances 0.000 claims description 3
- 238000012512 characterization method Methods 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 241000784728 Lycaena virgaureae Species 0.000 description 1
- 238000012356 Product development Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Road Paving Structures (AREA)
Abstract
本发明提供了一种PCB板铺设方法、系统及PCB板，通过仿真装置进行模拟仿真，确定模拟仿真PCB板的每一个叠层阻抗；根据每一个叠层的阻抗，确定每一个叠层的板材类型和厚度；根据确定的每一个叠层的厚度，计算每一个叠层包含板材的张数以及每一张板材的厚度；根据确定的每一个叠层的板材类型和计算出的每一个叠层包含板材的张数以及每一张板材的厚度，铺设PCB板。本发明提供的方案能够有效地提高PCB板叠层的绝缘性。
Description
技术领域
本发明涉及印刷电路板技术领域，特别涉及一种PCB板铺设方法、系统及PCB板。
背景技术
印刷电路板(Printed circuit board，PCB)设置有多个叠层，每一个叠层以绝缘板为基材，通过部署通孔，实现安装于其上的电子元器件之间的相互连接，其中，PCB板叠层的绝缘性将直接影响PCB板的使用性能。
目前，为了满足用户对PCB板叠层的绝缘性的需求，常常为PCB板的每一个叠层配置一张类型和厚度满足绝缘性需求的板材。但是，由于PCB板制作过程中，叠层与叠层间收到挤压，使叠层中的粘结树脂流失，从而使每一个叠层的厚度小于该叠层需求的厚度。因此，现有的这种PCB板铺设方式，造成PCB板叠层的绝缘性降低。
发明内容
本发明实施例提供了一种PCB板铺设方法、系统及PCB板，能够有效地提高PCB板叠层的绝缘性。
一种PCB板铺设方法，包括：
通过仿真装置进行模拟仿真，确定模拟仿真PCB板的每一个叠层阻抗；
根据每一个叠层的阻抗，确定每一个叠层的板材类型和厚度；
根据确定的每一个叠层的厚度，计算每一个叠层包含板材的张数以及每一张板材的厚度；
根据确定的每一个叠层的板材类型和计算出的每一个叠层包含板材的张数以及每一张板材的厚度，铺设PCB板。
优选地，上述方法进一步包括：收集至少两种板材类型，并收集每一种板材类型对应的至少两种板材厚度以及每一种板材类型对应的每一种板材厚度的阻抗；
所述确定每一个叠层的板材类型和厚度，包括：
每一个叠层作为当前叠层，执行下述操作：
选定与所述当前叠层的阻抗一致的目标类型和目标厚度。
优选地，所述计算每一个叠层包含板材的张数以及每一张板材的厚度，包括：
将每一个叠层作为当前叠层，执行下述操作：
根据下述计算组(1)，计算当前叠层包含板材的张数以及当前叠层中每一张板材的厚度；
其中，D表征目标厚度；d表征当前叠层中每一张板材的厚度；α表征校正常数；N表征当前叠层包含板材的张数。
优选地，所述铺设PCB板，包括：
每一个叠层作为当前叠层，执行下述操作：
铺设当前叠层对应的导电层；
在所述导电层上，根据所述当前叠层的板材类型和板材张数，顺序铺设当前叠层对应的各张板材。
一种PCB板铺设系统，包括：
仿真装置，用于模拟仿真，确定模拟仿真PCB板的每一个叠层阻抗；
铺设设备，用于根据所述仿真装置仿真出的每一个叠层阻抗，确定每一个叠层的板材类型和厚度；根据确定的每一个叠层的厚度，计算每一个叠层包含板材的张数以及每一张板材的厚度；根据确定的每一个叠层的板材类型和计算出的每一个叠层包含板材的张数以及每一张板材的厚度，铺设PCB板。
优选地，所述铺设设备，包括：收集模块和选择模块，其中，
所述收集模块，用于收集至少两种板材类型，并收集每一种板材类型对应的至少两种板材厚度以及每一种板材类型对应的每一种板材厚度的阻抗；
所述选择模块，用于将每一个叠层作为当前叠层，执行选定与所述当前叠层的阻抗一致的所述收集模块收集到的目标类型和目标厚度。
优选地，所述铺设设备，进一步包括：
计算模块，用于将每一个叠层作为当前叠层，执行根据下述计算组(1)，计算当前叠层包含板材的张数以及当前叠层中每一张板材的厚度；
其中，D表征选择模块选定的目标厚度；d表征当前叠层中每一张板材的厚度；α表征校正常数；N表征当前叠层包含板材的张数。
优选地，所述铺设设备，进一步包括：
铺设模块，用于将每一个叠层作为当前叠层，执行铺设当前叠层对应的导电层；在所述导电层上，根据所述当前叠层的板材类型和板材张数，顺序铺设当前叠曾对应的各张板材。
一种基于上述任一所述的PCB板铺设系统铺设的PCB板，包括：至少两个叠层，其中，
每一个叠层，包括：一个导电层和一个绝缘层；
所述绝缘层由至少两张板材组成。
优选地，通过挤压，所述绝缘层中的第一板材的粘合树脂黏附到所述导电层，所述第一板材的玻纤布黏附到第二板材的PC树脂上。
本发明实施例提供了一种PCB板铺设方法、系统及PCB板，通过仿真装置进行模拟仿真，确定模拟仿真PCB板的每一个叠层阻抗；根据每一个叠层的阻抗，确定每一个叠层的板材类型和厚度；根据确定的每一个叠层的厚度，计算每一个叠层包含板材的张数以及每一张板材的厚度；根据确定的每一个叠层的板材类型和计算出的每一个叠层包含板材的张数以及每一张板材的厚度，铺设PCB板，由于每一个叠层中板材的张数和每一张板材的厚度是根据仿真结果计算出来的，使得每一个叠层中板材的张数不止限于一张，那么多张板材可以有效的保证每一个叠层的厚度与仿真出来的结果一致，从而有效地提高PCB板叠层的绝缘性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的一种PCB板铺设方法的流程图；
图2是本发明另一个实施例提供的一种PCB板铺设方法的流程图；
图3是本发明一个实施例提供的一种PCB板铺设系统的结构示意图；
图4是本发明另一个实施例提供的一种PCB板铺设系统的结构示意图；
图5是本发明一个实施例提供的一种PCB板的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种PCB板铺设方法，该方法可以包括以下步骤：
步骤101：通过仿真装置进行模拟仿真，确定模拟仿真PCB板的每一个叠层阻抗；
步骤102：根据每一个叠层的阻抗，确定每一个叠层的板材类型和厚度；
步骤103：根据确定的每一个叠层的厚度，计算每一个叠层包含板材的张数以及每一张板材的厚度；
步骤104：根据确定的每一个叠层的板材类型和计算出的每一个叠层包含板材的张数以及每一张板材的厚度，铺设PCB板。
在图1所示的实施例中，通过仿真装置进行模拟仿真，确定模拟仿真PCB板的每一个叠层阻抗；根据每一个叠层的阻抗，确定每一个叠层的板材类型和厚度；根据确定的每一个叠层的厚度，计算每一个叠层包含板材的张数以及每一张板材的厚度；根据确定的每一个叠层的板材类型和计算出的每一个叠层包含板材的张数以及每一张板材的厚度，铺设PCB板，由于每一个叠层中板材的张数和每一张板材的厚度是根据仿真结果计算出来的，使得每一个叠层中板材的张数不止限于一张，那么多张板材可以有效的保证每一个叠层的厚度与仿真出来的结果一致，从而有效地提高PCB板叠层的绝缘性。
在本发明一个实施例中，为了保证每一个叠层满足需求，上述方法进一步包括：收集至少两种板材类型，并收集每一种板材类型对应的至少两种板材厚度以及每一种板材类型对应的每一种板材厚度的阻抗；步骤102的具体实施方式，包括：每一个叠层作为当前叠层，执行选定与所述当前叠层的阻抗一致的目标类型和目标厚度。例如：收集的板材类型、厚度及对应的阻抗为：板材类型A、厚度4.4mm对应的阻抗70Ω；板材类型A、厚度2.4mm对应的阻抗30Ω；板材类型A、厚度2mm对应的阻抗15Ω；板材类型B、厚度5.4mm对应的阻抗80Ω；板材类型B、厚度3.4mm对应的阻抗50Ω；板材类型C、厚度2mm对应的阻抗10Ω；板材类型C、厚度3.4mm对应的阻抗60Ω；板材类型A、厚度1.9mm对应的阻抗45Ω等，例如：当前叠层需要的阻抗为60Ω，则选定目标板材的板材类型为C、厚度为3.4mm。
在本发明一个实施例中，为了保证每一个叠层的阻抗能够满足PCB板的需求，步骤103的具体实施方式，包括：将每一个叠层作为当前叠层，执行根据下述计算组(1)，计算当前叠层包含板材的张数以及当前叠层中每一张板材的厚度；
其中，D表征目标厚度；d表征当前叠层中每一张板材的厚度；α表征校正常数；N表征当前叠层包含板材的张数。
例如：上一步确定出的板材类型为C，目标板材厚度为3.4mm，校正常数为0.4mm，则计算得到d≤1.9，而上述步骤收集的厚度中仅有一个厚度为1.9mm满足d，则通过d×N-α＝D计算得到N＝2。通过该两张类型为C，厚度为1.9mm的板材能够满足该叠层阻抗的需求。
在本发明一个实施例中，步骤104的具体实施方式，包括：每一个叠层作为当前叠层，执行铺设当前叠层对应的导电层；在所述导电层上，根据所述当前叠层的板材类型和板材张数，顺序铺设当前叠层对应的各张板材。
如图2所示，本发明实施例提供了一种PCB板铺设方法，该方法可以包括以下步骤：
步骤201：收集至少两种板材类型，并收集每一种板材类型对应的至少两种板材厚度以及每一种板材类型对应的每一种板材厚度的阻抗；
步骤202：通过仿真装置进行模拟仿真，确定模拟仿真PCB板的每一个叠层阻抗；
在该步骤中，为某产品开发时，根据仿真评估，规定PCB板电性预估指标是阻抗值满足85ohm+/-10％范围，Loss在4Ghz频点时，不超过0.48db/inch。通过该规定的PCB板电性预估指标，可以为每一个叠层分配对应的阻抗。
步骤203：将每一个叠层作为当前叠层，选定与所述当前叠层的阻抗一致的目标类型和目标厚度；
为了满足步骤202的需求，在该步骤中，仿真出的每一个叠层的目标类型和目标厚度，如下表1所示。
表1
通过预压制成PCB板发现，每一个叠层的厚度都有不同程度的减小，这是因为在压制过程中板材的粘合树脂如PC树脂会有一定程度的流失，填充到Cu箔与板材之间的缺铜区。那么，制成的PCB板经过测试获得其Loss值为0.52db/inch(要求0.48db/inch)，阻抗值74.6ohm，低于步骤202规定85ohm+/-10％下限值76.5ohm要求。这是因为每一个叠层得厚度比理论设计厚度略偏薄些，在现有技术中，常常通过微调实际生产线宽，使线宽偏细些，但这种方式会增大传导损耗，给PCB板实际电性值超标埋下隐患。
在本发明实施例中，为满足模拟阻抗值满足85ohm要求，则继续进行下述步骤。
步骤204：根据确定的每一个叠层的厚度，计算每一个叠层包含板材的张数以及每一张板材的厚度；
通过该步骤可以为每一个叠层确定至少两张板材如PP，该至少两张板材即使粘合树脂流失也不会影响其自身的厚度。为了实现该步骤，则根据下述计算组(1)，计算当前叠层包含板材的张数以及当前叠层中每一张板材的厚度；
其中，D表征目标厚度；d表征当前叠层中每一张板材的厚度；α表征校正常数；N表征当前叠层包含板材的张数。
通过上述计算可得到每一个叠层的类型、板材张数和厚度，如下表2所示。
表2
通过上述表2为每一个叠层设置多张板材，通过打样测试发现，实测Loss值0.52db/inch，满足用户要求0.455db/inch，实测的阻抗值84.2ohm，满足用户的规定85ohm+/-10％要求，且靠近中心值。
通过案例失效分析及本发明实施例铺设的PCB板的打板验证，叠层中板材结构采用2张或多张板材组合模式，可以较好的提升PCB板卡电性指标，保证阻抗和Loss指标满足预估设计值要求，可提升信号长距离传输SI质量及系统运行的稳定性。
步骤205：根据确定的每一个叠层的板材类型和计算出的每一个叠层包含板材的张数以及每一张板材的厚度，铺设PCB板。
该步骤的具体实施方式：每一个叠层作为当前叠层，执行：
铺设当前叠层对应的导电层；
在所述导电层上，根据所述当前叠层的板材类型和板材张数，顺序铺设当前叠层对应的各张板材。
如图3所示，本发明实施例提供一种PCB板铺设系统，该PCB板铺设系统，包括：
仿真装置301，用于模拟仿真，确定模拟仿真PCB板的每一个叠层阻抗；
铺设设备302，用于根据所述仿真装置301仿真出的每一个叠层阻抗，确定每一个叠层的板材类型和厚度；根据确定的每一个叠层的厚度，计算每一个叠层包含板材的张数以及每一张板材的厚度；根据确定的每一个叠层的板材类型和计算出的每一个叠层包含板材的张数以及每一张板材的厚度，铺设PCB板。
如图4所示，在本发明另一实施例中，所述铺设设备，包括：收集模块401和选择模块402，其中，
所述收集模块401，用于收集至少两种板材类型，并收集每一种板材类型对应的至少两种板材厚度以及每一种板材类型对应的每一种板材厚度的阻抗；
所述选择模块402，用于将每一个叠层作为当前叠层，执行选定与所述当前叠层的阻抗一致的所述收集模块401收集到的目标类型和目标厚度。
在本发明又一实施例中，所述铺设设备，进一步包括：
铺设模块(图中未示出)，用于将每一个叠层作为当前叠层，执行铺设当前叠层对应的导电层；在所述导电层上，根据所述当前叠层的板材类型和板材张数，顺序铺设当前叠曾对应的各张板材。
如图5所示，本发明实施例提供一种基于上述任一所述的PCB板铺设系统铺设的PCB板，包括：至少两个叠层501，其中，
每一个叠层501，包括：一个导电层5011和一个绝缘层5012；
所述绝缘层5012由至少两张板材50121组成。
在本发明另一实施例中，通过挤压，所述绝缘层中的第一板材的粘合树脂黏附到所述导电层，所述第一板材的玻纤布黏附到第二板材的PC树脂上。
根据上述方案，本发明的各实施例，至少具有如下有益效果：
1.通过仿真装置进行模拟仿真，确定模拟仿真PCB板的每一个叠层阻抗；根据每一个叠层的阻抗，确定每一个叠层的板材类型和厚度；根据确定的每一个叠层的厚度，计算每一个叠层包含板材的张数以及每一张板材的厚度；根据确定的每一个叠层的板材类型和计算出的每一个叠层包含板材的张数以及每一张板材的厚度，铺设PCB板，由于每一个叠层中板材的张数和每一张板材的厚度是根据仿真结果计算出来的，使得每一个叠层中板材的张数不止限于一张，那么多张板材可以有效的保证每一个叠层的厚度与仿真出来的结果一致，从而有效地提高PCB板叠层的绝缘性。
2.通过本发明实施例提供的方法进行PCB板的铺设，与现有的铺设方式会造成叠层厚度低于要求相比，保证经过挤压后的PCB板中每一个叠层的厚度仍能够满足需求，避免叠层击穿，本发明实施例提供的PCB板能够保证高速信号长距离传输质量及运行的稳定性。
需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个······”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (10)
1.一种PCB板铺设方法，其特征在于，包括：
通过仿真装置进行模拟仿真，确定模拟仿真PCB板的每一个叠层阻抗；
根据每一个叠层的阻抗，确定每一个叠层的板材类型和厚度；
根据确定的每一个叠层的厚度，计算每一个叠层包含板材的张数以及每一张板材的厚度；
根据确定的每一个叠层的板材类型和计算出的每一个叠层包含板材的张数以及每一张板材的厚度，铺设PCB板。
2.根据权利要求1所述的方法，其特征在于，
进一步包括：收集至少两种板材类型，并收集每一种板材类型对应的至少两种板材厚度以及每一种板材类型对应的每一种板材厚度的阻抗；
所述确定每一个叠层的板材类型和厚度，包括：
每一个叠层作为当前叠层，执行下述操作：
选定与所述当前叠层的阻抗一致的目标类型和目标厚度。
3.根据权利要求2所述的方法，其特征在于，所述计算每一个叠层包含板材的张数以及每一张板材的厚度，包括：
将每一个叠层作为当前叠层，执行下述操作：
根据下述计算组，计算当前叠层包含板材的张数以及当前叠层中每一张板材的厚度；
其中，D表征目标厚度；d表征当前叠层中每一张板材的厚度；α表征校正常数；N表征当前叠层包含板材的张数。
4.根据权利要求3所述的方法，其特征在于，所述铺设PCB板，包括：
每一个叠层作为当前叠层，执行下述操作：
铺设当前叠层对应的导电层；
在所述导电层上，根据所述当前叠层的板材类型和板材张数，顺序铺设当前叠层对应的各张板材。
5.一种PCB板铺设系统，其特征在于，包括：
仿真装置，用于模拟仿真，确定模拟仿真PCB板的每一个叠层阻抗；
铺设设备，用于根据所述仿真装置仿真出的每一个叠层阻抗，确定每一个叠层的板材类型和厚度；根据确定的每一个叠层的厚度，计算每一个叠层包含板材的张数以及每一张板材的厚度；根据确定的每一个叠层的板材类型和计算出的每一个叠层包含板材的张数以及每一张板材的厚度，铺设PCB板。
6.根据权利要求5所述的系统，其特征在于，所述铺设设备，包括：收集模块和选择模块，其中，
所述收集模块，用于收集至少两种板材类型，并收集每一种板材类型对应的至少两种板材厚度以及每一种板材类型对应的每一种板材厚度的阻抗；
所述选择模块，用于将每一个叠层作为当前叠层，执行选定与所述当前叠层的阻抗一致的所述收集模块收集到的目标类型和目标厚度。
7.根据权利要求6所述的系统，其特征在于，所述铺设设备，进一步包括：
计算模块，用于将每一个叠层作为当前叠层，执行根据下述计算组，计算当前叠层包含板材的张数以及当前叠层中每一张板材的厚度；
其中，D表征选择模块选定的目标厚度；d表征当前叠层中每一张板材的厚度；α表征校正常数；N表征当前叠层包含板材的张数。
8.根据权利要求7所述的系统，其特征在于，所述铺设设备，进一步包括：
铺设模块，用于将每一个叠层作为当前叠层，执行铺设当前叠层对应的导电层；在所述导电层上，根据所述当前叠层的板材类型和板材张数，顺序铺设当前叠层对应的各张板材。
9.一种基于权利要求5至8任一所述的PCB板铺设系统铺设的PCB板，其特征在于，包括：至少两个叠层，其中，
每一个叠层，包括：一个导电层和一个绝缘层；
所述绝缘层由至少两张板材组成。
10.根据权利要求9所述的PCB板，其特征在于，
通过挤压，所述绝缘层中的第一板材的粘合树脂黏附到所述导电层，所述第一板材的玻纤布黏附到第二板材的PC树脂上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610812283.9A CN106255352B (zh) | 2016-09-09 | 2016-09-09 | 一种pcb板铺设方法、系统及pcb板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610812283.9A CN106255352B (zh) | 2016-09-09 | 2016-09-09 | 一种pcb板铺设方法、系统及pcb板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106255352A CN106255352A (zh) | 2016-12-21 |
| CN106255352B true CN106255352B (zh) | 2018-10-19 |
Family
ID=57599354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610812283.9A Active CN106255352B (zh) | 2016-09-09 | 2016-09-09 | 一种pcb板铺设方法、系统及pcb板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106255352B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105045985A (zh) * | 2015-07-08 | 2015-11-11 | 浪潮电子信息产业股份有限公司 | 一种实现走线阻抗匹配的设计方法 |
| CN105653752A (zh) * | 2014-12-05 | 2016-06-08 | 王丽香 | 一种数字信号阻抗匹配电路设计方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005032154A (ja) * | 2003-07-10 | 2005-02-03 | Sony Chem Corp | プリント配線基板製造方法及びプリント配線基板、並びに特性インピーダンス算出装置、特性インピーダンス算出方法、及び特性インピーダンス算出プログラム |
-
2016
- 2016-09-09 CN CN201610812283.9A patent/CN106255352B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105653752A (zh) * | 2014-12-05 | 2016-06-08 | 王丽香 | 一种数字信号阻抗匹配电路设计方法 |
| CN105045985A (zh) * | 2015-07-08 | 2015-11-11 | 浪潮电子信息产业股份有限公司 | 一种实现走线阻抗匹配的设计方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106255352A (zh) | 2016-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102364478B (zh) | 一种高速信号通道过孔的仿真方法、装置及系统 | |
| US20100332207A1 (en) | Via impedance matching method | |
| CN103607309B (zh) | 一种业务kqi与qoe的映射方法 | |
| CN103310035B (zh) | 等效电路制作方法 | |
| CN103913641A (zh) | 获取pcb材料介电常数的方法 | |
| CN103942351A (zh) | 增加电路板层数的设计系统及设计方法 | |
| CN104618955B (zh) | 一种移动通信终端一致性测试项目集生成方法及其生成系统 | |
| CN105653752A (zh) | 一种数字信号阻抗匹配电路设计方法 | |
| CN106255352B (zh) | 一种pcb板铺设方法、系统及pcb板 | |
| CN104502715A (zh) | 阻抗板的阻抗测试方法 | |
| US20090259984A1 (en) | Method of printed circuit boards | |
| CN106532216A (zh) | 一种2n‑1路带状功分器 | |
| CN109581068A (zh) | 一种有效介电常数评估测试方法及系统 | |
| CN103260184B (zh) | 报告测量数据的方法和设备 | |
| CN101448373B (zh) | 电磁能隙架构的改良方法与应用此方法的多层板架构 | |
| WO2004082180A3 (en) | Method for optimizing high frequency performance of via structures | |
| CN106129569A (zh) | 一种具有组合链路的可调功率均衡器 | |
| CN108093557A (zh) | 一种电路板及pcie板卡 | |
| CN102129485A (zh) | 磁珠建模方法 | |
| CN110244214A (zh) | 一种印刷电路板的检测方法 | |
| CN203399389U (zh) | 一种网络信号传输匹配装置 | |
| CN202282911U (zh) | 一种可弯曲防断裂的软硬结合板 | |
| CN205301450U (zh) | 一种继电保护高频通道电力设备测试仪 | |
| CN203929898U (zh) | 测试材料的介电常数和介质损耗的试板和叠构板 | |
| CN205726640U (zh) | 一种铜基板电路板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |