CN106209084A - 双路定时抖动或漂移消除 - Google Patents

双路定时抖动或漂移消除 Download PDF

Info

Publication number
CN106209084A
CN106209084A CN201610364245.1A CN201610364245A CN106209084A CN 106209084 A CN106209084 A CN 106209084A CN 201610364245 A CN201610364245 A CN 201610364245A CN 106209084 A CN106209084 A CN 106209084A
Authority
CN
China
Prior art keywords
signal
phase
output
interval
phase contrast
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610364245.1A
Other languages
English (en)
Other versions
CN106209084B (zh
Inventor
黄云腾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tiangong Solutions
Original Assignee
Silicon Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/725,053 external-priority patent/US9705668B2/en
Application filed by Silicon Laboratories Inc filed Critical Silicon Laboratories Inc
Publication of CN106209084A publication Critical patent/CN106209084A/zh
Application granted granted Critical
Publication of CN106209084B publication Critical patent/CN106209084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0332—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with an integrator-detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2272—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及一种双路定时抖动或漂移消除。一种间隔检测器，其检测在反馈信号与时钟信号之间的相位差何时大于间隔阈值。如果相位差大于间隔阈值，则通过从相位差减去一间隔值来对相位差进行修正。如果相位差小于该阈值，则不对相位差进行修正。环路滤波器接收并滤波经过修正的或未经修正的相位差，并且控制振荡器。累加器电路对经过修正的相位差进行累加，并且提供相位调节信号。低通滤波器接收相位调节信号，并且提供经过滤波的相位调节信号，其被用于缓慢地调节振荡器的输出。

Description

双路定时抖动或漂移消除
技术领域
本发明涉及抖动，并且更特别地是涉及对抖动(包括由于分组延迟变化所导致的、相对于随机抖动而言较大的抖动)的处理。
背景技术
光传输网络(OTN)、广播视频以及其它应用使用定时信号作为系统的一部分来传输有效负载。此类定时信号包括由随机抖动或热相关的抖动所导致的信号分量。因此，关于系统的一部分的定时信号是标称的，但是不正好等于该系统的另一部分的定时信号。在传统上，使用锁相环(PLL)来处理随机抖动。然而，传输网络还可以在定时信号中插入系统化的抖动，例如这可通过在时钟内插入间隔从而对准输入数据和输出数据。例如，假设在一网络节点上以1Gb/s的速率接收到数据，但从该网络节点出发则是以比1Gb/s小1％的较慢的速率来传输数据。一种解决该速率差的方法是跳过脉冲或在定时信号中插入间隔，其中定时信号是以较慢的数据传输速率传输的(标称为1Gb/s)。因此，跳过时钟脉冲能够被用来解释稍微不同的输入和输出数据速率。
使用加入间隔的时钟是一种在用于让时钟信息和频率信息通过的通信系统中使用的常规技术。该技术具有的优势在于，在频率/定时信息被嵌入时钟信号内的情况下是简单且通用的接口。然而，使用加入间隔的时钟技术的缺点在于，对下游系统而言，这些间隔会导致抖动。由于这些间隔是通过OTN映射装置/解映射装置插入的，所以这些间隔插入既没有噪声成形也没有任何模式控制。为了减少下游系统的时钟抖动，一般使用非常低带宽(例如在10Hz以下)的抖动清除设备以便滤出由时钟间隔所导致的抖动/漂移。因为间隔的模式难以预测并且难以模型化和特征化，所以不能够保证系统的性能。尽管通过加入间隔的时钟能够提供在系统分区中的清理，但上述缺点仍是加入间隔的时钟技术没有被广泛使用的一个原因。使用加入间隔的时钟的其它缺点在于，对于温度波动非常敏感的低带宽的抖动清除具有过度的系统响应延迟。此外，由于需要非常低带宽的抖动清除设备，所以使用加入间隔的时钟增加了系统的成本。
在基于分组的定时系统中，还可能由漂移导致大的抖动。基于分组的定时网络中通常需要进行漂移滤波，比如在推荐规范ITU-T G.8265.1/Y.1365.1(“Precision timeprotocol telecom profile for frequency synchronization(关于频率同步的精确时间协议电信配置文件)”)、推荐规范ITU-T G.8263/Y.1363(2012)-修正版2(“Timingcharacteristics of packet-based equipment(基于分组的装备的定时特性)”)、推荐规范ITU-T G.8261/Y.1361(“Timing and synchronization aspects in packet networks(在分组网络中的定时和同步方面)”)中所描述的。针对基于分组的定时网络中的漂移来使用非常低频率的漂移滤波是有挑战性的并且成本高昂的。由于大的分组时延变化(PDV)，特别是在多于10个网络跳数(network nops)之后，需要使用非常低的环路带宽来滤出抖动/漂移。例如，可使用1mHz(此处m表示千分之一)的环路带宽。不管使用何种PLL技术，由于与1mHz环路带宽相关的长时间常数，在PLL中的基础频率参照需要满足系统规范的超高稳定性。
在传统上，如图4中所示，非常低频率的漂移滤波需要来自于恒温控制晶体振荡器(OCXO)401的超高稳定性的局部参考时钟，其被提供作为对非常低带宽(例如1mHz)的PLL403的局部参考，该PLL 403使用例如直接数字同步(DDS)来实现或是被实现为数字PLL。非常低带宽的PLL 403接收与互联网协议(IP)分组相关的时间戳405并且在漂移滤波之后提供时钟信号409。由于OCXO的成本，这样一种解决方案可能是十分昂贵的。例如，提供超高稳定性所需的恒温控制晶体振荡器(OCXO)(例如，Stratum 2或3E OCXO)的成本占据在图4所示系统的同步成本中很大的一部分，并且可能在$50-$100的范围内。此外，对低带宽PLL进行响应可能要用很长时间，例如几个小时。
参考图5，以示例性的时序图示出的是，分组延迟可能存在于来自时间戳405的定时，并且能够随着网络阻塞501有所增加，以及随着通信量503变小而降低。也就是说，在发生阻塞期间，由于分组需要更长时间来到达其目的地，使得在与所传输的分组相关的时间戳与该时间戳到达其目的地之间有较大差别。因此，如图5中所示，在发生阻塞期间，漂移抖动可能较高。要注意的是，该系统中仍然存在随机抖动。
发明内容
因此，在一个实施方式中，一种装置包括相位检测器，其用于提供在输入时钟信号和反馈信号之间的相位差。间隔检测器耦合到相位检测器，并且检测相位差何时大于一间隔阈值。第一电路对被检测到的差大于该间隔阈值进行响应，以提供其中减去了间隔值的、经过修正的相位差。第一电路对被检测到的差小于该间隔阈值进行响应，以提供相位差。环路滤波器接收第一电路的输出，并且对第一电路的输出进行滤波。根据环路滤波器的输出控制振荡器，以提供振荡器输出信号。在一些实施方式中，间隔值的幅度可以是用户编程的、通过装置估算的、或是由制造商预定的。
在另一个实施方式中，一种方法包括确定在输入信号与反馈之间的相位差何时大于一阈值。对相位差大于该阈值作出响应，通过减去一间隔值来生成经过修正的相位差，作为环路滤波器输入信号。对该相位差小于该阈值作出响应，提供该相位差作为环路滤波器输入信号。环路滤波器对环路滤波器输入信号进行滤波，并且提供环路滤波器输出信号。振荡器基于环路滤波器输出信号来控制。该方法还可包括对间隔值进行累加，并且提供与被累加的经过修正的相位差对应的相位调节信号。被累加的经过修正的相位差在低通滤波器中被滤波，其中低通滤波器提供经过滤波的相位调节信号。
在另一个实施方式中，一种用于抖动清除锁相环的方法，其包括使用第一路径来消除小于预定的阈值的、在时钟信号中的抖动，该抖动对应于在反馈信号与时钟信号之间的相位差。第二路径被用于消除在预定的阈值以上的、在时钟信号中的抖动。
附图说明
通过参考附图，本发明可以被更好地理解，并且其多个目标、特征和优势能够由本领域技术人员更好地领会。
图1示出了一种实施方式，其中从系统化的抖动分离出热相关的抖动，并且独立地对不同种类的抖动进行滤波。
图2A示出了与图1的实施方式相关的时序图。
图2B示出了间隔检测器和间隔减法的操作。
图3示出了一种实施方式，其中从系统化的抖动分离出热相关的抖动，并且独立地对不同种类的抖动进行滤波，并且利用一个相位插值器。
图4示出了现有技术实现基于分组的定时网络。
图5示出了漂移抖动可能在基于分组的网络中发生阻塞期间有所增加。
图6示出了一个实施方式，其中由于分组延迟改变和随机定时改变来分离定时差，并且有区别地对不同种类的定时改变进行滤波。
在不同的附图中，使用相同的参考符号来指示相似的或相同的项目。
具体实施方式
代替依靠PLL滤出由于在时钟信号中插入间隔所导致的间隔抖动，此处描述的实施方式检测间隔，并且一旦检测到则数字滤出该间隔。热抖动仍然经过传统的抖动清除锁相环。作为数字处理大的抖动的结果，低PLL带宽不再是可用来清除抖动的唯一工具，并且系统抖动性能变得对间隔模式更加不敏感，由此导致得到保证的抖动性能。PLL带宽能够被设定到kHz级别，而不像传统的间隔时钟滤波解决方案中通常使用的个位数的Hz。
参考图1示出了一个实施方式，其将热相关的抖动从多个系统化的抖动分离出来，并且通过单独对不同种类的抖动进行滤波实现了更好的滤波。数字相位检测器(PD)101接收时钟信号(CLKIN)103和反馈信号105。CLKIN信号103是与数据相关的定时信号。在一个实施方式中，在CLKIN信号103中存在的热抖动经过传统的抖动清除锁相环。(例如由脉冲跳过所导致的)系统化的抖动一旦被检测到，则如此处被进一步描述的被数字滤出。
图2A示出了与图1的实施方式相关的示例性时序图。假设根据需要要将时钟与数据对准，CLKIN每四个周期跳过半个脉冲，由此导致间隔201。由输入时钟CLKIN得出的理想时钟输出，显示为CLKOUT是具有CLKIN的9/10频率的时钟，其时钟脉冲有相同的分布。
再次参考图1，数字相位检测器101检测在反馈信号105与输入时钟(CLKIN)103之间的相位差，并且提供与该相位差相关的数字信号102。在出现间隔201时，PD 101生成数字信号102，其具有与该间隔相关的值。间隔检测器107检测相位检测器101输出102何时在一预定的阈值以上。例如，该阈值可以是等价于0.75ns的数字。当在相位检测器的输出端上提供的相位信息小于阈值时，则推定该相位差是热相关的抖动，并且相位差被不发生改变地提供到环路滤波器109。
然而，如果间隔检测器检测到的值大于阈值，则间隔检测器在加法器111中将间隔值(例如1ns)从相位差信息102减去。间隔值对应于在系统中出现的间隔的估算值。要注意的是，阈值和间隔值不是相同的。相反，阈值小于间隔值。在做减法之后，剩余的值能够为零、为正或者为负。在做减法之后，剩余的残余误差(其假定为热抖动)被提供至环路滤波器109。
图2B示出了间隔检测和减法的操作。相位检测器的输出102与间隔检测器的阈值207进行比较。当相位检测器的输出小于阈值207时，从加法器111提供至环路滤波器的输出114被假定为热抖动。然而，当相位检测器的输出大于阈值207时，在加法器111中从相位检测器的输出减去间隔112，由此导致来自加法器111的输出114也呈现为要通过环路滤波器109处理的热抖动。独立的路径处理大的幅度间隔抖动。
再次参考图1，环路滤波器109控制振荡器115，其可以是例如，直接数字合成振荡器、数字控制的振荡器或者任何符合系统要求和工艺限制的适当振荡器。振荡器115提供CLK_recovered 117。如图2A中所示，CLK_recovered是在插入间隔之前的原始时钟频率。振荡器115的输出117通过分频器121和相位插值器123反馈回到数字相位检测器101。
图1、2A和2B显示了由间隔检测器107所提供的、间隔检测器的间隔值112。间隔检测器107给累加器119提供间隔值112，该累加器保持对被累加的间隔差的跟踪。累加器119将被累加的间隔差120(在此也被称为相位调节信号)提供给相位插值器123从而通过反馈路径将间隔重新引入回到PLL中。相位调节信号120在图2A中被示出为一系列梯级，每个梯级都与被检测到的间隔相关联。其目标是在存在输入间隔的情况下提供反映输入时钟信号的频率的CLKOUT信号而不致相位突变步骤，并由此明显减少抖动。为了在CLKOUT和反馈时钟105之间维持相同的频率，通过相位插值器123完成的相位调节通过相位插值器127进行补偿。累加器119给低通滤波器(或斜度估算器)125提供信号。该低通滤波器是非常低频率的低通滤波器，例如在1至100Hz的级别。这有助于确保相位中的突然改变被缓慢地反映在输出信号中，从而降低抖动的影响。在图1和2A示出了低通滤波器125生成经过滤波的相位调节信号126。经过滤波的相位调节信号126反映了在CLK_recovered信号117和CLKOUT信号128之间的相位差。低通滤波器125将经过滤波的相位调节信号126提供给第二相位插值器127，这基于经过滤波的相位调节信号的线性斜坡来缓慢地调节CLK_recovered信号以便获得CLKOUT信号。
一些实施方式可容纳多级的间隔。例如，一些系统可具有预期标称值为大于2ns的间隔持续时间，而其它系统则具有预期大于0.5ns的间隔。一些系统可跳过一个脉冲，而其它系统则可能一次跳过多个脉冲从而导致较大的间隔。在一个实施方式中，能够对间隔检测器进行编程以便检测20ps、40ps、80ps、160ps、320ps、640ps、1.2ns、2.4ns、4.8ns、9.6ns的间隔，或是占输入时钟周期1/512的、1/256的、1/128的、1/64的、1/32的、1/16的、1/8的、1/4的、1/2的或整个周期的间隔。当然，这些数字是示例性的，其它的实施方式可使用额外的或其它的间隔值和间隔检测阈值，这些间隔值和间隔检测阈值适用于其中可利用所述实施方式的系统。
因此，间隔检测器可具有可编程的间隔检测器，其能够通过向与间隔检测器相关的存储器写入来进行编程。间隔值和/或阈值这两者都可写入到存储器。
在另一实施方式中，间隔值和阈值这两者可通过设备进行估算。间隔值通过正确求平均值来估算在相位检测器输出102中的梯级大小来确定，并且间隔检测器阈值可被设定成估算的间隔值的一定百分比，例如75％。在一个实施方式中，为了估算间隔值，要对连续的相位检测器输出进行比较，并且在当这些连续的相位检测器输出之间的差很大(例如阈值差在0.1ns以上)时，则推定间隔会导致大的差。当然，根据需要也可使用其它的阈值差。保存相应于该大的值的相位检测器输出值。重复该过程，直至收集到适当数量的间隔样本为止。根据系统的需要，该适当的数量可以是三个或更多个。对样本取平均值以生成在图1和3的实施方式中使用的间隔值。阈值可被设定成间隔值的一定百分比，例如50％或75％。
图1示出了利用了间隔检测器和两个相位插值器的系统的一个实施方式，图3示出了其中使用了单个相位插值器的另一个实施方式。正如能够在图3中看出的，PLL 300类似于图1中的PLL 100。PLL 300包括数字相位检测器101、间隔检测器107、求和电路111、环路滤波器109、振荡器115以及累加器119。CLKOUT信号301通过振荡器115，而不是图1中的相位插值器127来提供。反馈回路将CLKOUT 301通过分频器305和相位插值器307反馈回到数字相位检测器101。累加器119将相位调节信号120提供给低通滤波器或斜度估算器125。该斜度估算器将经过滤波的相位调节信号126提供至求和电路309，该求和电路309从相位调节信号减去经过滤波的相位调节信号126，并且将所得的信号310提供至相位插值器307。经过滤波的相位调节斜坡126仍然代表在CLKOUT和CLK_recovered之间的差。因此，该线性相位斜坡缓慢地将CLKOUT信号301调节至与加入间隔的时钟相对应的频率，从而使得其呈现出与CLKOUT信号128一样(图1)。图3的一个优势在于仅仅需要单个相位插值器。图1和3中的两个实施方式所具有的优势在于，从进入环路滤波器的信号去除了系统化的抖动，因此VCO不会受到系统化的间隔抖动的破坏。因此，PLL带宽不受到需要间隔消除的控制，并且相比于以往所需要的、非常低的PLL带宽而言，(PLL 100或300的)带宽能够在例如100Hz～10kHz的级别。
如上所述，系统化的抖动可通过间隔引入，而大的漂移抖动则可通过在基于分组的定时系统中的分组延迟引入。图6示出了一个使用双路方法来对漂移抖动进行滤波的实施方式，其类似于在图1和3中所示的实施方式。分组延迟能够被检测并且数字地补偿，并且随机抖动能够在PLL中进行处理，该PLL具有比现有方法中所使用的更大的带宽。
图6示出了用于清除漂移/抖动的PLL 600，其包括确定在反馈时钟和分组定时参数之间的差的时间-数字转换器601，以及提供在两者之间的时间差。时间-数字转换器601可依赖于在分组网络的物理层(PHY)中出现的时间戳。分组定时参数可来源于各种不同的、例如根据精确时间协议(PTP)(IEEE 1588)的时间戳。将与反馈时钟602相关的定时信息(例如本地时间戳)和与IP分组相关的定时信息604进行比较，并且表示时间差的信号Φ1被提供至偏移检测器603，其将通过TDC 601提供的时间差与预定的阈值水平比较。例如，阈值水平在图6中被示出为Th+和Th-。如果所提供的时间差在阈值Th+和Th-之间，则该时间差被假定为是由于随机噪声所导致的。在这种情况下，偏移检测器提供具有零值的输出调节“d”610。将偏移检测器的输出提供至求和电路(更普遍地为一运算电路)，其通过时间调节d来调节时间差Φ1。当d为零时，Φ1不发生改变地通过加法器605到达低通环路滤波器606。也就是说，Φ2与Φ1相同。
然而，如果通过TDC 601提供的时间差Φ1是比阈值Th+更大的正值或是比阈值Th-更小的负值，则推定该抖动要包括由分组时延变化所导致的分量。在这种情况下，检测器603提供具有非零预定值的时间调节“d”610，以便降低由该非零预定值所导致的时间差Φ1，由此消除由于分组延迟所导致的大的抖动。非零调节值一般大于阈值的幅值。要注意的是，该非零调节值能够是可编程的。求和电路605使用非零调节“d”来降低Φ1的幅值，留下其幅值比Φ1小的残余误差Φ2。现在，残余误差Φ2对应于更加接近要通过环路滤波器606和传统方式的PLL处理的随机抖动。通过分组时延变化所导致的大的抖动在独立的路径中进行处理。数字输出“d”是整数值，其代表以“T”为单位的量化的Φ1值，从而使得残余的值Φ2在随机噪声阈值Th+和Th-以内。环路滤波器606控制振荡器电路609，其可被实现为，例如直接数字同步(DDS)电路或数字控制的振荡器(DCO)或其它适合的振荡器。振荡器609从温控晶体振荡器(TCXO)616接收参考时钟信号，温控晶体振荡器(TCXO)所具有的稳定性要求的严格程度远小于图4中所示的定时网络实现方式，这是因为回路带宽明显较大，例如相比于1mHz，其在大约0.1Hz至大约1Hz的级别，其中大约意味着在标称值的10％的改变范围内。较大的环路带宽得到较低成本的系统。
具有预定的非零值或零值的调节d，其被提供至非常低带宽(例如1mHz)的数字低通滤波器611，该数字低通滤波器611将经过滤波的值d_filt 612提供至相位插值器615。1mHz的数字低通滤波器611不要求额外的精准时基，并且补偿并滤出大的相位跳跃。相位插值器615根据经过滤波的值d_filt 612来调节振荡器609的输出，从而提供消除了漂移的时钟输出信号617。相位插值器615非常缓慢地将通过求和电路605消除的抖动重新引入到输出信号617。
不同于在图1和3中所示的、在输入时钟(当没加入间隔时)和输出时钟之间存在频率偏移的间隔时钟PLL的实施方式，漂移消除PLL 600不具有在输入和输出之间的频率差，即相较于在图1和3的间隔时钟PLL实施方式中的非零值而言，在图6的漂移PLL实施方式中的“d”的长期积累值为零。因此，在图6的实施方式中不需要累加器119和相位插值器123(见图1)。
通过检测在特定阈值以上的定时偏移，由定时抖动所导致的分组时延变化能够从随机噪声抖动中分离出来，并且进行单独处理。在通过减去时间调节d消除了由分组时延变化所导致的大的相位跳跃之后，随机噪声抖动通过借助于带宽较宽的PLL(例如在0.1Hz或1Hz级别)充分滤出。相比于使用1Hz PLL的情况，使用频率限制宽松得多的TCXO能够导致明显的成本节约。例如，图6实施方式中的TCXO可能成本在$5到$20的范围内，其明显低于图4的OCXO。图6的整个系统能够表现为与例如在图4中所示的系统一样，其具有对OCXO而言更加严格的稳定性要求。
消除漂移可能在不同实施方式中都是需要的。例如，在第一实施方式中，一种方法包括确定在第一信号与第二信号之间的定时差，并且提供该定时差。偏移检测器检测该定时差的幅值是否在预定的定时阈值以上，并且如果该定时差的幅值在预定的阈值以上的情况下提供第一调节作为偏移检测器输出，否则提供第二调节作为偏移检测器输出。运算电路接收偏移检测器输出，并且通过第一调节或第二调节来调节定时差。环路滤波器接收该运算电路的输出。振荡器基于环路滤波器的输出来控制，并且提供振荡器输出信号。
第一实施方式的方法还可包括：当偏移检测器提供第一调节时，运算电路降低定时差的幅值；以及，当偏移检测器提供第二调节时，让定时差不发生改变地通过。
第一实施方式的方法还可包括：对偏移检测器的输出进行低通滤波；以及，基于经过低通滤波的输出来调节振荡器输出信号；以及，提供经过调节的振荡器输出信号作为具有被减少的漂移的输出信号。
在第一实施方式的方法中，第一信号可相应于与基于分组的网络相关联的时间戳，并且第二信号可相应于来自振荡器的反馈信号。
在第一实施方式的方法中，在预定的阈值以上的定时差可由加入间隔的时钟导致。
在第一实施方式的方法中，预定的定时阈值和第一调节中的至少一个可以是可编程的值。
第一实施方式的方法还可包括使用基于振荡器输出信号的反馈信号来确定定时差。
在第一实施方式的方法中，第二信号可相应于来自振荡器的反馈信号。
在第一实施方式的方法中，第二信号可相应于与基于振荡器输出信号的反馈信号相关联的时间戳。
在第二实施方式的方法中，一个装置包括偏移检测器，其被耦合以接收在第一信号与第二信号之间的定时差，并且如果定时差的幅值在预定的阈值以上则提供第一调节作为偏移检测器输出，否则提供第二调节。运算电路接收偏移检测器的输出和定时差。该运算电路通过偏移检测器的输出来调节定时差的幅值，并且提供运算电路输出。环路滤波器接收运算电路输出，并且提供环路滤波器的输出。振荡器被耦合，以便基于环路滤波器的输出被控制并且提供振荡器输出信号。低通滤波器接收偏移检测器输出，并且提供偏移检测器输出的经过低通滤波的输出。
在第二实施方式的装置中，第一调节可导致运算电路降低定时差的幅值，并且第二调节可以为零，由此导致运算电路让定时差无改变地通过。
第二实施方式的装置还可包括相位调节电路，其用于以经过低通滤波的输出为基础来调节振荡器输出信号，并且提供具有被减少的漂移的输出信号。
第二实施方式的装置还可包括时间-数字转换器电路从而生成在第一和第二信号之间的定时差。
在第二实施方式的装置中，借助时间-数字转换器电路，第一信号可对应于与基于分组的网络相关联的时间戳，并且第二信号可对应于来自振荡器的反馈信号，并且更加特别地，第二信号可对应于与来自振荡器的反馈信号相关联的时间戳。
第二实施方式的装置还可包括锁相环，该锁相环包括时间-数字转换器、环路滤波器和振荡器，并且锁相环的环路带宽在大约0.1Hz与大约1Hz之间。
在第二实施方式的装置中，低通滤波器可具有大约1mHz的带宽。
第二实施方式的装置还可包括温控晶体振荡器，其被耦合以提供要由振荡器使用的参考信号。
在第三实施方式中，锁相环(PLL)包括时间-数字转换器电路以生成在第一信号和第二信号之间的定时差，其中所述第一信号以与基于分组的网络相关联的时间戳为基础。偏移检测器接收该定时差，并且如果该定时差的幅值在一预定的阈值以上则提供第一调节作为偏移检测器的输出，否则提供为零的第二调节。低通滤波器接收偏移检测器的输出，并且提供偏移检测器输出的经过低通滤波的输出。一个运算电路接收偏移检测器输出和定时差，并且通过偏移检测器输出来调节定时差的幅值，并且提供运算电路输出。环路滤波器接收运算电路输出，并且提供环路滤波器的输出。振荡器基于环路滤波器的输出来被控制，并且提供振荡器输出信号。相位调节电路基于经过低通滤波的输出来调节振荡器输出信号，并且提供具有被减少的漂移的PLL输出信号。
本发明的说明书在此处的阐述是示意性的，并且无意于在后续权利要求中将本发明限制在所阐述的范围内。对所公开的实施方式进行的各种变化和修正能够在此处阐述的说明书的基础上做出，而不偏离在后续权利要求中所阐述的本发明的范围和精神。

Claims (20)

1.一种装置，包括：
相位检测器，其用于提供在输入时钟信号与反馈信号之间的相位差；
间隔检测器，其耦合到所述相位检测器以检测所述相位差何时大于间隔阈值；
第一电路，其对被检测到的差大于所述间隔阈值进行响应，以提供其中减去了间隔值的、经过修正的相位差，所述第一电路对被检测到的差小于所述间隔阈值进行响应以提供所述相位差；
环路滤波器，其耦合到所述第一电路的输出以对所述第一电路的输出进行滤波；以及
振荡器，其受控制以根据所述环路滤波器的输出来提供振荡器输出信号。
2.如权利要求1所述的装置，还包括：
累加器电路，其耦合到所述间隔检测器以便累加所述间隔值并且提供相位调节信号；以及
低通滤波器，其耦合到所述累加器电路以接收所述相位调节信号并且提供经过滤波的相位调节信号。
3.如权利要求2所述的装置，还包括：
第二电路，其被配置成从所述相位调节信号减去所述经过滤波的相位调节信号并且提供经过修正的相位调节信号；
相位调节电路，其用来基于所述经过修正的相位调节信号来调节相应于所述振荡器输出信号的反馈回路信号的相位。
4.如权利要求3所述的装置，还包括：
分频器电路，其被耦合从而作为生成所述反馈信号的一部分，对所述反馈路径信号进行分频。
5.如权利要求2所述的装置，还包括：
第一相位调节电路，其被耦合以基于所述经过滤波的相位调节信号来调节振荡器输出信号的相位从而生成具有被减少的抖动的输出信号；以及
第二相位调节电路，其被耦合在所述振荡器与所述相位检测器之间的反馈路径中，从而基于来自所述累加器的所述相位调节信号调节反馈路径信号的相位。
6.如权利要求5所述的装置，还包括：
所述反馈路径中的分频器电路，其用于对所述反馈路径信号进行分频并且提供所述反馈信号。
7.如权利要求1所述的装置，其中大于所述间隔阈值的间隔是由加入间隔的时钟导致的。
8.如权利要求1所述的装置，还包括锁相环(PLL)，其包括所述相位检测器、所述环路滤波器以及所述振荡器。
9.如权利要求1所述的装置，其中通过从所述相位差减去所述间隔值从而生成所述经过修正的相位差来降低所述相位差。
10.如权利要求1所述的装置，其中所述间隔阈值是可编程的值。
11.一种方法，包括：
确定在输入信号与反馈信号之间的相位差何时大于阈值；
对所述相位差大于所述阈值进行响应，通过从所述相位差减去间隔值来生成经过修正的相位差作为环路滤波器输入信号；
对所述相位差小于所述阈值进行响应，提供所述相位差作为所述环路滤波器输入信号；
在环路滤波器中对所述环路滤波器输入信号进行滤波，并且提供环路滤波器的输出信号；以及
基于所述环路滤波器的输出信号来控制振荡器。
12.如权利要求11所述的方法，还包括：
累加所述间隔值，并且提供与所累加的间隔值相对应的相位调节信号；以及
在低通滤波器中对所述相位调节信号进行滤波，并且提供经过滤波的相位调节信号。
13.如权利要求12所述的方法，还包括：
从所述相位调节信号减去所述经过滤波的相位调节信号，并且提供经过修正的相位调节信号；以及
导致所述反馈信号具有以所述经过修正的相位调节信号为基础的相位。
14.如权利要求13所述的方法，还包括：
作为在所述振荡器与所述相位检测器之间的反馈路径中生成所述反馈信号的一部分，对耦合到所述振荡器的输出的反馈路径信号进行分频。
15.如权利要求12所述的方法，还包括：
基于所述经过滤波的相位调节信号来调节在第一相位调节电路中的所述振荡器的输出信号的相位，从而生成具有被减少的抖动的输出信号；以及
导致所述反馈信号的相位根据来自所述累加器的所述相位调节信号确定。
16.如权利要求15所述的方法，还包括：
作为生成所述反馈信号的一部分，对耦合到所述振荡器的输出的信号进行分频。
17.如权利要求11所述的方法，还包括：通过写入可编程寄存器来对所述间隔阈值进行编程。
18.如权利要求11所述的方法，还包括：通过求平均值来估算所述间隔值。
19.如权利要求11所述的方法，还包括：将所述阈值确定为所估算的间隔值的一预定百分比。
20.一种在抖动清除锁相环中的方法，包括：
使用第一路径来消除小于预定的阈值的、在时钟信号中的抖动，所述抖动对应于在反馈信号与所述时钟信号之间的相位差；以及
使用第二路径来消除在所述预定的阈值以上的、在所述时钟信号中的抖动。
CN201610364245.1A 2015-05-29 2016-05-27 双路定时抖动或漂移消除 Active CN106209084B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14/725,053 2015-05-29
US14/725,053 US9705668B2 (en) 2015-05-29 2015-05-29 Dual path timing jitter removal
US14/983,830 2015-12-30
US14/983,830 US10057051B2 (en) 2015-05-29 2015-12-30 Dual path timing wander removal

Publications (2)

Publication Number Publication Date
CN106209084A true CN106209084A (zh) 2016-12-07
CN106209084B CN106209084B (zh) 2021-02-26

Family

ID=57397202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610364245.1A Active CN106209084B (zh) 2015-05-29 2016-05-27 双路定时抖动或漂移消除

Country Status (2)

Country Link
US (1) US10057051B2 (zh)
CN (1) CN106209084B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110808735A (zh) * 2019-11-18 2020-02-18 华南理工大学 一种快速频率锁定的数模混合锁相环

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10305495B2 (en) * 2016-10-06 2019-05-28 Analog Devices, Inc. Phase control of clock signal based on feedback
US10848161B2 (en) * 2017-06-28 2020-11-24 Analog Devices, Inc. Reference monitors with dynamically controlled latency
US11038511B2 (en) 2017-06-28 2021-06-15 Analog Devices International Unlimited Company Apparatus and methods for system clock compensation
US10516402B2 (en) 2018-03-09 2019-12-24 Texas Instruments Incorporated Corrupted clock detection circuit for a phase-locked loop
US10686456B2 (en) 2018-03-09 2020-06-16 Texas Instruments Incorporated Cycle slip detection and correction in phase-locked loop
US10516401B2 (en) 2018-03-09 2019-12-24 Texas Instruments Incorporated Wobble reduction in an integer mode digital phase locked loop
US10498344B2 (en) 2018-03-09 2019-12-03 Texas Instruments Incorporated Phase cancellation in a phase-locked loop
US10491222B2 (en) 2018-03-13 2019-11-26 Texas Instruments Incorporated Switch between input reference clocks of different frequencies in a phase locked loop (PLL) without phase impact
US10505555B2 (en) 2018-03-13 2019-12-10 Texas Instruments Incorporated Crystal oscillator offset trim in a phase-locked loop
US10496041B2 (en) 2018-05-04 2019-12-03 Texas Instruments Incorporated Time-to-digital converter circuit
US10505554B2 (en) 2018-05-14 2019-12-10 Texas Instruments Incorporated Digital phase-locked loop
US11231741B1 (en) * 2018-10-11 2022-01-25 Marvell Asia Pte, Ltd. Systems and methods for generating clock signals
US10608647B1 (en) 2018-12-14 2020-03-31 Silicon Laboratories Inc. Delay adjustment using frequency estimation
US10483987B1 (en) 2018-12-14 2019-11-19 Silicon Laboratories Inc. Failsafe clock product using frequency estimation
US10908635B1 (en) 2019-12-24 2021-02-02 Silicon Laboratories Inc. Detection and management of frequency errors in a reference input clock signal
CN113285691B (zh) * 2020-02-19 2024-03-08 瑞昱半导体股份有限公司 滤波器、滤波方法以及滤波系统
US20230384373A1 (en) * 2022-05-30 2023-11-30 Taiwan Semiconductor Manufacturing Company Ltd. Electronic circuit and method of error correction

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1283021A (zh) * 1999-09-14 2001-02-07 深圳市中兴通讯股份有限公司 采用微处理器控制的时钟同步方法
JP2001127629A (ja) * 1999-10-25 2001-05-11 Sharp Corp Ｐｌｌ周波数シンセサイザ回路
CN1302119A (zh) * 1999-12-29 2001-07-04 上海贝尔有限公司 一种数字鉴相方法及其装置
CN1429356A (zh) * 2000-05-19 2003-07-09 米克罗纳斯幕尼黑有限公司 数字时钟发生器
CN1540636A (zh) * 2003-04-21 2004-10-27 ���µ�����ҵ��ʽ���� Pll时钟发生器及其控制方法和光盘装置
US20050185747A1 (en) * 2003-12-23 2005-08-25 Analog Devices, Inc. Phase detector with extended linear operating range
CN1697324A (zh) * 2004-05-10 2005-11-16 华为技术有限公司 传输信号去抖动的实现方法及其装置
CN1784831A (zh) * 2003-05-02 2006-06-07 硅谷实验室公司 低抖动双环路分数n型合成器的方法和装置
US20070024383A1 (en) * 2005-07-28 2007-02-01 Zarlink Semiconductor Inc. Phase Locked Loop Fast Lock Method
CN1985441A (zh) * 2004-06-28 2007-06-20 硅谷实验室公司 相位误差抵消
CN101860362A (zh) * 2010-06-21 2010-10-13 苏州橙芯微电子科技有限公司 低抖动高频差锁频锁相双环调节方法及其电学架构
CN103166631A (zh) * 2011-12-15 2013-06-19 瑞萨电子株式会社 Pll电路
CN103562735A (zh) * 2011-04-29 2014-02-05 美国亚德诺半导体公司 用于检测电力系统的基频的系统和方法
CN104391175A (zh) * 2014-12-19 2015-03-04 成都天奥电子股份有限公司 具有宽频率范围揭示和保持相位信息的测频系统及其测频方法
US20150110233A1 (en) * 2013-10-23 2015-04-23 Applied Micro Circuits Corporation Jitter mitigating phase locked loop circuit
US9036729B2 (en) * 2013-02-19 2015-05-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Code forwarding and clock generation for transmitter repeaters

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151485A (en) 1977-11-21 1979-04-24 Rockwell International Corporation Digital clock recovery circuit
US5563891A (en) 1995-09-05 1996-10-08 Industrial Technology Research Institute Waiting time jitter reduction by synchronizer stuffing threshold modulation
JP3080146B2 (ja) 1996-08-26 2000-08-21 日本電気株式会社 自動ロック回路
US8736323B2 (en) 2007-01-11 2014-05-27 International Business Machines Corporation Method and apparatus for on-chip phase error measurement to determine jitter in phase-locked loops
US7511543B2 (en) 2007-02-08 2009-03-31 International Business Machines Corporation Automatic static phase error and jitter compensation in PLL circuits
US7701298B2 (en) 2008-08-19 2010-04-20 Megawin Technology Co., Ltd. Frequency locking structure applied to phase-locked loops
JP5709597B2 (ja) 2011-03-17 2015-04-30 株式会社アルメディオ 光ディスク装置
US9344271B1 (en) 2014-03-25 2016-05-17 Microsemi Storage Solutions (U.S.), Inc. Digital correction of spurious tones caused by a phase detector of a hybrid analog-digital delta-sigma modulator based fractional-N phase locked loop
US9288019B2 (en) 2014-07-03 2016-03-15 Intel Corporation Apparatuses, methods, and systems for jitter equalization and phase error detection
US9705668B2 (en) 2015-05-29 2017-07-11 Silicon Laboratories Inc. Dual path timing jitter removal

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1283021A (zh) * 1999-09-14 2001-02-07 深圳市中兴通讯股份有限公司 采用微处理器控制的时钟同步方法
JP2001127629A (ja) * 1999-10-25 2001-05-11 Sharp Corp Ｐｌｌ周波数シンセサイザ回路
CN1302119A (zh) * 1999-12-29 2001-07-04 上海贝尔有限公司 一种数字鉴相方法及其装置
CN1429356A (zh) * 2000-05-19 2003-07-09 米克罗纳斯幕尼黑有限公司 数字时钟发生器
CN1540636A (zh) * 2003-04-21 2004-10-27 ���µ�����ҵ��ʽ���� Pll时钟发生器及其控制方法和光盘装置
CN1784831A (zh) * 2003-05-02 2006-06-07 硅谷实验室公司 低抖动双环路分数n型合成器的方法和装置
US20050185747A1 (en) * 2003-12-23 2005-08-25 Analog Devices, Inc. Phase detector with extended linear operating range
CN1697324A (zh) * 2004-05-10 2005-11-16 华为技术有限公司 传输信号去抖动的实现方法及其装置
CN1985441A (zh) * 2004-06-28 2007-06-20 硅谷实验室公司 相位误差抵消
US20070024383A1 (en) * 2005-07-28 2007-02-01 Zarlink Semiconductor Inc. Phase Locked Loop Fast Lock Method
CN101860362A (zh) * 2010-06-21 2010-10-13 苏州橙芯微电子科技有限公司 低抖动高频差锁频锁相双环调节方法及其电学架构
CN103562735A (zh) * 2011-04-29 2014-02-05 美国亚德诺半导体公司 用于检测电力系统的基频的系统和方法
CN103166631A (zh) * 2011-12-15 2013-06-19 瑞萨电子株式会社 Pll电路
US9036729B2 (en) * 2013-02-19 2015-05-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Code forwarding and clock generation for transmitter repeaters
US20150110233A1 (en) * 2013-10-23 2015-04-23 Applied Micro Circuits Corporation Jitter mitigating phase locked loop circuit
CN104391175A (zh) * 2014-12-19 2015-03-04 成都天奥电子股份有限公司 具有宽频率范围揭示和保持相位信息的测频系统及其测频方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110808735A (zh) * 2019-11-18 2020-02-18 华南理工大学 一种快速频率锁定的数模混合锁相环

Also Published As

Publication number Publication date
US10057051B2 (en) 2018-08-21
US20160352506A1 (en) 2016-12-01
CN106209084B (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
CN106209084A (zh) 双路定时抖动或漂移消除
US11177816B2 (en) Fast locking sequence for phase-locked loops
US11038511B2 (en) Apparatus and methods for system clock compensation
US7184449B2 (en) Cycle synchronization between interconnected sub-networks
US9705668B2 (en) Dual path timing jitter removal
EP2528255B1 (en) A method and a device for controlling frequency synchronization
JPH04363926A (ja) デジタルデータの検出回路及びその検出方法
JP3615734B2 (ja) 基準クロック信号に周波数同期されたクロック信号を生成する回路装置
US6950957B1 (en) Phase comparator for a phase locked loop
US9442511B2 (en) Method and a device for maintaining a synchronized local timer using a periodic signal
US8775491B2 (en) Method and apparatus for reducing signal edge jitter in an output signal from a numerically controlled oscillator
KR0184916B1 (ko) 완전한 2차 디지탈 위상 동기 루프 및 그것을 이용한 디스터핑 회로
CN107710622B (zh) 一种时钟产生电路及产生时钟信号的方法
US20040071168A1 (en) System and method for providing network timing recovery
JP5098388B2 (ja) クロック補正回路と方法並びにシステム
US11392166B2 (en) Clock skew detection and management
WO2009110715A2 (ko) 프로그램 분주기의 지터 제거용 리타이밍부가 구비된 위상고정루프
US7242734B2 (en) Frame boundary discriminator
KR970008806B1 (ko) 주파수 동기 및 클럭 선택 장치
JPH08331085A (ja) ディジタル位相同期回路及びこれを用いたデータ受信回路
Rinaldi et al. On the use of synchronous Ethernet over multiple paths for syntonization of distributed systems
JP3808424B2 (ja) Ｐｌｌ回路および位相同期方法
JPH0793571B2 (ja) Ｐｌｌ用入力波形整形回路
JP2016208424A (ja) 位相同期回路および位相同期方法
JPH02192319A (ja) フェーズロックドループ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210908

Address after: Massachusetts, USA

Patentee after: Tiangong Solutions

Address before: American Texas

Patentee before: Silicon Laboratories Inc.

TR01 Transfer of patent right