JP2016208424A - 位相同期回路および位相同期方法 - Google Patents
位相同期回路および位相同期方法 Download PDFInfo
- Publication number
- JP2016208424A JP2016208424A JP2015090894A JP2015090894A JP2016208424A JP 2016208424 A JP2016208424 A JP 2016208424A JP 2015090894 A JP2015090894 A JP 2015090894A JP 2015090894 A JP2015090894 A JP 2015090894A JP 2016208424 A JP2016208424 A JP 2016208424A
- Authority
- JP
- Japan
- Prior art keywords
- loop
- output
- switching
- value
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 36
- 238000001514 detection method Methods 0.000 claims abstract description 30
- 230000001788 irregular Effects 0.000 claims abstract description 11
- 230000008569 process Effects 0.000 description 27
- 238000010586 diagram Methods 0.000 description 15
- 230000008859 change Effects 0.000 description 9
- 230000006870 function Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】入力信号に不定期な無信号のギャップを含んでも起動時の高速引込が行え、フィルタ係数を定常時に切り替えた後の位相変動を抑制できること。【解決手段】複数のループ特性のループフィルタ103を備えるPLL回路100は、入力信号に出力信号を位相同期するための引込時にループ特性を高カットオフ特性とし、引込後の定常ループ特性への切り替えを、入力信号に含まれる不定期な無信号のギャップが発生していないタイミングの検出に基づき行う係数切替器108、を備える。【選択図】図1
Description
本発明は、位相同期回路および位相同期方法に関する。
位相同期(PLL:Phase Locked Loop)回路は、外部より入力される入力信号(基準信号:REFCLK)の位相に同期した出力信号を生成する回路である。PLL回路は、入力信号に重畳された位相揺らぎ成分の雑音、いわゆるジッタや位相雑音を除去する機能があり、雑音成分を除去した出力信号を出力する。ジッタ雑音除去の特性は、LPF(Low Pass Filter)特性となっており、PLLの設計パラメータとして定めるカットオフ周波数以上の周波数成分を持つジッタ雑音が除去される。十分なジッタ雑音の除去をするためには、より低いカットオフ周波数特性とすることが必要である。
PLL回路は、入力信号の位相に出力信号の位相を追従させようとする一種の自動制御ループ回路であり、上記カットオフ周波数は自動制御のループ帯域に相当する。自動制御におけるループ帯域は高いほど応答特性が早くなる。応答特性が早ければ、PLLの出力信号が入力信号であるREFCLKへ位相同期するまでの時間、すなわちロック時間が短くなる。
PLLを利用する各種システムでは、回路が定常状態になるまでの時間は一般的に短いほうが良いため、上記ロック時間はできるだけ短時間であることが望まれる。この場合、カットオフ周波数が高い設定となる。一方、入力信号に重畳するジッタ雑音除去の観点でみれば、カットオフ周波数が低いほうが良い。このように、PLL回路は、カットオフ周波数の設定要求に対して、雑音除去と応答速度の特性にトレードオフの関係が生じる。この相反する要求を実現するため、回路起動時など入力信号に位相同期する際には高カットオフ特性とし、位相同期後の定常時は低カットオフ特性にする、というループ特性を切り替える技術が用いられる。
ループ特性の切り替えを行うPLL回路として、例えば、PLL回路の出力信号の周波数を生成するVCO(Voltage Controlled Oscillator)の制御電圧値により、位相同期の収束状況を判断し、一定時間経過したのちにフィルタ係数を切り替える技術がある(例えば、下記特許文献1参照。)。また、ループフィルタ切替判定用の位相比較器を設け、位相比較器の出力により位相同期の収束状況を判断し、フィルタ係数を切り替える技術がある(例えば、下記特許文献2参照。)。
近年のWDM(Wavelength Division Multiplex)伝送に対応するOTN(Optical Transport Network)伝送装置などにおけるクロック再生においては、ギャップ(Gap、無信号を示す)を含む入力信号に位相同期する必要がある。この際、入力信号に含まれるGap区間の影響で位相跳びが生じる。この位相跳びが、ループフィルタ切替機能を有するPLLの同期過程における特性に影響する。
入力信号のGapは、不定期に生じるため、入力されるGapのタイミングによっては、フィルタ係数の切り替え後に位相同期が一旦外れてから再収束することがある。フィルタ係数を切り替える前に位相変動が十分に収束していない状態で、ループ切り替えを行うと、フィルタ係数の切り替え後の位相変動が大きくなる。
例えば、特許文献1のように位相比較器により収束位相状態を判定する構成では、Gapの影響で位相収束状態を判断することができない。また、特許文献2のようにVCOの制御電圧を一定の閾値内であるか否かで判断する構成では、Gapの影響でVCOの制御電圧が閾値外に逸脱してしまう。このVCOの制御電圧が逸脱するたびに、フィルタ切替信号を生成するカウンタがRESETされ、フィルタ切り替えのタイミングを出力することができない。
一つの側面では、本発明は、入力信号に不定期な無信号のギャップを含んでも起動時の高速引込が行え、フィルタ係数を定常時に切り替えた後の位相変動を抑制できることを目的とする。
一つの案では、位相同期回路は、複数のループ特性のループフィルタを備える位相同期回路において、入力信号に出力信号を位相同期するための引込時にループ特性を高カットオフ特性とし、前記引込後の定常ループ特性への切り替えを、前記入力信号に含まれる不定期な無信号のギャップが発生していないタイミングの検出に基づき行う係数切替部、を備えたことを要件とする。
一つの実施の形態によれば、入力信号に不定期な無信号のギャップを含んでも起動時の高速引込が行え、フィルタ係数を定常時に切り替えた後の位相変動を抑制できるという効果を奏する。
(実施の形態1)
図1は、実施の形態1にかかるPLL回路の構成例を示す図である。図1に示すPLL回路100は、位相比較器102、ループフィルタ103、ディジタル制御発振器(DCO:Digital Control Oscillator)104、分周器105、スイッチ106、スイッチ107および係数切替器108、を含む。
図1は、実施の形態1にかかるPLL回路の構成例を示す図である。図1に示すPLL回路100は、位相比較器102、ループフィルタ103、ディジタル制御発振器(DCO:Digital Control Oscillator)104、分周器105、スイッチ106、スイッチ107および係数切替器108、を含む。
位相比較器102は、PLL回路100よりも上流側の発振器(不図示)が生成した入力信号の入力を受ける。位相比較器102は、DCO104により生成される出力信号の入力を分周器105を介してDCO104から受ける。位相比較器102は、入力信号の位相と出力信号の位相とを比較することで、入力信号と出力信号との位相差を示す差分信号を生成する。そして、位相比較器102は、生成した差分信号をスイッチ106およびスイッチ107へ出力する。
ループフィルタ103は、スイッチ106およびスイッチ107のうちON状態である一方のスイッチから差分信号の入力を受ける。ループフィルタ103は、切り替え可能な複数のフィルタ係数(ループフィルタ定数)に応じたカットオフ周波数以上の周波数を有する雑音成分を差分信号から遮断する。具体的には、ループフィルタ103は、乗算器131−1,131−2、乗算器132−1,132−2、遅延素子133、加算器134および加算器135を含む。
乗算器131−1,131−2は、それぞれ、スイッチ106がON状態である場合に、スイッチ106から差分信号の入力を受ける。乗算器131−1,131−2は、それぞれ、相対的に高い高カットオフ周波数(高速ループ特性)を設定するためのフィルタ係数である高カットオフ係数を差分信号に乗算する。具体的には、乗算器131−1は、高カットオフ係数としての比例係数A0を差分信号に乗算し、乗算器131−2は、高カットオフ係数としての積分係数B0を差分信号に乗算する。そして、乗算器131−1は、高カットオフ係数が乗算された差分信号を加算器135へ出力し、乗算器131−2は、高カットオフ係数が乗算された差分信号を加算器134へ出力する。なお、高カットオフ係数は、第1のフィルタ係数の一例である。
乗算器132−1,132−2は、それぞれ、スイッチ107がON状態である場合に、スイッチ107から差分信号の入力を受ける。乗算器132−1,132−2は、それぞれ、高カットオフ周波数よりも低い低常時の低カットオフ周波数(低速ループ特性)を設定するためのフィルタ係数である低カットオフ係数を差分信号に乗算する。具体的には、乗算器132−1は、低カットオフ係数としての比例係数A1を差分信号に乗算し、乗算器132−2は、低カットオフ係数としての積分係数B1を差分信号に乗算する。そして、乗算器132−1は、低カットオフ係数が乗算された差分信号を加算器135へ出力し、乗算器132−2は、低カットオフ係数が乗算された差分信号を加算器134へ出力する。なお、低カットオフ係数は、第1のフィルタ係数に応じたカットオフ周波数よりも低い他のカットオフ周波数以上の周波数を有する成分を遮断するための第2のフィルタ係数の一例である。
遅延素子133は、高カットオフ係数又は低カットオフ係数が乗算された差分信号の入力を加算器134から受ける。遅延素子133は、高カットオフ係数又は低カットオフ係数が乗算された差分信号を遅延させ、遅延させた差分信号である遅延信号を加算器134へ出力する。
加算器134は、遅延信号の入力を遅延素子133から受ける。加算器134は、高カットオフ係数又は低カットオフ係数が乗算された差分信号の入力を乗算器131−2又は乗算器132−2から受ける。加算器134は、遅延信号と差分信号とを加算することで、遅延信号を積算する。加算器134は、積算した遅延信号を加算器135および遅延素子133へ出力する。
加算器135は、高カットオフ係数又は低カットオフ係数が乗算された差分信号の入力を乗算器131−1又は乗算器132−1から受ける。加算器135は、遅延信号の入力を加算器134から受ける。加算器135は、遅延信号と差分信号とを加算することで、雑音成分が遮断された差分信号を生成する。加算器135は、生成した差分信号を、出カ周波数を制御するための制御信号としてDCO104へ出力する。
DCO104は、制御信号の入力を加算器135から受ける。DCO104は、制御信号の値に追従する周波数(以下「出力周波数」という)を発振し、出力周波数を有する出力信号を生成する。制御信号の値をTW、制御信号のピット幅をm、DCO104を駆動するための内部クロックの周波数をFsysとすると、出力周波数Fo[Hz]は、以下の式(1)により表される。そして、DCO104は、生成した出力信号を、出力信号の出力周波数を用いて各種の処理を行う他の装置等へ出力する。また、DCO104は、生成した出力信号を分周器105へ出力する。なお、DCO104は、出力信号発振器の一例である。
Fo=(TW/2m)・Fsys …(1)
分周器105は、出力信号の入力をDCO104から受ける。分周器105は、出力信号を整数分の1に分周し、分周した出力信号を位相比較器102へ出力する。分周に用いる整数をN、DCO104から出力される出力信号の出力周波数をFoとすれば、分周器105から出力される出力信号の出力周波数Fdiv[Hz]は、以下の式(2)により表される。
Fdiv=Fo/N …(2)
スイッチ(SW0)106は、差分信号の入力を位相比較器102から受ける。スイッチ106のON状態/OFF状態は、係数切替器108によって設定される。スイッチ106は、スイッチ107(SW1)がON状態である場合に、OFF状態に設定され、スイッチ107がOFF状態である場合に、ON状態に設定される。スイッチ106は、ON状態である場合に、差分信号をループフィルタ103の乗算器131−1,131−2へ出力する。
スイッチ107は、差分信号の入力を位相比較器102から受ける。スイッチ107のON状態/OFF状態は、係数切替器108によって設定される。スイッチ107は、スイッチ106がON状態である場合に、OFF状態に設定され、スイッチ106がOFF状態である場合に、ON状態に設定される。スイッチ107は、ON状態である場合に、差分信号をループフィルタ103の乗算器132−1,132−2へ出力する。
図2は、実施の形態1にかかるPLL回路の係数切替器の内部構成を示す図である。係数切替器108は、ループフィルタ103のフィルタ係数を切り替えるものであり、タイマ回路201と、引込方向判定回路202と、前値保持回路203と、最大/最小検出回路204と、切替判定回路205と、を含む。
この係数切替器108は、入力信号に含まれる不定期なGapに基づく瞬間的な位相跳びの発生タイミングを検出する機能を有し、Gapが発生していない(位相跳びが発生していない)タイミングでフィルタ係数を高速ループ特性から低常時の低速ループ特性に切り替える。
後述するが、図1に示すループフィルタ103の各構成と、スイッチ106,107と、係数切替器108は、ハードウェア回路に限らずソフトウェア(ファームウェア)で構成することもできる。この場合、図2に示す係数切替器108が有するタイマ回路201、引込方向判定回路202、前値保持回路203、最大/最小検出回路204、切替判定回路205は、それぞれハードウェア(回路)ではなく、ソフトウェアの各機能部として機能する。
タイマ回路201はPLL回路100の起動時等、フィルタ係数を高速ループ特性に設定後の一定時間経過をカウントする。引込方向判定回路202は、位相同期の引込過程(収束過程)におけるPLL出力信号の周波数の収束方向を判定する。前値保持回路203は、ループフィルタ103の出力信号の前値を保持する。最大/最小検出回路204は、ループフィルタ出力の最大値および最小値を計測する。切替判定回路205は、ループフィルタ出力信号と、引込方向判定回路202および最大/最小検出回路204の出力信号とに基づいて、フィルタ係数の切替信号を出力する。
(1)この係数切替器108は、ループ特性の高速化(起動時)と、低速化(定常時)を切り替えるループフィルタ103の係数切替用のスイッチ106,107を制御する。
(2)PLL回路100の起動時等、PLL回路100が入力に同期していない過渡期には、係数切替器108は、ループフィルタ103のスイッチ(SW0)106をON、スイッチ(SW1)107をOFFにする。これにより、フィルタ係数は、高速ループ特性となる。
(3)高速ループ特性で一定時間経過後(例えば20ms)、係数切替器108は、ループフィルタ103の出力値の最大値と最小値の記録を開始する。
(4)一定時間(例えば3ms)の間、係数切替器108は、最大値と最小値を記録後、最大値と最小値からフィルタ切替閾値を算出する。
(5)係数切替器108は、現在のループフィルタ103の出力値がループフィルタ切替閾値内であれば、ループフィルタ103のスイッチ(SW1)107をONにする。これによりフィルタ係数は、定常時の低速ループ特性となる。
(6)係数切替器108は、現在のループフィルタ103の出力がループフィルタ切替閾値外であれば、ループフィルタ103のスイッチ切り替えを行わずにそのまま動作し、再度(5)の動作を繰り返す。
(2)PLL回路100の起動時等、PLL回路100が入力に同期していない過渡期には、係数切替器108は、ループフィルタ103のスイッチ(SW0)106をON、スイッチ(SW1)107をOFFにする。これにより、フィルタ係数は、高速ループ特性となる。
(3)高速ループ特性で一定時間経過後(例えば20ms)、係数切替器108は、ループフィルタ103の出力値の最大値と最小値の記録を開始する。
(4)一定時間(例えば3ms)の間、係数切替器108は、最大値と最小値を記録後、最大値と最小値からフィルタ切替閾値を算出する。
(5)係数切替器108は、現在のループフィルタ103の出力値がループフィルタ切替閾値内であれば、ループフィルタ103のスイッチ(SW1)107をONにする。これによりフィルタ係数は、定常時の低速ループ特性となる。
(6)係数切替器108は、現在のループフィルタ103の出力がループフィルタ切替閾値外であれば、ループフィルタ103のスイッチ切り替えを行わずにそのまま動作し、再度(5)の動作を繰り返す。
図3は、入力信号にGapが含まれている場合のPLL回路の引込方向別の出力周波数を示す図表である。この図3には、PLL回路100への入力信号にGapが含まれている場合を示している。図3の横軸は経過時間、縦軸はPLL出力周波数であり、●印は正方向からの引込時の動作を示し、○印は負方向からの引込時の動作を示す。●および○はループフィルタの出力であり、前値保持回路203が前値として保持する各タイミングの値である。
図3に示すように、PLL回路100への入力信号にGapが含まれている場合、正方向からの引込時、および負方向からの引込時のいずれにおいても、周波数変動が中央の0(ppm)から離れた後、収束することを複数回繰り返す。図3中、TGがGap区間(Gapに基づき偏差が生じる区間)であり、TNGがGap区間以外の区間である。引込方向判定回路202は、この図3に示す周波数変動の状態に基づき、引込方向を判定する(判定の詳細は後述する)。
図4は、実施の形態1にかかるPLL回路の係数切替器が行う処理内容を示すフローチャートである。係数切替器108が有する各部の処理例について説明する。係数切替器108は、PLL回路100の起動時等のRESET入力により動作開始する。そして、動作開始後、切替判定回路205により、係数切替器108は、0(Lレベル)を出力する(ステップS401)。これにより図1のスイッチ(SW0)106がON、スイッチ(SW1)107はOFFとなり、ループフィルタ103に高速ループ特性のフィルタ係数A=A0,B=B0が設定される(ステップS402)。
ステップS402の処理と同時にタイマ回路201は、タイマカウントをスタートし、高速ループとなっている経過時間をカウントする。タイマ回路201は、タイマカウントが一定時間の経過(例えば20ms)をカウントするとタイマ満了となり、トリガ信号を発生させる(ステップS403)。
タイマ回路201のトリガにより、引込方向判定回路202は、図3に示した引込方向を判定する(ステップS404)。また、タイマ回路201のトリガにより、最大/最小検出回路204は、ループフィルタ103の出力信号の最大値および最小値の計測を開始し(ステップS405)、計測したループフィルタ103の出力信号の最大値および最小値を最大/最小検出回路204内部等の図示しないメモリに更新可能に保持する(ステップS406)。係数切替器108は、ステップS404とステップS405とを同時並行処理する。
そして、切替判定回路205により、引込方向判定回路202による引込方向の情報と、最大/最小検出回路204による最大値/最小値の情報とに基づき、フィルタ係数(スイッチ(SW0,SW1)106,107)に対する切替判定処理を行う(ステップS407)。ステップS407の切替判定処理により、係数切替器108の出力を1(Hレベル)にするタイミングが求められ(ステップS408)、この求められたタイミングで係数切替器108は、1(Hレベル)を出力し(ステップS409)、処理を終了する。この際、図1のスイッチ(SW0)106がOFF、スイッチ(SW1)107はONとなり、ループフィルタ103に低速ループ特性のフィルタ係数A=A1,B=B1が設定される。
図5は、実施の形態1にかかるPLL回路の係数切替器の引込方向判定の処理内容を示すフローチャートである。引込方向判定回路202が行う図4のステップS404の処理例について説明する。
はじめに、引込方向判定回路202は、現状のループフィルタ103の出力信号の値Xと、前値保持回路203から出力される直前のループフィルタ103の出力信号値X0を比較する(ステップS501)。引込方向判定回路202は、比較結果、X0>Xであれば(ステップS501:Yes)、正方向からの引込であり、X0>Xでなければ(ステップS501:No)、負方向からの引込としてそれぞれカウントする(ステップS502,ステップS504)。
正方向からの引込カウントはPとし、負方向からの引込カウントはNとする。正方向からの引込(ステップS502)では、Pをカウントアップする。また、負方向からの引込(ステップS504)では、Nをカウントアップする。このカウントアップの際は、他方は0クリアする。ステップS502でPのカウントアップ時は、同時にNを0クリアする。ステップS504でNのカウントアップ時は、同時にPを0クリアする。
上記ステップS501での判定は複数回実施され、カウント値P,Nいずれかが満了(例えば3回)したか判定する(ステップS503,ステップS505)。ステップS503では、Pが満了したか判定し、Pの満了時には(ステップS503:Yes)、引込方向判定回路202は、出力(D値)として、判定結果1(正方向)を出力し(ステップS506)、処理を終了する。ステップS503でPが満了していなければ(ステップS503:No)、ステップS501に処理を戻す。
ステップS505では、Nが満了したか判定し、Nの満了時には(ステップS505:Yes)、引込方向判定回路202は、引込方向の判定結果の出力(D値)として、判定結果0(負方向)を出力し(ステップS507)、処理を終了する。ステップS505でNが満了していなければ(ステップS505:No)、ステップS501に処理を戻す。
図6は、実施の形態1にかかるPLL回路の係数切替器の切替判定の処理内容を示すフローチャートである。切替判定回路205が行う図4のステップS407の処理例について説明する。
はじめに、切替判定回路205は、最大/最小検出回路204の出力から、一定時間(例えば3ms)、ループフィルタ103の出力の最大値と最小値を取得し(ステップS601)、更新保持する。また、切替判定回路205は、引込方向判定回路202の判定結果の出力Dを取得し、Dが0であるか判定する(ステップS602)。
判定結果の出力Dが0(負方向からの引込)であれば(ステップS602:Yes)、ループフィルタ103の出力の最小値Xminに許容値dXを加えた閾値Tを設定する(ステップS603)。そして、切替判定回路205は、現在のループフィルタ103の出力値Xが閾値Tより小さいか判定する(ステップS604)。現在のループフィルタ103の出力値Xが閾値Tより小さければ(X<T,ステップS604:Yes)、フィルタ係数を切替可能なタイミングと判定し、係数切替器108の出力として1を設定する(ステップS605)。一方、現在のループフィルタ103の出力値Xが閾値T以上であれば(X≧T,ステップS604:No)、出力値Xが閾値Tより小さくなるまで待つ(ステップS604:Noのループ)。
一方、判定結果の出力Dが1(正方向からの引込)であれば(ステップS602:No)、ループフィルタ103の出力の最大値Xmaxから許容値dXを差し引いた閾値Tを設定する(ステップS606)。そして、切替判定回路205は、現在のループフィルタ103の出力値Xが閾値Tより大きいか判定する(ステップS607)。現在のループフィルタ103の出力値Xが閾値Tより大きければ(X>T,ステップS607:Yes)、フィルタ係数を切替可能なタイミングと判定し、ステップS605に移行し、係数切替器108は、出力として1を設定し(ステップS605)、処理を終了する。一方、現在のループフィルタ103の出力値Xが閾値T以下であれば(X≦T,ステップS607:No)、出力値Xが閾値Tより大きくなるまで待つ(ステップS607:Noのループ)。
図7は、実施の形態1にかかるPLL回路の係数切替器による閾値の設定例を示す図表である。係数切替器108の切替判定回路205が設定する閾値と、図3に示したPLL回路の引込方向別の出力周波数とを示す。
図6を用いて説明したように、係数切替器108の切替判定回路205が出力=1を出力すると、スイッチ(SW1)107がONとなり、スイッチ(SW0)106がOFFとなる。これにより、ループフィルタ103に低速ループ特性のフィルタ係数A=A1,B=B1が設定されフィルタ係数の切り替えが完了する。
図7において、負方向の引込に対する閾値Tは、周波数変動が中央の0(ppm)に対しdX分だけ加えた値に設定され、正方向の引込に対する閾値Tは、0(ppm)に対しdX分だけ差し引いた値に設定される。これにより、係数切替器108の切替判定回路205は、負方向の引込時には、現在のループフィルタ103の出力値Xが閾値Tより小さいタイミングで、フィルタ係数を1(A=A1,B=B1)に切り替える。一方、切替判定回路205は、正方向の引込時には、現在のループフィルタ103の出力値Xが閾値Tより大きいタイミングで、フィルタ係数を1(A=A1,B=B1)に切り替える。
上記のように、現在のループフィルタ103の出力値Xについて、閾値Tを用いた適切なタイミングでフィルタ係数を低速ループ特性の1(A=A1,B=B1)に切り替える。この切替タイミングは、入力信号に含まれたGap(瞬間的な位相跳び)を回避するタイミングに相当する。そして、フィルタ係数の切替時以降は、出力信号の周波数変動を中央の0(ppm)に収束させることができる。
例えば、図7に示した出力信号の周波数変動が中央の0(ppm)と閾値dXとの間に位置するタイミングでフィルタ係数を切り替えることにより、以降、収束させることができ、再収束の繰り返しを解消できる。例えば、図7のt0の区間でフィルタ係数を定常時の低速ループ特性に切り替える。このt0は、Gap区間TG以外の区間TNGの範囲内である。
実施の形態1によれば、入力信号へ位相同期するための引込過程の高速ループ動作から低速ループ動作への切り替えについて、入力信号に含まれるGapの影響を受けずに行うことができる。例えば、引込方向の判定と、ループフィルタ出力の最大/最小値とに基づき、入力信号のGapが含まれないタイミングでフィルタ係数の切り替えを行う。これにより、フィルタ係数切替時および切替時以降におけるPLL出力周波数の位相変動を回避できるようになる。そして、入力信号に不定期な無信号のギャップを含んでも起動時の高速引込が行え、フィルタ係数を定常時に切り替えた後の位相変動を抑制でき、これら高速引込と位相変動の抑制とを両立できる。
また、引込方向の判定について、ループフィルタ出力値とループフィルタの出力前値の大小を複数回判定し、大小関係が連続して同一であることに基づき、引込方向を正確に判定できる。また、正方向からの引込と負方向からの引込について、それぞれに対応した閾値を用いてループフィルタ出力値により切替タイミングを判定している。これにより、引込状態が正方向および負方向のいずれであっても適切な切替タイミングでフィルタ係数を切り替えることができる。
(実施の形態2)
図8は、実施の形態2にかかるPLL回路の構成例を示す図である。実施の形態2のPLL回路100は、実施の形態1(図1)と同様の構成である。実施の形態2では、実施の形態1(図2参照)で説明した係数切替器108の回路構成を簡単化している。
図8は、実施の形態2にかかるPLL回路の構成例を示す図である。実施の形態2のPLL回路100は、実施の形態1(図1)と同様の構成である。実施の形態2では、実施の形態1(図2参照)で説明した係数切替器108の回路構成を簡単化している。
実施の形態2の係数切替器808は、タイマ回路201と、前値保持回路203と、差分検出回路809と、切替判定回路205と、を含む。タイマ回路201はPLL回路100の起動時等、フィルタ係数を高速ループに設定後の一定時間経過をカウントする。前値保持回路203はループフィルタ103の出力の前値を保持する。差分検出回路809は、前値保持回路203の出力と、ループフィルタ103の出力の差分を出力する。切替判定回路205は、差分検出回路809の出力に応じてフィルタ係数の切替信号を出力する。
図9は、実施の形態2にかかるPLL回路の係数切替器が行う処理内容を示すフローチャートである。係数切替器808は、PLL回路100の起動時等のRESET入力により動作開始する。そして、動作開始後、切替判定回路205により、係数切替器808は、0(Lレベル)を出力する(ステップS901)。これにより図1のスイッチ(SW0)106がON、スイッチ(SW1)107はOFFとなり、ループフィルタ103に高速ループ特性のフィルタ係数A=A0,B=B0が設定される(ステップS902)。
ステップS902の処理と同時にタイマ回路201は、タイマカウントをスタートし、高速ループとなっている経過時間をカウントする。タイマ回路201は、タイマカウントが一定時間の経過(例えば20ms)をカウントするとタイマ満了となり、トリガ信号を発生させる(ステップS903)。
タイマ回路201のトリガ発生後、差分検出回路809は、前値保持回路203から出力されるループフィルタ103の出力の前値X0と、現在のループフィルタの出力値Xの差分絶対値ΔXの出力を開始する。そして、切替判定回路205は、差分検出回路809の出力ΔXにより、フィルタ係数(スイッチ(SW0,SW1)106,107)に対する切替判定処理を行う(ステップS904)。
ステップS904の切替判定処理により、係数切替器808の出力を1(Hレベル)にするタイミングが求められ(ステップS905)、この求められたタイミングで係数切替器808は、1(Hレベル)を出力し(ステップS906)、処理を終了する。この際、図1のスイッチ(SW0)106がOFF、スイッチ(SW1)107はONとなり、ループフィルタ103に低速ループ特性のフィルタ係数A=A1,B=B1が設定される。
図10は、実施の形態2にかかるPLL回路の係数切替器の切替判定の処理内容を示すフローチャートである。切替判定回路205が行う図9のステップS904の処理例について説明する。
はじめに、切替判定回路205は、差分検出回路809からの出力ΔXが所定の判定値(閾値)T2より小さいか比較する(ステップS1001)。判定値T2は、Gapのタイミングで発生する差分よりも十分小さな値として設定されている(詳細は後述する)。
そして、ΔXが判定値T2より小さい場合(ステップS1001:Yes)、切替判定回路205は、カウント値Cをカウントアップする(ステップS1002)。以後、カウント値Cが満了するまで(ステップS1003:Noのループ)、ステップS1001のΔXと判定値T2の比較を複数回繰り返し、ΔX<T2が継続していることを判断する。
ΔX<T2が複数回継続し、カウント値Cが満了すれば(ステップS1003:Yes)、PLL回路100の出力周波数は、Gapのない収束周波数付近となるので、係数切替器808は、出力として1を設定し(ステップS1004)、処理を終了する。
係数切替器108の切替判定回路205が出力=1を出力すると、スイッチ(SW1)107がONとなり、スイッチ(SW0)106がOFFとなる。これにより、ループフィルタ103に低速ループ特性のフィルタ係数A=A1,B=B1が設定されフィルタ係数切替が完了する。
一方、ΔXと判定値T2との比較でΔX≧T2の場合(ステップS1001:No)、切替判定回路205は、カウント値Cを0クリアし(ステップS1005)、その後にステップS1001以降の比較処理を繰り返す。
図11は、実施の形態2にかかるPLL回路の係数切替器で用いる判定値の設定について説明する図表である。横軸は経過時間、縦軸はループフィルタ出力である。図11には、正方向からの引込時のループフィルタ103の出力状態を示している。判定値T2は、Gap区間でのループフィルタ103のフィルタ出力と、前値の差分ΔXGよりも十分小さい値に設定する。また、判定値T2は、Gap区間以外での差分ΔXNよりも大きい値に設定する。すなわち、T2<<ΔXG、かつT2=ΔXN+α(α:定数)、例えば、T2≒2×ΔXN程度に設定する。
実施の形態2の係数切替器808による動作により、引込過程の高速ループ動作から低速ループ動作への切り替えは、入力信号に含まれるGapのタイミングを回避して行われる。例えば、図11の時期t0の範囲内のタイミング(図7参照)で行われる。これにより、ループフィルタ103のフィルタ係数切替時におけるPLL回路100の出力周波数の位相変動を回避することができる。
また、実施の形態2によれば、実施の形態1で説明した引込方向判定回路202による引込方向の判定を不要にでき、その分回路構成を簡単にできる。
図12、図13は、各実施の形態のPLL回路の構成例を示す図である。図12に示すPLL回路1200は、図1に示したPLL回路100の全ての要素(回路)をFPGA(Field Programmable Gate Array)やLSI,ROMなどのデバイスにより、全てハードウェアで構成した例である。ROM1201には、DCO104が周波数生成で参照する数値データがテーブル化(LUT:LookUp Table)して格納される。
図13に示すPLL回路1300は、図1に示したPLL回路100のうち、ループフィルタ103と、係数切替器108の機能をマイクロプロセッサ1302に実装した構成である。マイクロプロセッサ1302は、フラッシュメモリ1303を介してダウンロードしたファームウェアにより制御され、例えば、UPC(Unified Parallel C)のプログラミング言語を用いる。また、PLL回路100のうち、ループフィルタ103と、係数切替器108以外の機能要素(回路)は、図12同様に、FPGAやLSI等のハードウェアで構成する。
(入力信号に含まれるGapの発生と影響について)
次に、上述したGapの発生と影響について説明する。図14は、ギャップクロックの発生について説明する図表である。伝送装置で、多様な伝送速度のデータ信号を、共通のシステムクロックで多重/収容して送信を行う。(a)に示すように、送信側では、システムクロックレートに収容するデータ信号のレートの差分を解消する不要なデータ(スタッフビット:stuff bit)1401が挿入される。
次に、上述したGapの発生と影響について説明する。図14は、ギャップクロックの発生について説明する図表である。伝送装置で、多様な伝送速度のデータ信号を、共通のシステムクロックで多重/収容して送信を行う。(a)に示すように、送信側では、システムクロックレートに収容するデータ信号のレートの差分を解消する不要なデータ(スタッフビット:stuff bit)1401が挿入される。
受信側では、受信信号から元のデータを復調するため、送信側で挿入されたstuff bit1401を除去する。stuff bit1401除去を行ったクロックは、(b)に示すように、時間的に不均一となっており(Jittered Clock)、(c)に示すように、DPLL(Digital PLL)等で時間的に均一化し、(d)のデータ復調を行っている。
図15は、DPLLによるギャップを含むクロックの均一化の概要を示す図である。受信側のRx FIFO(First In First Out)1501には、データとクロックが書き込み(WR)入力され、Rx FIFO1501に対するWR Enable(クロック)は、stuff bitの除去により、時間的に不均一である。DPLL1502は、このJitterd Clockを時間的に均一化して、Rx FIFO1501の読み出し(RD)クロックとして供給する。これにより、Rx FIFO1501から再生Client信号(データ)を時間的に均一化して読み出すことができる。
図16は、DPLLに対するGapを含む入力信号の入力状態を示す図である。(a)に示すDPLLは、各実施の形態(図1等)に示したPLL回路100である。Gapを含む入力信号(クロック、Gappedクロック)は、DPLL(PLL回路100)の位相比較器102には、通常、ダイレクトには入力させず、周回カウンタ1601を経由させている。
周回カウンタ1601は、(b)に示すGapを含む入力信号のパルス数をカウントし、(c)に示すように、カウント数が設定値Nに達したら、1パルス出力する。周回カウンタ1601はN分周器(分周器105)と同様の構成である。
図17は、ギャップによる位相跳びの状態を説明する図である。(a)は受信データ構成、(b)はGapを含む入力信号、(c)は、周回カウンタ1601の出力である。入力信号でのGapの発生は、上述したstuff bitの除去に限らず、(a)に示すようなデータ信号に付加されるオーバヘッド(OH)1701やFEC(Forward Error Correction)1702等のbitの除去でも同様に発生する。これらの除去対象のbitは数bitの付加情報であり、周回カウンタ1601のカウントのタイミングによっては、大きな位相跳びを生じさせる。
例えば、(b)に示すように、受信データのPAYLOAD部では、最大1クロックのGap間隔1703であるのに対し、FEC1702とOH1701では1クロックを超えるWide Gap1704が発生する。このWide Gap1704は、周回カウンタ1601のカウントのタイミングによっては、(c)に示すように大きな位相跳び1705を生じさせ、位相比較器102への入力位相が大きく変動する。
図18は、一般的なPLL回路による入力信号に同期する際の出力信号の周波数変化を示す図表である。横軸は経過時間(ポイント数)、縦軸は周波数偏差であり、中央が偏差0(ppm)である。Gapを含まない入力信号の例を示す。300pointまではPLLのカットオフ周波数を100Hzとし高速引込(高速ループ動作)を行い、300point以降はPLLのカットオフを目標の1Hzまで落とす(低速ループ動作)切り替えを行う例である。この例では、定常時に1Hzのループ帯域のPLLを構成することを目的としてループ切り替えを行っている。図18に示すようにGapのない入力信号に対しては、ループ切り替えを行っても、同期時の出力周波数変化の特性には問題が生じない。
図19は、一般的なPLL回路によるギャップを含む入力信号に同期する際の出力信号の周波数変化を示す図表である。入力信号にGapを含む場合には、図19に示すように、入力周波数が大きく変動する状態での同期を行うことになる。
図19に示すように、高速ループ動作から低速ループ動作への切替時の出力周波数の偏差がほぼ0である場合には、Gapがない入力に同期した際と同様にループ切替後の出力周波数変動の特性に問題は生じない。
図20は、ギャップを含まない入力信号での同期過程における入出力位相差の変化を示す図表である。縦軸は位相変動量、横軸は時間である。図示のように、ギャップを含まない入力信号では、高速ループ動作から低速ループ動作に切替時以降、位相差0に収束する。
図21は、ギャップを含む入力信号での同期過程における入出力位相差の変化を示す図表である。Gapのある入力信号では、上述したように、入力信号に含まれるGapのタイミングにより、高速ループ動作から低速ループ動作への切替後に、位相同期が一度外れて再収束する特性となる場合がある。図21の場合、図示していない時間経過後に再収束する。
図21の場合、100Hzのカットオフ(高速ループ動作)で十分に収束していない状態で低速ループ動作への切り替えを行ったものであり、1Hz(低速ループ)移行後の位相変動が大きくなる。このような位相変動は、システム上データを蓄積するFIFO(図15のRx FIFO1501)の段数の増加が必要になる。
なお、Gapによる位相変動を抑えるために高速ループ動作時のカットオフ周波数を100Hzよりも下げる方法も考えられるが、引込時間が長くなり高速同期性能が損なわれてしまう。また、上述した特許文献1では、周期的に生じるGapの影響で位相収束状態を判断することができない。また、特許文献2では、Gapの影響でVCOの制御電圧が閾値外に周期的に逸脱するため、フィルタ切替信号を生成するカウンタがそのたびにRESETされ、フィルタ切替のタイミングを出力することができない。
これに対し、各実施の形態では、ループ切替時において、引込過程の高速ループでの一定時間経過後、入力信号のGapによる位相跳びが発生していないかを判定し、判定結果に応じてフィルタ係数を低速ループに切り替える。これにより、Gapを含む入力信号であっても、高速引込が行え、かつ定常時へのループ切替後に位相変動を生じることがなく、これら高速引込と位相変動を両立できる。
また、各実施の形態では、ループフィルタが高速ループ特性と低速ループ特性の2つのループ特性を切り替える構成としたが、これに限らずループフィルタが複数のループ特性(例えば、高速ループ特性、中速ループ特性、低常時の低速ループ特性)を有する構成に適用することもできる。複数のループ特性により、収束時の揺らぎ(周波数変動)をより安定化できる。そして、複数のループ特性を有する場合でも、切り替える複数のループ特性において最後に移行するループ特性(例えば、中速ループ特性から低速ループ特性)への切り替えを、各上記実施の形態に示したタイミングで行う。これにより、Gapを含む入力信号であっても、起動時の高速引込が行える。また、定常時の低速ループ特性へのループ切替後に位相変動を生じることがない。
上述した実施の形態に関し、さらに以下の付記を開示する。
(付記1)複数のループ特性のループフィルタを備える位相同期回路において、
入力信号に出力信号を位相同期するための引込時にループ特性を高カットオフ特性とし、前記引込後の定常ループ特性への切り替えを、前記入力信号に含まれる不定期な無信号のギャップが発生していないタイミングの検出に基づき行う係数切替部、
を備えたことを特徴とする位相同期回路。
入力信号に出力信号を位相同期するための引込時にループ特性を高カットオフ特性とし、前記引込後の定常ループ特性への切り替えを、前記入力信号に含まれる不定期な無信号のギャップが発生していないタイミングの検出に基づき行う係数切替部、
を備えたことを特徴とする位相同期回路。
(付記2)前記係数切替部は、
前記引込の方向を判定する引込方向判定部と、
前記ループフィルタの出力の最大/最小値を検出する最大/最小検出部と、
前記引込方向判定部および前記最大/最小検出部の出力に基づき、前記ループ特性の切り替えを行う切替判定部と、
を備えたことを特徴とする付記1に記載の位相同期回路。
前記引込の方向を判定する引込方向判定部と、
前記ループフィルタの出力の最大/最小値を検出する最大/最小検出部と、
前記引込方向判定部および前記最大/最小検出部の出力に基づき、前記ループ特性の切り替えを行う切替判定部と、
を備えたことを特徴とする付記1に記載の位相同期回路。
(付記3)前記引込方向判定部は、前記ループフィルタの出力を前値として保持する前値保持部の出力と、現在の前記ループフィルタの出力と、の大小の状態を複数回判定し、前値の大小の状態が複数回連続することに基づき、前記引込の方向を判定することを特徴とする付記2に記載の位相同期回路。
(付記4)前記切替判定部は、前記引込の方向が正方向の場合には、前記ループフィルタの出力の最大値に基づき閾値を設定し、
前記引込の方向が負方向の場合には、前記ループフィルタの出力の最小値に基づき閾値を設定し、
設定した前記閾値と、現在のループフィルタの出力値とに基づき、前記ループ特性を切り替えるタイミングを判定することを特徴とする付記3に記載の位相同期回路。
前記引込の方向が負方向の場合には、前記ループフィルタの出力の最小値に基づき閾値を設定し、
設定した前記閾値と、現在のループフィルタの出力値とに基づき、前記ループ特性を切り替えるタイミングを判定することを特徴とする付記3に記載の位相同期回路。
(付記5)前記係数切替部は、
前記ループフィルタの出力を前値として保持する前値保持部と、
前記ループフィルタの出力の現在の値と、前記前値との差分の絶対値を出力する差分検出部と、
前記差分検出部の出力に基づき前記ループ特性を切り替えるタイミングを判定する切替判定部と、
を備えたことを特徴とする付記1に記載の位相同期回路。
前記ループフィルタの出力を前値として保持する前値保持部と、
前記ループフィルタの出力の現在の値と、前記前値との差分の絶対値を出力する差分検出部と、
前記差分検出部の出力に基づき前記ループ特性を切り替えるタイミングを判定する切替判定部と、
を備えたことを特徴とする付記1に記載の位相同期回路。
(付記6)前記切替判定部は、
前記差分検出部の出力と、前記入力信号に含まれるギャップに対応して生じる前記ループフィルタの出力と、前記前値との差分に対応して設定された判定値との比較を複数回行い、前記ループフィルタの出力が連続して前記判定値よりも小さい時期を前記ループ特性を切り替えるタイミングと判定することを特徴とする付記5に記載の位相同期回路。
前記差分検出部の出力と、前記入力信号に含まれるギャップに対応して生じる前記ループフィルタの出力と、前記前値との差分に対応して設定された判定値との比較を複数回行い、前記ループフィルタの出力が連続して前記判定値よりも小さい時期を前記ループ特性を切り替えるタイミングと判定することを特徴とする付記5に記載の位相同期回路。
(付記7)前記各構成部をハードウェア回路により構成したことを特徴とする付記1〜6のいずれか一つに記載の位相同期回路。
(付記8)前記係数切替部と、前記ループフィルタと、をソフトウェア実行するプロセッサにより構成したことを特徴とする付記1〜6のいずれか一つに記載の位相同期回路。
(付記9)複数のループ特性のループフィルタを用いる位相同期方法において、
入力信号に出力信号を位相同期するための引込時にループ特性を高カットオフ特性とし、
前記引込後の定常ループ特性への切り替えを、前記入力信号に含まれる不定期な無信号のギャップが発生していないタイミングの検出に基づき行う、
ことを特徴とする位相同期方法。
入力信号に出力信号を位相同期するための引込時にループ特性を高カットオフ特性とし、
前記引込後の定常ループ特性への切り替えを、前記入力信号に含まれる不定期な無信号のギャップが発生していないタイミングの検出に基づき行う、
ことを特徴とする位相同期方法。
100 PLL回路
102 位相比較器
103 ループフィルタ
104 DCO
105 分周器
106,107 スイッチ
108,808 係数切替器
131−1,131−2 乗算器(高カットオフ係数)
132−1,132−2 乗算器(低カットオフ係数)
133 遅延素子
134,135 加算器
201 タイマ回路
202 引込方向判定回路
203 前値保持回路
204 最大/最小検出回路
205 切替判定回路
809 差分検出回路
1302 マイクロプロセッサ
102 位相比較器
103 ループフィルタ
104 DCO
105 分周器
106,107 スイッチ
108,808 係数切替器
131−1,131−2 乗算器(高カットオフ係数)
132−1,132−2 乗算器(低カットオフ係数)
133 遅延素子
134,135 加算器
201 タイマ回路
202 引込方向判定回路
203 前値保持回路
204 最大/最小検出回路
205 切替判定回路
809 差分検出回路
1302 マイクロプロセッサ
Claims (8)
- 複数のループ特性のループフィルタを備える位相同期回路において、
入力信号に出力信号を位相同期するための引込時にループ特性を高カットオフ特性とし、前記引込後の定常ループ特性への切り替えを、前記入力信号に含まれる不定期な無信号のギャップが発生していないタイミングの検出に基づき行う係数切替部、
を備えたことを特徴とする位相同期回路。 - 前記係数切替部は、
前記引込の方向を判定する引込方向判定部と、
前記ループフィルタの出力の最大/最小値を検出する最大/最小検出部と、
前記引込方向判定部および前記最大/最小検出部の出力に基づき、前記ループ特性の切り替えを行う切替判定部と、
を備えたことを特徴とする請求項1に記載の位相同期回路。 - 前記引込方向判定部は、前記ループフィルタの出力を前値として保持する前値保持部の出力と、現在の前記ループフィルタの出力と、の大小の状態を複数回判定し、前値の大小の状態が複数回連続することに基づき、前記引込の方向を判定することを特徴とする請求項2に記載の位相同期回路。
- 前記切替判定部は、前記引込の方向が正方向の場合には、前記ループフィルタの出力の最大値に基づき閾値を設定し、
前記引込の方向が負方向の場合には、前記ループフィルタの出力の最小値に基づき閾値を設定し、
設定した前記閾値と、現在のループフィルタの出力値とに基づき、前記ループ特性を切り替えるタイミングを判定することを特徴とする請求項3に記載の位相同期回路。 - 前記係数切替部は、
前記ループフィルタの出力を前値として保持する前値保持部と、
前記ループフィルタの出力の現在の値と、前記前値との差分の絶対値を出力する差分検出部と、
前記差分検出部の出力に基づき前記ループ特性を切り替えるタイミングを判定する切替判定部と、
を備えたことを特徴とする請求項1に記載の位相同期回路。 - 前記切替判定部は、
前記差分検出部の出力と、前記入力信号に含まれるギャップに対応して生じる前記ループフィルタの出力と、前記前値との差分に対応して設定された判定値との比較を複数回行い、前記ループフィルタの出力が連続して前記判定値よりも小さい時期を前記ループ特性を切り替えるタイミングと判定することを特徴とする請求項5に記載の位相同期回路。 - 前記係数切替部と、前記ループフィルタと、をソフトウェア実行するプロセッサにより構成したことを特徴とする請求項1〜6のいずれか一つに記載の位相同期回路。
- 複数のループ特性のループフィルタを用いる位相同期方法において、
入力信号に出力信号を位相同期するための引込時にループ特性を高カットオフ特性とし、
前記引込後の定常ループ特性への切り替えを、前記入力信号に含まれる不定期な無信号のギャップが発生していないタイミングの検出に基づき行う、
ことを特徴とする位相同期方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015090894A JP2016208424A (ja) | 2015-04-27 | 2015-04-27 | 位相同期回路および位相同期方法 |
US15/094,689 US9906229B2 (en) | 2015-04-27 | 2016-04-08 | Phase locked loop circuit and phase locked loop method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015090894A JP2016208424A (ja) | 2015-04-27 | 2015-04-27 | 位相同期回路および位相同期方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016208424A true JP2016208424A (ja) | 2016-12-08 |
Family
ID=57148133
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015090894A Pending JP2016208424A (ja) | 2015-04-27 | 2015-04-27 | 位相同期回路および位相同期方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9906229B2 (ja) |
JP (1) | JP2016208424A (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04100412A (ja) | 1990-08-20 | 1992-04-02 | Nec Corp | 位相同期ループ回路 |
JP3165986B2 (ja) | 1993-11-19 | 2001-05-14 | 日本電気エンジニアリング株式会社 | Pll回路 |
US8901975B2 (en) * | 2012-08-31 | 2014-12-02 | Rambus Inc. | Digital PLL with dynamic loop gain control |
JP2016171533A (ja) * | 2015-03-13 | 2016-09-23 | 株式会社東芝 | 無線通信装置 |
-
2015
- 2015-04-27 JP JP2015090894A patent/JP2016208424A/ja active Pending
-
2016
- 2016-04-08 US US15/094,689 patent/US9906229B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20160315626A1 (en) | 2016-10-27 |
US9906229B2 (en) | 2018-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10057051B2 (en) | Dual path timing wander removal | |
US9369270B1 (en) | Dual-coupled phase-locked loops for clock and packet-based synchronization | |
JP4468196B2 (ja) | デジタルpll回路 | |
EP2528255B1 (en) | A method and a device for controlling frequency synchronization | |
JP6092727B2 (ja) | 受信装置 | |
WO2011115896A1 (en) | Media clock recovery | |
KR101370118B1 (ko) | 확장된 트래킹 범위를 갖는 위상 동기 루프(pll) | |
US9705668B2 (en) | Dual path timing jitter removal | |
US20160202722A1 (en) | Transmission device and method for controlling fifo circuit | |
JP2009206777A (ja) | クロック同期システム、クロック同期方法、プログラム、及び記録媒体 | |
EP2509251B1 (en) | A method and a device for controlling frequency synchronization | |
US20170163409A1 (en) | Phase synchronization circuit and phase synchronization method | |
US9356767B1 (en) | Hybrid analog/digital clock recovery system | |
EP1131916B1 (en) | A method and a circuit for retiming a digital data signal | |
JP2016208424A (ja) | 位相同期回路および位相同期方法 | |
JP6198075B2 (ja) | 時刻同期装置、時刻同期方法及び時刻同期プログラム | |
KR0184916B1 (ko) | 완전한 2차 디지탈 위상 동기 루프 및 그것을 이용한 디스터핑 회로 | |
JPH10313304A (ja) | Pdh低速信号切替式dpll | |
JP6052877B2 (ja) | 位相同期回路、時刻同期装置、位相同期方法、および位相同期プログラム | |
JP2003283476A (ja) | バーストデータ受信装置 | |
CN115918027B (zh) | 数据传送电路和通信装置 | |
JPH0440029A (ja) | シンボルタイミング再生回路 | |
JPH08331085A (ja) | ディジタル位相同期回路及びこれを用いたデータ受信回路 | |
JP2000244312A (ja) | デジタルプロセッシングpll | |
KR20160101479A (ko) | 위성 통신망 클럭 및 시간 동기 제어 방법 |