CN106205665A - 存储器读取电路参考电流的获取方法及装置、读取方法 - Google Patents

存储器读取电路参考电流的获取方法及装置、读取方法 Download PDF

Info

Publication number
CN106205665A
CN106205665A CN201610601194.XA CN201610601194A CN106205665A CN 106205665 A CN106205665 A CN 106205665A CN 201610601194 A CN201610601194 A CN 201610601194A CN 106205665 A CN106205665 A CN 106205665A
Authority
CN
China
Prior art keywords
memory element
reference current
read
memory
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610601194.XA
Other languages
English (en)
Inventor
杨光军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610601194.XA priority Critical patent/CN106205665A/zh
Publication of CN106205665A publication Critical patent/CN106205665A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

一种存储器读取电路参考电流的获取方法及装置、读取方法。所述参考电流的获取方法包括：从存储阵列中选中与待读取的存储单元位于同一行且对应不同位线的2n个存储单元，n为正整数；对所述2n个存储单元执行编程操作，使得所述2n个存储单元中的n个存储单元被编程为“01”，所述2n个存储单元中剩余n个存储单元被编程为“10”；将对所述待读取的存储单元执行读取操作时对应的所述2n个存储单元所在位线的电流的平均值作为所述参考电流。应用上述方案获取参考电流，可以提高读取电路的读取速度和读取精度，并减少对所选中的存储单元耐久性的影响。

Description

存储器读取电路参考电流的获取方法及装置、读取方法
技术领域
本发明涉及存储器技术领域，具体涉及一种存储器读取电路参考电流的获取方法及装置、读取方法。
背景技术
存储器不仅是数字集成电路中重要的组成部分，更是构建基于微处理器的应用系统不可缺少的一部分。近年来，人们将各种存储器嵌入在微处理器内部以提高处理器的集成度与工作效率，存储器阵列及其外围电路的性能在很大程度上决定了整个系统的工作效率。
读取电路是存储器的外围电路的重要组成部分，用于读取存储阵列中目标存储单元所存储的比特数据。通常情况下，读取电路在对目标存储单元执行读操作时，先获取目标存储单元所在位线的位线电流以及参考电流，进而将位线电流与参考电流进行比较，最终根据比较结果确定目标存储单元中存储的数据为“0”或“1”。
图1为现有技术中存储阵列的一种部分结构示意图。参照图1，所述存储阵列包括若干呈阵列排布的存储单元，同一行的存储单元共用同一字线及控制栅线，同一列的存储单元共用同一位线。所述存储阵列包括：第一存储阵列11以及第二存储阵列12，其中，第一存储阵列11通常用于存储数据，对应位线B0～Br-1。第二存储阵列12通常用于提供参考电流对应位线Br～Br+1。
目前，在获取用于执行读操作的参考电流时，通常先选中第二存储阵列12中的一个或多个存储单元，进而通过控制所选中的存储单元上的电压，使得所选中的存储单元内存储的数据固定为“11”，最后将所选中的存储单元上的位线电流的平均值作为所述参考电流。然而，在读取电路执行读操作时，采用该方法获取的参考电流值会直线增加，影响所选中存储单元的耐久性。
为了提高所选中存储单元的耐久性，改进的方法是：在每次对所选中的存储单元执行擦除操作前，重新对所选中的存储单元执行编程操作，使得所选中的存储单元内存储的数据为“11”，由此可以使得获取的参考电流值保持相对稳定。
但是采用上述方法获取参考电流，会导致无法对所读取的目标存储单元各个电极的电压进行跟踪，也就无法确定目标存储单元各个电极的电压是否随着工艺、电压、温度等变化一致，最终影响读取电路的读取速度及读取精度。
发明内容
本发明解决的技术问题是如何获取参考电流，以提高读取电路的读取速度和读取精度，并减少对所选中的存储单元耐久性的影响。
为解决上述技术问题，本发明实施例提供一种存储器读取电路参考电流的获取方法，所述存储器包括若干个呈阵列排布的存储单元所构成的存储阵列，所述参考电流的获取方法包括：从存储阵列中选中与待读取的存储单元位于同一行且对应不同位线的2n个存储单元，n为正整数；对所述2n个存储单元执行编程操作，使得所述2n个存储单元中的n个存储单元被编程为“01”，所述2n个存储单元中剩余n个存储单元被编程为“10”；将对所述待读取的存储单元执行读取操作时对应的所述2n个存储单元所在位线的电流的平均值作为所述参考电流。
可选地，所述2n个存储单元中同一存储单元在每次获取所述参考电流时所存储的数据均相同。
可选地，所述2n个存储单元中同一存储单元在相邻两次被用于获取所述参考电流时所存储的数据不同。
本发明实施例提供了一种存储器的读取方法，所述方法包括：施加相应的读取电压至待读取的存储单元的各个电极；通过第一输入端接入所述待读取的存储单元对应的位线电流；通过第二输入端接入参考电流，所述参考电流是通过上述任一种的存储器读取电路参考电流的获取方法获得的；将所述位线电流与参考电流进行比较获得所述待读取的存储单元的读取结果。
本发明实施例还提供了一种存储器读取电路参考电流的获取装置，所述存储器包括若干个呈阵列排布的存储单元所构成的存储阵列，所述装置包括：选取单元，适于从存储阵列中选中与待读取的存储单元位于同一行且对应不同位线的2n个存储单元，n为正整数；编程单元，适于对所述2n个存储单元执行编程操作，使得所述2n个存储单元中的n个存储单元被编程为“01”，所述2n个存储单元中剩余n个存储单元被编程为“10”；获取单元，适于将对所述待读取的存储单元执行读取操作时对应的所述2n个存储单元所在位线的电流的平均值作为所述参考电流。
可选地，所述2n个存储单元中同一存储单元在每次获取所述参考电流时所存储的数据均相同。
可选地，所述2n个存储单元中同一存储单元在相邻两次被用于获取所述参考电流时所存储的数据不同。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
采用上述方案，由于所选中的2n个存储单元中，被编程为“01”的存储单元的个数与被编程为“10”的存储单元的个数相同，因此，将对所述待读取的存储单元执行读取操作时对应的所述2n个存储单元所在位线的电流的平均值作为所述参考电流，可以保持参考电流值的相对稳定，也就减少对所选中的存储单元耐久性的影响。并且，由于存储单元被编程为“01”或“10”时存储单元各个电极的电压的变化更为敏感，因此也就更容易对存储单元各个电极的电压进行电压跟踪，从而可以提高读取电路的读取速度和读取精度。
通过使得所述2n个存储单元中同一存储单元在相邻两次获取所述参考电流时所存储的数据不同，可以使得所述2n个存储单元中各个存储单元所受的电压应力更加均匀，进一步提高存储单元的耐久性和稳定性。
附图说明
图1是现有技术中一种存储阵列的结构示意图；
图2是现有技术中一种存储器的结构示意图；
图3是本发明实施例中一种存储器读取电路参考电流的获取方法的流程图；
图4是本发明实施例提供的一种参考电流获取过程的示意图；
图5是现有技术中一种存储单元的剖面结构示意图；
图6是图5中存储单元的电路示意图；
图7是本发明实施例提供的一种存储器的读取方法流程图；
图8是本发明实施例中提供的一种存储器读取电路参考电流的获取装置的结构示意图。
具体实施方式
图2为现有技术中的一种存储器的结构示意图。参照图2，所述存储器可以包括：
存储阵列，包括存储单元211及存储单元212；
行译码电路22，适于在读取操作期间将字线电压加载到存储单元211及212的字线及控制栅线上；
列译码电路，包括列译码单元231及列译码单元232，适于在读取操作期间将位线电压加载到存储单元的位线上；
读取电路24，包括：
第一输入端s1，通过所述列译码单元231与存储单元211的位线连接，适于接入参考电流Iref；
第二输入端s2，通过列译码单元232与存储单元212的位线连接，适于接入读取电流Icell；
与列译码单元231串联连接的钳位电路241，适于对存储单元211的位线电压进行钳制；
与列译码单元232串联连接的钳位电路242，适于对存储单元212的位线电压进行钳制；
比较电路243，适于将参考电流Iref与读取电流Icell进行比较，输出读取电压Vbl；
输出电路244，适于根据读取电压Vbl确定存储单元212上所存储的比特数据。
通过列译码单元231及行译码电路22选中存储单元211，进而将存储单元211所在位线的电路作为参考电流Iref输入至读取电路24的第一输入端s1。通过列译码单元232及行译码电路22选中存储单元212，进而将存储单元212所在位线的电流作为读取电路Icell输入至读取电路24的第二输入端s2。在钳位电路241及钳位电路242的钳制下，参考电流Iref及读取电路Icell输入至比较电路243，由比较电路243对参考电流Iref及读取电路Icell进行比较并输出读取电压Vbl，进而由输出电路244根据读取电压Vbl确定存储单元212上所存储的比特数据。
目前，在获取用于读取数据的参考电流时，虽然可以使得获取的参考电流值保持相对稳定，但却会导致无法对所读取的目标存储单元各个电极的电压进行跟踪，最终影响读取电路的读取速度及读取精度。
针对上述问题，本发明实施例提供了一种存储器读取电路参考电流的获取方法，在所选中的2n个存储单元中，通过使得被编程为“01”的存储单元的个数与被编程为“10”的存储单元的个数相同，因此，将对所述待读取的存储单元执行读取操作时对应的所述2n个存储单元所在位线的电流的平均值作为所述参考电流，可以保持参考电流值的相对稳定，也就减少对所选中的存储单元耐久性的影响。并且，由于存储单元被编程为“01”或“10”时存储单元各个电极的电压的变化更为敏感，因此也就更容易对存储单元各个电极的电压进行电压跟踪，从而可以提高读取电路的读取速度和读取精度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
参照图3，本发明实施例提供了一种存储器读取电路参考电流的获取方法，所述存储器包括若干个呈阵列排布的存储单元所构成的存储阵列。所述方法可以包括如下步骤：
步骤31，从存储阵列中选中与待读取的存储单元位于同一行且对应不同位线的2n个存储单元，n为正整数。
在具体实施中，所述2n个存储单元中各个存储单元所对应的位线均不同相同。换言之，所述2n个存储单元中任意相邻两存储单元均不共用位线。并且，所选取的2n个存储单元为与待读取的存储单元位于同一行的存储单元。
以n＝1为例，参照图4，所选中的4个存储单元可以为存储单元a及c，也可以为存储单元b及d，还可以为存储单元a及c，或者为存储单元b及c等。
步骤32，对所述2n个存储单元执行编程操作，使得所述2n个存储单元中的n个存储单元被编程为“01”，所述2n个存储单元中剩余n个存储单元被编程为“10”。
在具体实施中，被编程为“01”的n个存储单元可以为所述2n个存储单元中相邻的n个存储单元，也可以为所述2n个存储单元中不相邻的n个存储单元。同样地，被编程为“10”的n个存储单元可以为相邻的n个存储单元，也可以为不相邻的n个存储单元。
在具体实施中，可以先将所述2n个存储单元中的n个存储单元编程为“01”后，再将剩余的n个存储单元编程为“10”。或者，先将所述2n个存储单元中的n个存储单元编程为“10”，再将剩余的n个存储单元编程为“01”。或者，交叉执行将存储单元编程为“01”和“10”的操作。当然，也可以同时执行将存储单元编程为“01”和“10”的操作。
图5为图4中存储单元的剖面结构示意图。参照图5，所述存储单元M0包括两个对称分布的存储位，每个存储位存储一位数据。具体地，所述存储单元M0包括：衬底100；位于所述衬底100上方的中间电极103；对称分布于所述中间电极103两侧的第一存储位和第二存储位。其中，所述第一存储位包括第一位线电极101、第一控制栅极104以及第一浮栅105；第二存储位包括第二位线电极102、第二控制栅极106以及第二浮栅107。所述第一位线电极101和所述第二位线电极102位于所述衬底100内部，所述第一控制栅极104、所述第一浮栅105、所述第二控制栅极106以及所述第二浮栅107位于所述衬底100上方。
图6是所述存储单元M0的电路图。参照图6，所述存储单元M0的第一位线电极101连接第一位线BLr，所述存储单元M0的第一控制栅极104连接第一控制栅线CG1，所述存储单元M0的中间电极103连接字线WL，所述存储单元M0的第二位线电极102连接第二位线BLr+1，所述存储单元M0的第二控制栅极106连接第二控制栅线CG2。其中，r为整数。
对所述第一存储位M01进行编程操作时，通过所述字线WL对所述中间电极103施加第一编程电压，通过所述第一控制栅线CG1对所述第一控制栅极104施加第二编程电压，通过所述第二控制栅线CG2对所述第二控制栅极106施加第三编程电压，通过所述第一位线BLr对所述第一位线电极101施加第四编程电压，通过所述第二位线BLr+1对所述第二位线电极102施加相应的编程电流。
对所述第二存储位M02进行编程操作时，通过所述字线WL对所述中间电极103施加所述第一编程电压，通过所述第一控制栅线CG1对所述第一控制栅极104施加所述第三编程电压，通过所述第二控制栅线CG2对所述第二控制栅极106施加所述第二编程电压，通过所述第二位线BLr+1对所述第二位线电极102施加所述第四编程电压，通过所述第一位线BLr对所述第一位线电极101施加相应的编程电流。
步骤33，将对所述待读取的存储单元执行读取操作时对应的所述2n个存储单元所在位线的电流的平均值作为所述参考电流。
参照图6，对第一存储位M01进行读取操作时，通过所述字线WL对所述中间电极103施加第一读取电压，通过所述第一控制栅线CG1对所述第一控制栅极104施加第二读取电压，通过所述第二控制栅线CG2对所述第二控制栅极106施加第三读取电压，通过将所述第一位线BLr接地对所述第二位线电极102施加0V电压，通过所述第二位线BLr+1将所述第一位线电极101与读取电路连接。
相应地，对所述待读取的存储单元执行读取操作时对应的所述2n个存储单元所在位线的电流，即所述2n个存储单元中各个存储单元的第一存储位所在位线的电流。
比如，参照图4，当n＝1且所选中的存储单元为存储单元a及d时，对所述待读取的存储单元执行读取操作时对应的所述2n个存储单元所在位线的电流包括：位线BL1的电流I1，以及位线BL5的电流I5。此时，所述参考电流Iref＝(I1+I5)/2。
又如，参照图4，当n＝2且所选中的存储单元为存储单元a及c时，对所述待读取的存储单元执行读取操作时对应的所述2n个存储单元所在位线的电流包括：位线BL1的电流I1，以及位线BL4的电流I4。此时，所述参考电流Iref＝(I1+I4)/2。
继续参照图6，对所述第二存储位M02进行读取操作时，通过所述字线WL对所述中间电极103施加所述第一读取电压，通过所述第一控制栅线CG1对所述第一控制栅极104施加所述第三读取电压，通过所述第二控制栅线CG2对所述第二控制栅极106施加所述第二读取电压，通过将所述第二位线BLr+1接地对所述第一位线电极101施加0V电压，通过所述第一位线BLr将所述第二位线电极102与读取电路连接。
比如，参照图4，当n＝2且所选中的存储单元为存储单元a及d时，对所述待读取的存储单元执行读取操作时对应的所述2n个存储单元所在位线的电流包括：位线BL0的电流I0以及位线BL4的电流I4。此时，所述参考电流Iref＝(I0+I4)/2。
又如，参照图4，当n＝2且所选中的存储单元为存储单元c及f时，对所述待读取的存储单元执行读取操作时对应的所述2n个存储单元所在位线的电流包括：位线BL3的电流I3以及位线BL7的电流I7。此时，所述参考电流Iref＝(I3+I7)/2。
在具体实施中，每次获取所述参考电流时所选中的2n个存储单元可以相同，也可以不同。比如，在第i次获取所述参考电流时，所述2n个存储单元包括：存储单元a、及d。在第i+1次获取所述参考电流时，所述2n个存储单元包括：存储单元a及f。
在本发明的一实施例中，所述2n个存储单元中同一存储单元在每次获取所述参考电流时所存储的数据均相同。也就是说，同一存储单元在每次用于获取参考电流时，均被编程为同一数据。比如，在第i+1次获取所述参考电流时存储单元a所存储的数据，与在i次获取所述参考电流时存储单元a所存储的数据相同。在第i+1次获取所述参考电流时存储单元b所存储的数据，与在i次获取所述参考电流时存储单元b所存储的数据相同。
在本发明的另一实施例中，为了提高存储单元的耐久性及稳定性，所述2n个存储单元中同一存储单元在相邻两次被用于获取所述参考电流时所存储的数据不同。
比如，在第i次以及第i+3次获取所述参考电流时所选中的2n个存储单元中均包括存储单元a，则在第i+3次获取所述参考电流时存储单元a所存储的数据，与在i次获取所述参考电流时存储单元a所存储的数据不同。当在i次获取所述参考电流时存储单元a所存储的数据为“10”时，在第i+3次获取所述参考电流时存储单元a所存储的数据则为“01”。当在i次获取所述参考电流时存储单元a所存储的数据为“01”时，在第i+3次获取所述参考电流时存储单元a所存储的数据则为“10”。
由上述内容可知，采用本发明实施例中存储器读取电路参考电流的获取方法，可以在保证对所选中的存储单元耐久性的情况下，提高读取电路的读取速度和读取精度。
参照图7，本发明实施例还提供了一种存储器的读取方法，所述方法可以包括如下步骤：
步骤71，施加相应的读取电压至待读取的存储单元的各个电极。
比如，参照图5，对第一存储位M01进行读取操作时，通过所述字线WL对所述中间电极103施加第一读取电压，通过所述第一控制栅线CG1对所述第一控制栅极104施加第二读取电压，通过所述第二控制栅线CG2对所述第二控制栅极106施加第三读取电压，通过将所述第二位线BLr接地对所述第二位线电极102施加0V电压。
步骤72，通过第一输入端接入所述待读取的存储单元对应的位线电流。
比如，参照图5，通过所述第一位线BLr将所述第一位线电极101与读取电路连接，此时，所述第一位线BLr的电流值即为所述待读取的存储单元对应的位线电流。
步骤73，通过第二输入端接入参考电流。
在具体实施中，所述参考电流是通过上述的存储器读取电路参考电流的
获取方法获得的。
步骤74，将所述位线电流与参考电流进行比较获得所述待读取的存储单元的读取结果。
在具体实施中，将所述位线电流与参考电流进行比较，可以确定所述待读取的存储单元所存储的比特数据。
为了便于理解和实施上述存储器读取电路参考电流的获取方法，本发明实施还提供了一种存储器读取电路参考电流的获取装置。下面结合附图，对所述装置进行详细说明：
参照图8，本发明实施提供了存储器读取电路参考电流的获取装置，所述存储器包括若干个呈阵列排布的存储单元所构成的存储阵列。所述装置可以包括：选取单元81，编程单元82以及获取单元83。其中：
所述选取单元81，适于从存储阵列中选中与待读取的存储单元位于同一行且对应不同位线的2n个存储单元，n为正整数；
所述编程单元82，适于对所述2n个存储单元执行编程操作，使得所述2n个存储单元中的n个存储单元被编程为“01”，所述2n个存储单元中剩余n个存储单元被编程为“10”；
所述获取单元83，适于将对所述待读取的存储单元执行读取操作时对应的所述2n个存储单元所在位线的电流的平均值作为所述参考电流。
在本发明的一实施例中，所述2n个存储单元中同一存储单元在每次获取所述参考电流时所存储的数据均相同。
在本发明的另一实施例中，所述2n个存储单元中同一存储单元在相邻两次被用于获取所述参考电流时所存储的数据不同。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：ROM、RAM、磁盘或光盘等。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种存储器读取电路参考电流的获取方法，所述存储器包括若干个呈阵列排布的存储单元所构成的存储阵列，其特征在于，所述参考电流的获取方法包括：
从存储阵列中选中与待读取的存储单元位于同一行且对应不同位线的2n个存储单元，n为正整数；
对所述2n个存储单元执行编程操作，使得所述2n个存储单元中的n个存储单元被编程为“01”，所述2n个存储单元中剩余n个存储单元被编程为“10”；
将对所述待读取的存储单元执行读取操作时对应的所述2n个存储单元所在位线的电流的平均值作为所述参考电流。
2.如权利要求1所述的存储器读取电路参考电流的获取方法，其特征在于，所述2n个存储单元中同一存储单元在每次获取所述参考电流时所存储的数据均相同。
3.如权利要求1所述的存储器读取电路参考电流的获取方法，其特征在于，所述2n个存储单元中同一存储单元在相邻两次被用于获取所述参考电流时所存储的数据不同。
4.一种存储器的读取方法，其特征在于，包括：
施加相应的读取电压至待读取的存储单元的各个电极；
通过第一输入端接入所述待读取的存储单元对应的位线电流；
通过第二输入端接入参考电流，所述参考电流是通过权利要求1～3任一项所述的存储器读取电路参考电流的获取方法获得的；
将所述位线电流与参考电流进行比较获得所述待读取的存储单元的读取结果。
5.一种存储器读取电路参考电流的获取装置，所述存储器包括若干个呈阵列排布的存储单元所构成的存储阵列，其特征在于，包括：
选取单元，适于从存储阵列中选中与待读取的存储单元位于同一行且对应不同位线的2n个存储单元，n为正整数；
编程单元，适于对所述2n个存储单元执行编程操作，使得所述2n个存储单元中的n个存储单元被编程为“01”，所述2n个存储单元中剩余n个存储单元被编程为“10”；
获取单元，适于将对所述待读取的存储单元执行读取操作时对应的所述2n个存储单元所在位线的电流的平均值作为所述参考电流。
6.如权利要求5所述的存储器读取电路参考电流的获取装置，其特征在于，所述2n个存储单元中同一存储单元在每次获取所述参考电流时所存储的数据均相同。
7.如权利要求5所述的存储器读取电路参考电流的获取装置，其特征在于，所述2n个存储单元中同一存储单元在相邻两次被用于获取所述参考电流时所存储的数据不同。
CN201610601194.XA 2016-07-27 2016-07-27 存储器读取电路参考电流的获取方法及装置、读取方法 Pending CN106205665A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610601194.XA CN106205665A (zh) 2016-07-27 2016-07-27 存储器读取电路参考电流的获取方法及装置、读取方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610601194.XA CN106205665A (zh) 2016-07-27 2016-07-27 存储器读取电路参考电流的获取方法及装置、读取方法

Publications (1)

Publication Number Publication Date
CN106205665A true CN106205665A (zh) 2016-12-07

Family

ID=57495310

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610601194.XA Pending CN106205665A (zh) 2016-07-27 2016-07-27 存储器读取电路参考电流的获取方法及装置、读取方法

Country Status (1)

Country Link
CN (1) CN106205665A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060713A (zh) * 2019-04-28 2019-07-26 中国科学院微电子研究所 读取时序生成装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035290A (zh) * 2012-11-30 2013-04-10 珠海艾派克微电子有限公司 Eeprom电路、数据读取方法以及非易失性存储器
US20130176773A1 (en) * 2012-01-06 2013-07-11 Headway Technologies, Inc. Reference Averaging for MRAM Sense Amplifiers
CN105575432A (zh) * 2015-12-15 2016-05-11 上海华虹宏力半导体制造有限公司 一种分栅式双位存储单元闪存的数据读取方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130176773A1 (en) * 2012-01-06 2013-07-11 Headway Technologies, Inc. Reference Averaging for MRAM Sense Amplifiers
CN103035290A (zh) * 2012-11-30 2013-04-10 珠海艾派克微电子有限公司 Eeprom电路、数据读取方法以及非易失性存储器
CN105575432A (zh) * 2015-12-15 2016-05-11 上海华虹宏力半导体制造有限公司 一种分栅式双位存储单元闪存的数据读取方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060713A (zh) * 2019-04-28 2019-07-26 中国科学院微电子研究所 读取时序生成装置
CN110060713B (zh) * 2019-04-28 2021-10-22 中国科学院微电子研究所 一种工艺浮动容忍的读取时序生成装置

Similar Documents

Publication Publication Date Title
US7613045B2 (en) Operation sequence and commands for measuring threshold voltage distribution in memory
CN102270501B (zh) 利用编程定序器的闪存器件和系统，以及编程方法
US20080285351A1 (en) Measuring threshold voltage distribution in memory using an aggregate characteristic
KR100816161B1 (ko) 플래시 메모리 소자의 프로그램 방법
EP2308054B1 (en) Methods and apparatus for interfacing between a flash memory controller and a flash memory array
KR101069004B1 (ko) 플래시 메모리 소자의 프로그램 방법
CN103703515B (zh) 从存储器阵列确定及转移数据
CN105280224B (zh) 用以降低编程干扰的存储器装置及其编程方法
CN105719691A (zh) 阻变存储器的操作方法及阻变存储器装置
CN109065091A (zh) 3d nand闪存的读取方法
CN109935253A (zh) 用于执行存储器阵列的同时多页读取的系统和方法
US20130339603A1 (en) Method, apparatus and system for determining access to a memory array
CN103730160B (zh) 一种存储器及其读取方法、读取电路
KR100908560B1 (ko) 플래시 메모리 소자의 프로그램 방법
US10366729B2 (en) Sense circuit with two-step clock signal for consecutive sensing
US10217520B2 (en) Pulsed control line biasing in memory
CN110289034A (zh) 非易失性存储器及其操作方法
CN113196401A (zh) 对由于块氧化物减薄引起的编程速度变化进行补偿的存储器设备
CN105097033B (zh) 非易失性半导体存储装置与写入方法
US9007835B2 (en) Enhanced data storage in 3-D memory using string-specific source-side biasing
CN106205665A (zh) 存储器读取电路参考电流的获取方法及装置、读取方法
CN107430878A (zh) 非易失性存储系统和方法
CN109119114A (zh) 用于级联感测的具有两个感测节点的感测电路
CN104599705B (zh) 存储器件
CN105931667A (zh) 一种闪存的编程方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20161207

RJ01 Rejection of invention patent application after publication