CN106101598A - 实现bt656视频信号转换为dc视频信号的fpga芯片及转换方法 - Google Patents

Abstract

本发明涉及一种实现BT656视频信号转换为DC视频信号的FPGA芯片，包括接口数据缓存模块、倍频模块、协议解析模块、时序生成模块。本发明提高了视频处理芯片对于视频输入设备的兼容性，提升了行场信号生成的灵活性，保障了行场信号与有效数据对应的准确性。通过本发明的转换方法，可以将视频数据转换后使用视频处理芯片的DC接口作为数据输入接口，使用方便快捷。

Description

实现BT656视频信号转换为DC视频信号的FPGA芯片及转换 方法

技术领域

本发明涉及高清视频传输技术领域，具体涉及一种实现BT656视频信号转换为DC视频信号的FPGA芯片及转换方法。

背景技术

随着高清视频技术的发展，如何高效的传输视频也成为一个很关键的技术问题，视频处理芯片生产厂家为芯片提供的接口往往不能直接和前端摄像头的数据输出接口直连，一般会选择使用海思的SoC（片上系统）视频处理芯片并使用其DC接口作为数据输入接口。但数字摄像头输出的数据由于各生产厂家的配置不同，给出的行场同步和数据如果直接输入到SoC芯片中无法被读取，这给使用方带来了巨大的不便。

发明内容

本发明的目的在于提供一种实现BT656视频信号转换为DC视频信号的FPGA芯片及转换方法，能够解决现有技术中的不足。

为实现上述目的，本发明采用了以下技术方案：

一种实现BT656视频信号转换为DC视频信号的FPGA芯片，其特征在于：包括用于解析协议数据中的识别码并确定有效行场开始位置的协议解析模块、与协议解析模块输出端连接的用于生成符合DC接口的行场信号并将YUV数据拆分通过倍频后的时钟发送的时序生成模块、与协议解析模块的输入端连接的用于去除BT656协议视频信号数据毛刺并防止亚稳态影响的接口数据缓存模块以及与接口数据缓存模块的输入端连接的用于倍频时钟并增强时钟驱动能力的倍频模块；时序生成模块的输出端与SoC芯片的DC接口相连。

进一步的，所述倍频模块为锁相环IP核模块。

进一步的，所述SoC芯片的型号为HI3516。

进一步的，所述DC视频信号的行同步信号只在有效数据是被置为有效。

进一步的，所述YUV数据格式符合YUV422格式，数据位宽为16位。

一种实现BT656视频信号转换为DC视频信号的FPGA芯片的转换方法，该方法包括以下步骤：

（1）将视频输入设备的BT656协议信号通过锁相环IP核模块进行倍频输入时钟；

（2）用倍频后的时钟作为系统时钟将数据信号通过接口数据缓存模块进行两次缓存；

（3）数据解析模块将缓存后的YUV数据中的行场信息解析出来，这些信息包括：当前处于行有效还是行消影中，当前处于长有效还是场消影中，当前是行起始还是结束为止和当前是场起始还是结束位置；

（4）以解析出的行场信息为基准，时序生成模块将解析出的行场信号数据整合，生成符合SoC芯片DC接口信号的新的行场信息、数据及时钟，并将新的行场信息、数据及时钟输出至SoC芯片的DC接口。

由以上技术方案可知，本发明提高了视频处理芯片对于视频输入设备的兼容性，提升了行场信号生成的灵活性，保障了行场信号与有效数据对应的准确性。通过本发明的转换方法，可以将视频数据转换后使用视频处理芯片的DC接口作为数据输入接口，使用方便快捷。

附图说明

图1为本发明结构框图；

图2是BT656协议的数据格式示意图。定时基准码标定了行场的起始和结束位置，场的奇偶，以及简单的校验。

图3是DC接口的垂直同步信号（场同步）示意图。

图4是DC接口的水平同步信号（行同步）示意图。

具体实施方式

下面结合附图对本发明做进一步说明：

如图1-图4所示的一种实现BT656视频信号转换为DC视频信号的FPGA（现场可编程门阵列）芯片20，包括用于去除BT656协议视频信号数据毛刺和防止亚稳态影响的接口数据缓存模块21、用于倍频时钟并增强时钟驱动能力的锁相环IP核模块22、用于解析协议数据中的识别码并确定有效行场开始的位置的协议解析模块23、用于根据识别到的有效行场位置生成符合DC接口的行场信号并将YUV数据拆分通过倍频后的时钟发送的时序生成模块24；DC视频信号即为符合SoC（片上系统）芯片的DC接口输入的信号。锁相环IP核模块22提高其驱动能力的同时也为了后期能将16位的数据能在一个8位端口输出提供可能。接口数据缓存模块21减少了数据传输过程中的干扰和跨时钟域的过程对后面系统稳定性的影响。时序生成模块24将协议解析模块23分离出的行场信号数据整合，生成新的行场信号，以适应DC接口的要求，并且会将原本16bit的数据通过倍频后的时钟对应上行场信号转换成两个8bit数据按特定的顺序输出。

锁相环IP核模块22的输入端与视频输入设备10的输出端相连，输出端与接口数据缓存模块21的输入端相连；接口数据缓存模块21的输出端与协议解析模块23的输入端相连；协议解析模块23的输出端与DC接口时序生成模块24的输入端相连；时序生成模块24的输出端与型号为HI3516的SoC芯片30的DC接口输入端相连。

DC信号的行同步信号只在有效数据是被置为有效。YUV数据格式符合YUV422格式，数据位宽为16位。

一种实现BT656视频信号转换为DC视频信号的FPGA芯片的转换方法，该方法包括以下步骤：

（1）将视频输入设备10的BT656协议信号通过锁相环IP核模块22进行倍频输入时钟；因为视频输入设备10输出并非直接输出TTL电平信号，而是输出LVDS信号，需要LVDS芯片将LVDS信号转换成TTL信号再传输给FPGA芯片20。

（2）用倍频后的时钟作为系统时钟将数据信号通过接口数据缓存模块21进行两次缓存，解决数据跨时钟域时出现的亚稳态问题和毛刺问题，减少传输过程中的干扰和跨时钟域的过程对后面系统稳定性的影响。

（3）数据解析模块23将缓存后的数据中的行场信息解析出来，这些信息包括：当前处于行有效还是行消影中，当前处于长有效还是场消影中，当前是行起始还是结束为止和当前是场起始还是结束位置；

（4）以解析出的行场信息为基准，时序生成模块24将解析出的行场信号数据整合，生成符合SoC芯片30的DC接口信号的新的行场信号、数据及时钟，并将新的行场信号、数据及时钟输出至SoC芯片30的DC接口。如图3所示场同步起始于第一行有效数据之前，产生一个脉冲，到下一个脉冲是一场结束。如图4所示行同步在有效数据期间为高，无效数据时为低，在定时基准码时也为低。

时序生成模块24生成新的行场信号并将原有的数据信号拆分后连同倍频后的时钟一并输出，形成一组满足DC接口时序的信号，将原本16bit的数据通过倍频后的时钟对应上行场信号转换成两个8bit数据按特定的顺序输出。

本发明提高了视频处理芯片对于摄像头的兼容性，提升了行场信号生成的灵活性，保障了行场信号与有效数据对应的准确性。通过本发明的转换，可以将视频数据转换后使用视频处理芯片的DC接口作为数据输入接口，使用方便快捷。

以上所述的实施例仅仅是对本发明的优选实施方式进行描述，并非对本发明的范围进行限定，在不脱离本发明设计精神的前提下，本领域普通技术人员对本发明的技术方案作出的各种变形和改进，均应落入本发明权利要求书确定的保护范围内。

Claims (6)

1.一种实现BT656视频信号转换为DC视频信号的FPGA芯片，其特征在于：包括用于解析协议数据中的识别码并确定有效行场开始位置的协议解析模块、与协议解析模块输出端连接的用于生成符合DC接口的行场信号并将YUV数据拆分通过倍频后的时钟发送的时序生成模块、与协议解析模块的输入端连接的用于去除BT656协议视频信号数据毛刺并防止亚稳态影响的接口数据缓存模块以及与接口数据缓存模块的输入端连接的用于倍频时钟并增强时钟驱动能力的倍频模块；时序生成模块的输出端与SoC芯片的DC接口相连。

2.如权利要求1所述的一种实现BT656视频信号转换为DC视频信号的FPGA芯片，其特征在于：所述倍频模块为锁相环IP核模块。

3.如权利要求1所述的一种实现BT656视频信号转换为DC视频信号的FPGA芯片，其特征在于：所述SoC芯片的型号为HI3516。

4.如权利要求1所述的一种实现BT656视频信号转换为DC视频信号的FPGA芯片，其特征在于：所述DC视频信号的行同步信号只在有效数据是被置为有效。

5.如权利要求1所述的一种实现BT656视频信号转换为DC视频信号的FPGA芯片，其特征在于：所述YUV数据格式符合YUV422格式，数据位宽为16位。

6.如权利要求1-5任一所述的一种实现BT656视频信号转换为DC视频信号的FPGA芯片的转换方法，其特征在于：该方法包括以下步骤：

（1）将视频输入设备的BT656协议信号通过锁相环IP核模块进行倍频输入时钟；

（2）用倍频后的时钟作为系统时钟将数据信号通过接口数据缓存模块进行两次缓存；

（3）数据解析模块将缓存后的YUV数据中的行场信息解析出来，这些信息包括：当前处于行有效还是行消影中，当前处于长有效还是场消影中，当前是行起始还是结束为止和当前是场起始还是结束位置；

（4）以解析出的行场信息为基准，时序生成模块将解析出的行场信号数据整合，生成符合SoC芯片DC接口信号的新的行场信息、数据及时钟，并将新的行场信息、数据及时钟输出至SoC芯片的DC接口。