CN103475840B - 四链路的lvds视频信号转换为mipi视频信号方法 - Google Patents

Abstract

本发明公开了一种四LINK的LVDS视频信号转换为MIPI视频信号方法，包括：步骤1、对四LINK的LVDS视频信号的每个链路的视频信号分别同时进行接收解调，产生四个链路的并行解调数据和LVDS像素时钟；步骤2、对四个链路的并行解调数据进行视频解码，生成四个链路的LVDS视频源信号，每个链路的LVDS视频源信号包括LVDS视频源数据和LVDS视频源同步信号，LVDS像素时钟被转换为LVDS视频源像素时钟；步骤3、用LVDS视频源像素时钟同时对四个链路的LVDS视频源信号进行采样并缓存，并将LVDS视频源信号转换为RGB视频信号；步骤4、将所述RGB视频信号转换为MIPI视频信号。本发明具有操作简单、检测效率高、成本低的特点。

Description

四链路的LVDS视频信号转换为MIPI视频信号方法

技术领域

本发明涉及液晶模组的显示领域和测试领域，具体地指一种四链路的LVDS视频信号转换为MIPI视频信号方法。

背景技术

液晶显示模组(Liquid Crystal Display Module，以下简称液晶模组)是液晶显示设备能正常显示的关键部件，它由液晶屏、背光原件、显示处理芯片及电路组成。液晶模组结构精密、制程复杂、生产工艺要求高，为了在生产时确保良品率，需要通过专用液晶模组测试装置产生各种测试视频信号输入到液晶模组中显示，严格、全面的检测其显示效果。目前在电视、显示器产品上用的普通液晶模组其显示接口和内部显示处理电路使用LVDS(Low-Voltage Differential Signaling，低压差分信号)信号来工作。而现有的液晶模组测试装置也相应输出的是LVDS视频信号以实现模组的测试。由于普通液晶模组投产时间久、产量大，因此其模组测试装置也大量使用。

随着人们在移动设备、便携设备上不断追求更高清晰度、更逼真的显示效果，普通液晶模组因此逐渐无法满足这种需要。于是市场上出现了一种具有超高分辨率和超高像素密度的新型液晶模组来满足人们的需求。这种液晶模组的接口和内部显示处理电路采用MIPI(Mobile Industry Processor Interface移动产业处理器接口)信号接口。该接口是由包括ARM、三星、Intel等公司在内的MIPI联盟所制定，目的是把移动、便携设备内部各组件如摄像头、显示屏、处理器等接口标准化并且彼此开放，从而提高了性能，降低了成本和功耗。MIPI接口不仅能支持超高分辨率和刷新率，而且具有更远的传输距离，更好的电磁兼容性，因此带有MIPI接口的液晶模组已成为发展趋势。

然而MIPI液晶模组的测试装置需要输出同样的MIPI测试信号，但是现有普通液晶模组测试装置并不具备这一功能，并且普通液晶模组还继续生产，其测试装置也未进入代换周期仍将继续使用。模组生产商虽然也生产MIPI液晶模组，但为了保护投资、降低生产成本，不可能淘汰现有设备、重新大量购买昂贵的MIPI模组专用测试装置。为了能在短时期内低成本的大批量生产MIPI液晶模组并保证其良品率，就仍然得大规模重复使用现有的普通模组测试装置。

因此，需要一种技术方案能将四链路的LVDS视频信号转换为MIPI视频信号，使普通液晶模组测试装置通过该转换装置能对MIPI模组进行测试。

发明内容

本发明的目的在于提供一种将单LINK的LVDS视频信号转换为MIPI视频信号的方法，其具有操作简单、检测效率高、成本低的特点。

为实现上述目的，本发明所设计的四链路的LVDS视频信号转换为MIPI视频信号方法，其特殊之处在于，包括以下步骤：

步骤1、对四链路的LVDS视频信号的每个链路的视频信号分别同时进行接收解调，产生四个链路的并行解调数据和LVDS像素时钟；

步骤2、对所述四个链路的并行解调数据进行视频解码，生成四个链路的LVDS视频源信号，所述每个链路的LVDS视频源信号包括LVDS视频源数据和LVDS视频源同步信号，所述LVDS像素时钟被转换为LVDS视频源像素时钟；

步骤3、用所述LVDS视频源像素时钟同时对所述四个链路的LVDS视频源信号进行采样并缓存，并将所述LVDS视频源信号转换为RGB视频信号；所述LVDS视频源信号转换为RGB视频信号的过程包括：生成RGB视频时钟，使所述RGB视频时钟的频率为所述LVDS视频源像素时钟的四倍，用所述RGB视频时钟从缓存区中依次交替读出四个链路的信号，分离出RGB视频源数据和RGB视频同步信号，分别顺序输出，从而和所述RGB视频时钟一起形成所述RGB视频信号；

步骤4、将所述RGB视频信号转换为MIPI视频信号。

优选地，所述四链路的LVDS视频信号包括LINK1、LINK2、LINK3和LINK4四个链路，所述LINK1、LINK2、LINK3、LINK4四个链路按照视频像素顺序依次传输LVDS视频信号，所述每个链路的LVDS视频信号包括LVDS接收时钟和LVDS数据，所述LVDS数据由LVDS数据总线传输，所述LVDS数据总线包括若干根根信号线，每根信号线传送串行编码信号；所述MIPI视频信号用于4LANE类型的MIPI显示模组。

优选地，所述步骤1中对每个链路的视频信号进行接收解调之前，根据所要接收的四链路的LVDS视频信号的特性，设置LVDS视频信号解码参数、同步模式控制参数；接收MIPI视频转换配置参数，执行MIPI转换处理的配置操作和MIPI显示模组初始化操作；根据所述LVDS视频信号解码参数产生LVDS编码标准控制信号、LVDS视频色阶位宽控制信号、LVDS视频信号线序控制信号；根据所述同步模式控制参数产生LVDS同步模式控制信号；根据所述MIPI视频转换配置参数产生MIPI转换初始化命令和MIPI模组初始化命令。

优选地，所述步骤1中对每个链路的视频信号进行接收解调的过程包括：对接收的每个链路中的串行编码信号分别进行端接、解调、动态校准，产生LVDS并行解调数据；所述端接的过程包括：LVDS端接电阻匹配、LVDS信号电平匹配、LVDS信号均衡与去加重、信号缓冲与重建；所述解调的过程包括：对所述LVDS接收时钟进行解调，产生解调使能信号，对所述每个链路的LVDS数据的串行编码信号分别同时单独解调成并行数据，所述LVDS接收时钟同时被解调为所述LVDS像素时钟。

优选地，所述步骤2中对所述四个链路并行解调数据进行视频解码的过程包括：用所述LVDS像素时钟对所述每个链路的并行解调数据先缓存再同步读取，然后分别对所述四个链路的并行解调数据以时序逻辑的操作进行解码，得到四个链路的LVDS视频源数据和LVDS视频源同步信号，所述LVDS像素时钟被转换为LVDS视频源像素时钟。

优选地，所述解码过程中在所述LVDS视频解码控制信号中接收到所述LVDS视频信号线序控制信号时对所述四个链路按照LINK1、LINK2、LINK3、LINK4排列次序。

优选地，所述步骤3中形成所述RGB视频信号后，接收所述LVDS同步模式控制信号，检测所述RGB视频信号是否为低电平有效，如果所述RGB视频信号为低电平有效，将所述RGB信号输出；如果所述RGB视频信号为高电平有效，将所述RGB信号转为低电平有效后将所述RGB信号输出，输出时发出MIPI视频转换启动信号。

优选地，所述执行MIPI转换处理的配置操作和MIPI显示模组初始化操作包括接收MIPI转换初始化命令后执行MIPI转换处理的配置操作，确认配置操作完成后再执行所述MIPI模组初始化命令，并将MIPI模组初始化命令以MIPI命令的形式传输给MIPI显示模组，完成模组初始化操作，之后当收到所述MIPI视频转换启动信号时发出MIPI视频转换启动命令。

优选地，将所述RGB信号输出的过程中，对所述RGB视频时钟进行的处理包括：对所述RGB视频时钟的相位进行调整，使其有效边沿能处于所述RGB视频源数据的中心附近，再进行去抖动处理，在所述RGB信号输出时，比较去抖动后的所述RGB视频时钟的有效沿和所述RGB视频源数据中心之间的偏差，并利用延时做微调处理以使所述RGB视频时钟的有效沿和所述RGB视频源数据中心始终保持对齐。

优选地，所述步骤4中将所述RGB视频信号转换为MIPI视频信号的过程包括：执行MIPI转换处理的配置操作和MIPI显示模组初始化操作后，当接收到所述MIPI视频转换启动命令时开始将接收到的所述RGB视频信号转换为MIPI视频信号传输给所述MIPI显示模组。

本发明的有益效果在于：

(1)本发明能将四链路的LVDS视频信号转换为MIPI视频信号。本发明通过设置，对LVDS视频信号的多种色阶、传输方式、编码方式等不同特性均能很好的匹配。

(2)本发明可转换6位、8位、10位色阶的LVDS视频信号，可转换基于VESA和JEIDA传输编码的LVDS信号，可对四链路的LVDS传输模式进行转换，适用于4LANE类型的MIPI液晶模组。

(3)本发明在使用前仅通过手动改变拨码开关状态即可适用于不同的LVDS视频信号；在应用不同MIPI液晶模组前需要通过JTAG接口接收MIPI视频转换配置参数。

(4)本发明用单颗FPGA(现场可编程逻辑阵列)芯片就能实现所述全部功能；FPGA是一种可编程的半定制芯片，能实现多链路视频数据的同步处理、并行转换，可达到较高的性能，不仅工作稳定、实现容易，而且价格便宜，避免了因使用各种专用芯片而导致的设计复杂、稳定性差、设计成本高等问题。

(5)本发明支持的视频分辨率较高，不仅集成度高，工作可靠、抗干扰能力强，而且操作简单、经济实用，不仅能提升MIPI液晶模组的检测效率，降低其设备成本和生产成本，也将进一步提高MIPI显示设备的普及。

附图说明

图1为本发明的流程图；

图2为本发明方框图；

图3a为图2中LVDS视频信号接收单元和LVDS视频信号解码单元的电路方框图；

图3b为图2中RGB视频信号转换单元、MIPI视频信号转换单元和视频转换配置单元的电路方框图；

图4为图3b中RGB视频转换模块的电路图；

图5为四链路的LVDS视频信号转换为RGB视频信号的信号图；

图中：1.四链路的LVDS视频信号接收单元，1-1.LVDS视频信号接口，1-2.LVDS视频信号接收端接模块，1-3.四链路的LVDS时钟信号解调模块，1-4.四链路的LVDS数据信号解调模块，1-5.LVDS解调动态校准模块；

2.四链路的LVDS视频信号解码单元，2-1.LVDS视频同步缓冲模块，2-2.四链路的LVDS视频信号线序控制模块，2-3.LVDS视频同步信号解码模块，2-4.四链路的LVDS视频数据解码模块；

3.RGB视频信号转换单元，3-1.RGB视频时钟产生模块，3-2.RGB视频转换模块，3-2-1.LVDS信号采样，3-2-2.DC-FIFO缓存，3-2-3.RGB信号采样，3-3.RGB视频时钟输出调整模块，3-4.RGB视频信号输出模块；

4.MIPI视频信号转换单元，4-1.MIPI寄存器模块，4-2.MIPI视频信号转换模块，4-3.MIPI液晶显示模组连接件；

5.视频转换配置单元，5-1.手动拨码开关，5-2.JTAG接口，5-3.MIPI视频转换配置模块。

具体实施方式

以下结合附图和具体实施例对本发明作进一步的详细描述。

如图1至图5所示，本发明一种四链路的LVDS视频信号转换为MIPI视频信号方法，包括以下步骤：

四链路的LVDS视频信号包括LINK1、LINK2、LINK3和LINK4四个链路，LINK1、LINK2、LINK3、LINK4四个链路按照视频像素顺序依次传输LVDS视频信号，每个链路的LVDS视频信号包括LVDS接收时钟和LVDS数据，LVDS数据由LVDS数据总线传输，LVDS数据总线包括若干根根信号线，每根信号线传送串行编码信号；MIPI视频信号用于4LANE类型的MIPI显示模组。

LVDS视频信号是指以LVDS电气特性为表征的信号的总称，具有不同视频像素色阶、信号传输编码标准、信号传输链路方式的已串化信号的组合。所要接收的四链路的LVDS视频信号特性包括：要接收的四链路的LVDS视频源像素(由RGB三种颜色分量构成)的色阶可有6位或8位或10位，每个像素均按照LVDS视频传输的VESA或JEIDA编码标准，被串化并编码成一组同色阶位数相对应的3位或4位或5位的数据信号线组成一组数据总线，以LVDS的电气形式传输。

根据所要接收的四链路的LVDS视频信号的特性，设置LVDS视频信号解码参数、同步模式控制参数；接收MIPI视频转换配置参数，执行MIPI转换处理的配置操作和MIPI显示模组初始化操作；根据LVDS视频信号解码参数产生LVDS编码标准控制信号、LVDS视频色阶位宽控制信号、LVDS视频信号线序控制信号；根据同步模式控制参数产生LVDS同步模式控制信号；根据MIPI视频转换配置参数产生MIPI转换初始化命令和MIPI模组初始化命令。

LVDS视频信号解码参数包括：LVDS视频信号传输编码标准有VESA和JEIDA；LVDS视频源的像素色阶位宽有6位、8位、10位；同步模式控制参数包括高电平有效与低电平有效；MIPI视频转换配置参数包括：MIPI转换模块的信号时序、传输频率、组包模式、MIPI液晶显示模组的显示时序、延时同步控制、初始化指令。通过视频转换配置单元5中的手动拨码开关5-1设置LVDS视频信号解码参数，通过JTAG接口5-2根据MIPI显示模组的类型接收MIPI视频转换配置参数。

执行MIPI转换处理的配置操作和MIPI显示模组初始化操作包括视频转换配置单元5中的MIPI视频转换配置模块5-3接收MIPI转换初始化命令后执行MIPI转换处理的配置操作，确认配置操作完成后再执行MIPI模组初始化命令，并将MIPI模组初始化命令以MIPI命令的形式传输给液晶模组，完成模组初始化操作，之后当MIPI视频转换配置模块5-3收到从RGB视频信号转换单元3传送的MIPI视频转换启动信号时向MIPI视频信号转换单元4发出MIPI视频转换启动命令。

MIPI视频转换配置模块5-3先将接收MIPI转换初始化命令逐一写入MIPI寄存器模块4-1中，当每写一个命令后读取MIPI寄存器模块4-1的状态值，以确保命令执行完成，当确认MIPI视频信号转换模块4-2完成配置并开始正常工作后再写入MIPI显示模组初始化寄存器命令，MIPI视频信号转换模块4-2则将其转换为MIPI命令的形式传输给MIPI显示模组，完成模组初始化操作。

在接收四链路的LVDS视频信号前完成解码参数、转换参数的配置并产生相应的控制信号。

步骤1、对四链路的LVDS视频信号的每个链路的视频信号分别同时进行接收解调，产生四个链路的并行解调数据和LVDS像素时钟；

步骤1中对每个链路的视频信号进行接收解调的过程包括：对接收的每个链路中LVDS数据的串行编码信号分别进行端接、解调、动态校准，产生LVDS并行解调数据；端接的过程包括：LVDS端接电阻匹配、LVDS信号电平匹配、LVDS信号均衡与去加重、信号缓冲与重建；解调的过程包括：对LVDS接收时钟进行解调，产生解调时钟和解调使能信号，对每个链路的LVDS数据的串行编码信号分别同时单独解调成并行数据，LVDS接收时钟同时被解调为LVDS像素时钟。

四链路的LVDS视频信号通过四链路的LVDS视频信号接收单元1中的LVDS视频信号接口1-1接收，然后通过LVDS视频信号接收端接模块1-2进行端接。对LVDS视频信号端接的目的是：确保接收到的四链路的LVDS视频信号质量高、无干扰。端接的过程包括：在接收四链路的LVDS视频信号前进行ESD(Electro Static Discharge静电放电)防护处理以消除瞬间的强放电冲击干扰，再进行共模噪声滤波处理以抑制传输线噪声、提高抗电磁干扰能力。当接收信号时进行端接阻抗匹配处理以消除信号传输引起的畸变，也进一步消除信号的附加干扰，同时对信号进行均衡和去加重处理，以消除因传输损耗所导致的信号衰减。之后再对信号缓冲放大，并经过基准电平的判决来重建出高质量的四链路的LVDS视频信号。

四链路的LVDS时钟信号解调模块1-3对通过端接的四链路的LVDS视频信号的LVDS接收时钟经过进行解调，LVDS数据经过四链路的LVDS数据信号解调模块1-4进行解调。对各链路的LVDS接收时钟解调过程包括：将LVDS接收时钟经高速缓冲后进行倍频操作和高速时钟转换处理，产生与LVDS数据同频率的LVDS解调时钟和与LVDS接收时钟同频的LVDS像素时钟、LVDS解调选通信号，并输出到高速时钟网络中，使它们具有很低的延迟和抖动、很强的驱动能力，确保能稳定可靠的对LVDS数据进行解调。在对LVDS接收时钟进行倍频操作的同时也进行时钟去抖动校准，以为后续操作产生不受输入抖动影响的，稳定的倍频信号。

对四链路的LVDS数据解调过程包括：对四链路的LVDS串行数据总线中的每一位数据分别独立的解调，将每一位LVDS数据信号经高速缓冲输入后其相位延迟半个比特位周期，使得LVDS解调时钟在每个LVDS数据比特的中心能正确的采样到该数据值，并根据解调选通信号将其周期性的截断成串化数据，再用LVDS像素时钟做串转并处理得到这一位LVDS信号的并行解调数据，将每一位LVDS解调数据合并成LVDS解调数据。每一位LVDS信号线均同步并行的解调，使得各信号线不管数据如何均不会相互干扰导致解调错误。在对LVDS数据进行解调同时也进行数据去抖动校准，以产生不受输入抖动影响的，稳定可靠的解调数据。在数据输入的相位延迟过程始终受到LVDS数据流相位校准信号控制，当解调时钟和LVDS数据间的相位有偏差时，相位校准信号在数据延迟半个周期基础上做出其和相位偏差相反的延迟调整，使得数据中心始终和解调时钟的采样沿保持对齐，确保正确采样到数据。在解调选通信号进行截断串行数据的同时，受到字节对齐的比特位移动校准信号控制，使之将分割的并行数据的起始位移动到下一个串行比特位上。

为确保每位数据解调时的正确性和可靠性，对每个链路的LVDS接收时钟和每一位LVDS数据在解调中分别通过LVDS解调动态校准模块1-5进行动态校准。

步骤2、对四个链路的并行解调数据进行视频解码，生成四个链路的LVDS视频源信号，每个链路的LVDS视频源信号包括LVDS视频源数据和LVDS视频源同步信号；

步骤2中对四个链路的并行解调数据进行视频解码的过程包括：用LVDS像素时钟对每个链路的并行解调数据先在四链路的LVDS视频信号解码单元2中的LVDS视频同步缓冲模块2-1中缓存再同步读取，然后LVDS视频同步信号解码模块2-3和四链路的LVDS视频数据解码模块分别对四个链路的并行解调数据以时序逻辑的操作进行解码，得到四个链路的LVDS视频源数据和LVDS视频源同步信号。将LINK1的LVDS像素时钟通过全局时钟路径转换为LVDS视频源像素时钟，用此来产生LVDS视频源数据和同步信号。

在LVDS视频信号在传输中为避免出现四个链路的LVDS信号之间有延迟、不同步而导致后续处理错误的情况，需要对每个链路的并行解调数据分别用各自的LVDS像素时钟将其采样并缓存，缓存深度尽可能大，以使所有链路都有足够多的数据被缓存来抵消它们之间最大延迟，再用LVDS视频源像素时钟以先进先出队列的方式进行同步采样，使之成为同步数据。

四链路的LVDS视频信号线序控制模块2-2在解码过程中接收到LVDS视频解码控制信号中的LVDS视频信号线序控制信号时，对四个链路按照LINK1、LINK2、LINK3、LINK4排列次序。

由于LVDS视频信号传输编码标准(VESA或JEDIA标准)均支持6比特、8比特、10比特像素色阶的编码，其LVDS视频同步信号也和视频像素数据一同被编码，且其各自的编码规则是唯一的，因此根据LVDS视频标准控制信号和LVDS视频位宽控制信号可得到唯一的LVDS视频解码数据，由此通过LVDS视频源像素时钟分别对LINK1、LINK2、LINK3、LINK4的解调数据以时序逻辑的操作进行解码，恢复出四个LINK的LVDS视频源同步信号和LVDS视频源数据信号。

LVDS视频源同步信号包括视频水平行同步信号(Hsync)、视频垂直场同步信号(Vsync)、视频数据有效信号(DE)。由于在VESA和JEIDA编码标准中，每个链路的同步信号的编码的方式和的时序相同，故仅需将排序后解码的LINK1同步信号作为LVDS视频源同步信号并输出。

步骤3、用LVDS视频源像素时钟同时对四个链路的LVDS视频源信号进行采样并缓存，并将LVDS视频源信号转换为RGB视频信号；LVDS视频源信号转换为RGB视频信号的过程包括：生成RGB视频时钟，使RGB视频时钟的频率为LVDS视频源像素时钟的四倍，用RGB视频时钟从缓存区中依次交替读出四个链路的信号，分离出RGB视频源数据和RGB视频同步信号，分别顺序输出，从而和RGB视频时钟一起形成RGB视频信号；

RGB视频信号转换单元3中的RGB视频转换模块3-2将四链路的LVDS视频源同步信号和已同步的LINK1、LINK2、LINK3、LINK4的LVDS数据按照“LINK1-数据、同步信号、LINK2-数据、同步信号、LINK3-数据、同步信号、LINK4-数据、同步信号”的形式组合成一个链路的并行数据，用LVDS视频源像素时钟采样并写到DC-FIFO中缓存。RGB视频时钟产生模块3-1产生频率为LVDS视频源像素时钟的四倍的RGB视频时钟，用RGB视频时钟读出并行数据，并分离出RGB视频源数据和RGB视频同步信号，从而完成转换处理。对于数据来说，由于按照LINK1、LINK2、LINK3、LINK4顺序传输数据(由LVDS视频信号线序控制信号确定)，因此RGB数据实际是依次交替输出LINK1、LINK2、LINK3、LINK4的数据，从而完成所有数据的转换，对于同步信号来说，由于RGB视频时钟在每个LVDS时钟周期内对其读取了四次，因此RGB和LVDS的视频时序保持一致；对于转换过程来说，由于DC-FIFO在一个单位时间用一倍的时钟写入四倍的数据量，而用四倍的时钟读取一倍的数据量，即读写操作的吞吐量相等，因此不会出现写满或读空的情况，即转换操作能连续稳定的进行。

在用DC-FIFO缓存时，需要缓存一定的数据量以抵消DC-FIFO自身反应的延迟和各个链路的LVDS信号传输率出现波动所引起的读写速率有微小差异(该波动仅引起当前视频行的数据传输率变化，在行消隐期间无影响)。

形成RGB视频信号后，接收LVDS同步模式控制信号，检测RGB视频信号是否为低电平有效，如果RGB视频信号为低电平有效，将RGB信号输出；如果RGB视频信号为高电平有效，将RGB信号转为低电平有效后将RGB信号输出，输出时发出MIPI视频转换启动信号。

将RGB信号输出的过程中，用RGB视频时钟输出调整模块3-3对RGB视频时钟进行的处理，包括：对RGB视频时钟的相位进行调整，使其有效边沿能处于RGB视频源数据的中心附近，再进行去抖动处理，在RGB信号输出时，比较去抖动后的RGB视频时钟的有效沿和RGB视频源数据中心之间的偏差，并利用延时做微调处理以使RGB视频时钟的有效沿和RGB视频源数据中心始终保持对齐。

由于RGB视频数据和RGB视频时钟同步，因此将输入的RGB视频时钟相位延迟半个时钟周期作为RGB输出时钟信号，使其有效沿能处于RGB视频数据的中心附近，从而确保后续的转换操作通过该时钟正确采样RGB数据，之后该信号再进行去抖动处理，并通过RGB视频信号输出模块3-4的高速信号接口组件将其输出，以确保该输出时钟有较高的稳定性和较好的信号质量。

当开始输出RGB数据和同步信号时，延迟若干RGB视频时钟后产生MIPI视频转换启动信号，启动后续的MIPI视频信号转换单元4工作，这样做是为了使MIPI视频信号转换单元4一开始就收到正常的视频数据，提高MIPI转换的可靠性。

步骤4、将RGB视频信号转换为MIPI视频信号。

步骤4中将RGB视频信号转换为MIPI视频信号的过程包括：MIPI视频转换配置模块5-3执行MIPI转换处理的配置操作和MIPI显示模组初始化操作后，MIPI视频转换配置模块5-3接收到MIPI视频转换启动信号后发出MIPI视频转换启动命令，MIPI视频信号转换单元4中的MIPI寄存器模块4-1接收MIPI视频转换启动命令后，MIPI视频信号转换模块4-2开始将接收到的RGB视频信号转换为MIPI视频信号，通过MIPI液晶显示模组连接件传输给MIPI显示模组。

转换过程包括：当开始进行MIPI转换配置时，MIPI视频信号转换模块4-2根据写入的MIPI寄存器命令进行配置操作，这些MIPI寄存器命令包括：MIPI转换配置命令、MIPI显示模组初始化命令、MIPI转换控制命令；在配置完成后，根据所写入寄存器的MIPI显示模组初始化命令，MIPI视频信号转换模块4-2分别将这些命令转换为MIPI命令信号并传输给MIPI液晶显示模组连接件所连接的MIPI显示模组，使MIPI显示模组进行初始化操作；之后当MIPI视频转换控制命令写入MIPI寄存器模块4-1时，MIPI视频信号转换模块4-2将输入的RGB视频信号转换为MIPI视频信号传输给与MIPI液晶显示模组连接件连接的MIPI显示模组显示。

本发明不局限于上述实施方式，对于本技术领域的普通技术人员来说，根据本发明的技术原理和方案或在本发明的启示下所做出的若干改进、改变、润饰、变形、替换也视为本发明专利的保护范围之内。

本说明书中未作详细描述的内容、简写、术语属于本领域专业技术人员公知的现有技术。

Claims (9)

1.一种四链路的LVDS视频信号转换为MIPI视频信号方法，其特征在于：包括以下步骤：

步骤1、对四链路的LVDS视频信号的每个链路的视频信号分别同时进行接收解调，产生四个链路的并行解调数据和LVDS像素时钟；

步骤2、对所述四个链路的并行解调数据进行视频解码，生成四个链路的LVDS视频源信号，所述每个链路的LVDS视频源信号包括LVDS视频源数据和LVDS视频源同步信号，所述LVDS像素时钟被转换为LVDS视频源像素时钟；对所述四个链路的并行解调数据进行视频解码的过程包括：用所述LVDS像素时钟对每个链路的并行解调数据先同步缓存再同步读取，然后分别对每个链路的并行解调数据进行解码；

步骤3、用所述LVDS视频源像素时钟同时对所述四个链路的LVDS视频源信号进行采样并缓存，并将所述LVDS视频源信号转换为RGB视频信号；所述LVDS视频源信号转换为RGB视频信号的过程包括：生成RGB视频时钟，使所述RGB视频时钟的频率为所述LVDS视频源像素时钟的四倍，用所述RGB视频时钟从缓存区中依次交替读出四个链路的信号，分离出RGB视频源数据和RGB视频同步信号，分别顺序输出，从而和所述RGB视频时钟一起形成所述RGB视频信号；

步骤4、将所述RGB视频信号转换为MIPI视频信号。

2.根据权利要求1所述的四链路的LVDS视频信号转换为MIPI视频信号方法，其特征在于：所述四链路的LVDS视频信号包括LINK1、LINK2、LINK3和LINK4四个链路，所述LINK1、LINK2、LINK3、LINK4四个链路按照视频像素顺序依次传输LVDS视频信号，所述每个链路的LVDS视频信号包括LVDS接收时钟和LVDS数据，所述LVDS数据由LVDS数据总线传输，所述LVDS数据总线包括若干根信号线，每根信号线传送串行编码信号；所述MIPI视频信号用于4LANE类型的MIPI显示模组。

3.根据权利要求1所述的四链路的LVDS视频信号转换为MIPI视频信号方法，其特征在于：所述步骤1中对每个链路的视频信号进行接收解调之前，根据所要接收的四链路的LVDS视频信号的特性，设置LVDS视频信号解码参数、同步模式控制参数；接收MIPI视频转换配置参数，执行MIPI转换处理的配置操作和MIPI显示模组初始化操作；根据所述LVDS视频信号解码参数产生LVDS编码标准控制信号、LVDS视频色阶位宽控制信号、LVDS视频信号线序控制信号；根据所述同步模式控制参数产生LVDS同步模式控制信号；根据所述MIPI视频转换配置参数产生MIPI转换初始化命令和MIPI模组初始化命令。

4.根据权利要求2所述的四链路的LVDS视频信号转换为MIPI视频信号方法，其特征在于：所述步骤1中对每个链路的视频信号进行接收解调的过程包括：对接收的每个链路中的串行编码信号分别进行端接、解调、动态校准，产生LVDS并行解调数据；所述端接的过程包括：LVDS端接电阻匹配、LVDS信号电平匹配、LVDS信号均衡与去加重、信号缓冲与重建；所述解调的过程包括：对所述LVDS接收时钟进行解调，产生解调使能信号，对所述每个链路的LVDS数据的串行编码信号分别同时单独解调成并行数据，所述LVDS接收时钟同时被解调为所述LVDS像素时钟。

5.根据权利要求3所述的四链路的LVDS视频信号转换为MIPI视频信号方法，其特征在于：所述解码过程中接收到所述LVDS视频解码控制信号中的LVDS视频信号线序控制信号时对所述四个链路按照LINK1、LINK2、LINK3、LINK4排列次序。

6.根据权利要求3所述的四链路的LVDS视频信号转换为MIPI视频信号方法，其特征在于：所述步骤3中形成所述RGB视频信号后，接收所述LVDS同步模式控制信号，检测所述RGB视频信号是否为低电平有效，如果所述RGB视频信号为低电平有效，将所述RGB信号输出；如果所述RGB视频信号为高电平有效，将所述RGB信号转为低电平有效后将所述RGB信号输出，输出时发出MIPI视频转换启动信号。

7.根据权利要求3所述的四链路的LVDS视频信号转换为MIPI视频信号方法，其特征在于：所述执行MIPI转换处理的配置操作和MIPI显示模组初始化操作包括接收MIPI转换初始化命令后执行MIPI转换处理的配置操作，确认配置操作完成后再执行所述MIPI模组初始化命令，并将MIPI模组初始化命令以MIPI命令的形式传输给MIPI显示模组，完成模组初始化操作，之后当收到所述MIPI视频转换启动信号时发出MIPI视频转换启动命令。

8.根据权利要求6所述的四链路的LVDS视频信号转换为MIPI视频信号方法，其特征在于：将所述RGB信号输出的过程中，对所述RGB视频时钟进行的处理包括：对所述RGB视频时钟的相位进行调整，使其有效边沿能处于所述RGB视频源数据的中心附近，再进行去抖动处理，在所述RGB信号输出时，比较去抖动后的所述RGB视频时钟的有效沿和所述RGB视频源数据中心之间的偏差，并利用延时做微调处理以使所述RGB视频时钟的有效沿和所述RGB视频源数据中心始终保持对齐。

9.根据权利要求7所述的四链路的LVDS视频信号转换为MIPI视频信号方法，其特征在于：所述步骤4中将所述RGB视频信号转换为MIPI视频信号的过程包括：执行MIPI转换处理的配置操作和MIPI显示模组初始化操作后，当接收到所述MIPI视频转换启动命令时开始将接收到的所述RGB视频信号转换为MIPI视频信号传输给所述MIPI显示模组。