CN106057241B - 用于控制在阵列单元中的电流的方法和设备 - Google Patents

用于控制在阵列单元中的电流的方法和设备 Download PDF

Info

Publication number
CN106057241B
CN106057241B CN201610229698.3A CN201610229698A CN106057241B CN 106057241 B CN106057241 B CN 106057241B CN 201610229698 A CN201610229698 A CN 201610229698A CN 106057241 B CN106057241 B CN 106057241B
Authority
CN
China
Prior art keywords
transistor
access point
voltage
array
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610229698.3A
Other languages
English (en)
Other versions
CN106057241A (zh
Inventor
W.阿勒斯
G.库拉托洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN106057241A publication Critical patent/CN106057241A/zh
Application granted granted Critical
Publication of CN106057241B publication Critical patent/CN106057241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

本公开涉及用于控制在阵列单元中的电流的方法和设备。本发明一般涉及用于控制电流的方法和设备，并且更具体地涉及用于控制在阵列单元中的电流的方法和设备。根据本发明的实施例，提供用于控制在阵列单元中的电流的方法。所述方法包括：施加供应电压到晶体管的第一访问点；把所述晶体管的第二访问点预先充电到预定的电压；施加控制电压到所述晶体管的第三访问点；以及对所述晶体管的第二访问点放电以接通所述晶体管，这导致通过连接到所述晶体管的阵列单元的电流流动。

Description

用于控制在阵列单元中的电流的方法和设备
技术领域
本发明一般涉及用于控制电流的方法和设备，并且更具体地涉及用于控制在阵列单元中的电流的方法和设备。
背景技术
许多存储器阵列配置需要在读出（sense）期间强制电流并且读出（read out）电压或者强制高电流以尽可能快速地改变阵列单元的状态的操作。
然而这些操作经常缺少准确性，因为存在于选择路径上的寄生电阻和电容使电流控制减速。
存储器装置一般包括布置在阵列中并且被配置为储存数据的多个存储器单元。存储器单元被布置在行和列的规则阵列中。存储器阵列进一步包括多个字线和多个位线。每个字线可以被耦合到存储器单元的行，而每个位线可以被耦合到存储器单元的列。例如如果单元阵列包括n*m列存储器单元，则所述存储器装置可以包括n*m个位线。类似地，如果单元阵列包括p行存储器单元，则所述存储器装置可以包括p个字线。包括n*m列存储器单元和p行存储器单元的单元阵列可以于是总共包括p*n*m个存储器单元。采用字线和位线以访问存储器单元用于读取、擦除和编程。一般地，通过施加特定电压到耦合到特定存储器单元的字线以及位线来读取、擦除或编程特定存储器单元。
存储器装置此外可以包括多个读出放大器。所述读出放大器用于通过把小的电压摆动放大到可辨认的逻辑电平来读出位线的逻辑电平。因此，读出放大器有助于读出存储器单元。
存储器装置可以包括读出放大器-位线多路复用器块，其把读出放大器耦合到位线，所述位线被耦合到在单元阵列中的存储器单元的列。采用读出放大器-位线多路复用器块以减少操作存储器单元的特定数量的列所需要的读出放大器的数量。如以上描述的那样，如果单元阵列包括n*m列存储器单元，即n*m个位线，并且采用允许1：m多路复用的读出放大器-位线多路复用器块，则n个读出放大器足够操作所述n*m个位线。n个读出放大器中的每个可以被耦合到数据线。因此，存储器装置可以包括n个数据线。
带有储存1兆位数据的容量的示例性传统存储器装置可以包括单元阵列，所述单元阵列包括1048576（= 1024 x 1024）个存储器单元。所述1048576个存储器单元可以被布置在包括512行（即，512个字线）以及2048列（即，2048个位线）的规则阵列中。如果采用允许1：64多路复用的读出放大器-位线多路复用器块，则32个读出放大器足够读出所述1048576个存储器单元中的每个（32位数据字）。如果读出放大器-位线多路复用器块允许1：128多路复用，则16个读出放大器足够（16位数据字）。
由于存储器单元阵列的结构，在阵列单元中的精确的电流控制是困难的。例如当将完成写入操作时，诸如位线和多路复用器电容和等效电阻的存在于选择路径上的寄生电阻和电容使电流控制减速，这导致在阵列单元中的无效电流控制。
为了这些或其他原因，需要用于控制在阵列单元中的电流的改进的方法和/或设备。
发明内容
根据本发明的方面，提供用于控制在阵列单元中的电流的方法。所述方法包括：施加供应电压到晶体管的第一访问点；把所述晶体管的第二访问点预先充电到预定的电压；施加控制电压到所述晶体管的第三访问点；以及对所述晶体管的第二访问点放电以接通所述晶体管，这导致通过连接到所述晶体管的阵列单元的电流流动。
根据本发明的进一步方面，提供用于控制在阵列单元中的电流的设备。所述设备包括：晶体管，具有第一访问点、第二访问点和第三访问点并且被配置为经由第一访问点接收供应电压并且经由第三访问点接收控制电压；第一电流控制装置，被配置为把所述晶体管的第二访问点预先充电到预定电压；第二电流控制装置，被配置为对经由第三访问点接收控制电压的晶体管的第二访问点放电，因此接通所述晶体管，这导致通过连接到所述晶体管的阵列单元的电流流动。
附图说明
附图被包含以提供对本发明的进一步理解并且被并入在本说明书中并组成本说明书的部分。附图图解本发明的实施例并且与描述一起用于解释本发明的原理。本发明的其他实施例以及本发明的许多预期的优点将容易被领会，由于它们通过参考下面的具体描述而变得更好理解。
图1示出根据本发明的实施例的用于控制在阵列单元中的电流的设备和阵列单元的示意性表示。
图2示出根据本发明的进一步实施例的用于控制在阵列单元中的电流的设备和阵列单元的示意性表示。
图3示出根据本发明的实施例的用于控制在阵列单元中的电流的方法的示意性表示。
图4示出根据本发明的进一步实施例的用于控制在阵列单元中的电流的设备和阵列单元的示意性表示。
具体实施方式
在下面的具体描述中，参考附图，所述附图形成本文中的部分并且在其中经由图解示出在其中可以实践本发明的特定实施例。将理解可以利用其他实施例并且可以进行结构的或其他的改变而不脱离本发明的范围。因此下面的具体描述将不以限制的意义被理解，并且本发明的范围由所附的权利要求来限定。
许多存储器阵列配置需要在读出期间强制电流并且读出电压或者强制高电流以尽可能快速地改变阵列单元的状态的操作。
然而这些操作经常缺少准确性，因为诸如位线和多路复用器电容和等效电阻的存在于选择路径上的寄生电阻和电容使电流控制减速，这导致在阵列单元中的无效电流控制。
存储器装置一般包括布置在阵列中并且配置为储存数据的多个存储器单元。存储器单元被布置在行和列的规则阵列中。存储器阵列进一步包括多个字线和多个位线。每个字线可以被耦合到存储器单元的行，而每个位线可以被耦合到存储器单元的列。例如如果单元阵列包括n*m列存储器单元，则所述存储器装置将包括n*m个位线。类似地，如果单元阵列包括p行存储器单元，则所述存储器装置将包括p个字线。包括n*m列存储器单元和p行存储器单元的单元阵列于是将总共包括p*n*m个存储器单元。采用字线和位线以访问存储器单元用于读取、擦除和编程。一般地，通过施加特定电压到耦合到特定存储器单元的字线以及位线来读取、擦除或编程特定存储器单元。
存储器装置此外包括多个读出放大器。所述读出放大器用于通过把小的电压摆动放大到可辨认的逻辑电平来读出位线的逻辑电平。因此，读出放大器有助于读出存储器单元。
存储器装置可以包括读出放大器-位线多路复用器块，其把读出放大器耦合到位线，所述位线被耦合到在单元阵列中的存储器单元的列。采用读出放大器-位线多路复用器块以减少操作存储器单元的特定数量的列所需要的读出放大器的数量。如以上描述的那样，如果单元阵列包括n*m列存储器单元，即n*m个位线，并且采用允许1：m多路复用的读出放大器-位线多路复用器块，则n个读出放大器足够操作n*m个位线。n个读出放大器中的每个可以被耦合到数据线。因此，存储器装置可以包括n个数据线。
带有储存1兆位数据的容量的示例性传统存储器装置可以包括单元阵列，所述单元阵列包括1048576（= 1024 x 1024）个存储器单元。所述1048576个存储器单元可以被布置在包括512行（即，512个字线）以及2048列（即，2048个位线）的规则阵列中。如果采用允许1：64多路复用的读出放大器-位线多路复用器块，则32个读出放大器足够读出所述1048576个存储器单元中的每个（32位数据字）。如果读出放大器-位线多路复用器块允许1：128多路复用，则16个读出放大器足够（16位数据字）。
通常，数据以数据字从单元阵列读取并且被写入到单元阵列。在描述的存储器装置中，数据字可以包括n个位。因此，通常同时访问n个存储器单元。这n个存储器单元一般被耦合到共同字线。为了访问单元阵列的这样一组n个存储器单元，第一电压被施加到p个字线中的一个，即被施加到耦合到将被访问的n个存储器单元的字线，并且第二电压被施加到n*m个位线中的n个，即被施加到耦合到将被访问的n个存储器单元的n个位线。读出放大器-位线多路复用器块然后把这n个位线耦合到n个读出放大器。最终，n个读出放大器把n个信号供应到n个数据线。因此，在以上描述的存储器装置中，能够访问单元阵列的所有p*n*m个存储器单元。
为了促进对本发明的理解，在下面的描述中，参考访问单元阵列的单个存储器单元。然而在实践中，一般将不单独访问存储器单元。相反，数据字将从单元阵列读取并且被写入到单元阵列，即将同时访问n个存储器单元。
由于存储器单元阵列的结构，在阵列单元中的精确的电流控制是困难的。例如当将完成写入操作时，诸如位线和多路复用器电容和等效电阻的存在于选择路径上的寄生电阻和电容使电流控制减速，这导致在阵列单元中的无效电流控制。
如果首先设置选择的阵列单元的位线的电压，电流限制器用于限制在位线中流动的电流，并且选择的单元的字线从0V切换到它的最终电平，则选择的单元将经受（see）无限制的电流和错误的电压达某一时间，因为位线和它的等效电容必须被从它的初始值充电到由电流限制所约束的最终值。
如果首先设置选择的阵列单元的字线的电压，然后位线电压从0V线性增加到它的最终电平，则选择的单元将经受电流增加达一个时间时期，所述时间时期是这个操作的建立时间。因此在所述操作的建立时间期间，阵列单元以高于0A但是低于用于写入操作的电流的最终值的电流操作，这导致在这个时间时期期间执行软写入操作。
相似的问题出现在存储器单元阵列中，所述存储器单元阵列对于每个阵列单元具有三个连接或访问点：两个连接用于以上描述的位线和字线并且附加的连接用于源线（source line）。在具有位线、源线和字线的单元阵列中，必须选择阵列单元的所有三个线以选择阵列单元。
对于无源阵列单元，诸如相变存储器单元和阻性存储器单元，例如需要选择器晶体管来选择特定（无源）阵列单元。使其栅极连接到字线的选择器晶体管连接阵列单元的位线和源线。通过分别施加电压在连接到特定阵列单元的位线和源线上并且选择阵列单元的字线（即，施加电压到阵列单元的选择器晶体管的栅极）以接通连接所述阵列单元的位线和源线的选择器晶体管来选择特定的阵列单元。针对源线的附加的连接帮助避免在单元阵列之内的漏电。
因此，第一访问点可以被连接到单元阵列的全局位线，第二访问点可以被连接到单元阵列的全局源线，并且第三访问点可以被连接到单元阵列的字线。
由于具有位线、源线和字线的存储器单元阵列的相似的结构，当在例如执行在这样的存储器装置的阵列单元中的写入操作时需要精确的电流控制时将出现相似的问题。诸如位线、源线和多路复用器电容和等效电阻的存在于选择路径上的寄生电阻和电容使电流控制减速或者创建电流过冲，这又导致在这样的阵列单元中的无效电流控制。
图1示出根据本发明的实施例的用于控制在阵列单元中的电流的设备和阵列单元的示意性表示。
阵列单元可以是存储器单元，其是存储器装置的存储器单元阵列的部分。存储器装置可以是任何种类的非易失性存储器装置，诸如，例如ROM、闪速存储器、相变存储器、阻性存储器、磁阻存储器、铁电存储器、导电桥接RAM（CBRAM）等，和/或易失性存储器，诸如，例如RAM、DRAM、SRAM等。
在图1中示出的用于控制在阵列单元中的电流的设备包括：诸如开关的例如可以被实施为晶体管的第一电流控制装置130；例如可以被实施为晶体管的第二电流控制装置140；以及具有第一访问点121、第二访问点122和第三访问点123的晶体管120，尤其是n沟道场效应晶体管（n-FET）。
第一访问点121可以是晶体管120的漏极端子或者可以被连接到晶体管120的漏极端子。第二访问点122可以是晶体管120的源极端子或者可以被连接到晶体管120的源极端子。第三访问点123可以是晶体管120的栅极端子或者可以被连接到晶体管120的栅极端子。
第一访问点121经由连接151a和151b被连接到供应电压，诸如位线、尤其是全局位线的供应电压，并且经由连接151c被连接到阵列单元或阵列元件110。第二访问点122经由连接154被连接到第一电流控制装置130，并且经由连接156a被连接到第二控制装置140，以及经由连接156b被连接到晶体管120，例如连接到晶体管120的源极。第三访问点经由连接157b被连接到控制电压，诸如字线的选择电压，并且经由连接157a被连接到晶体管120，尤其是晶体管120的栅极。
第一访问点可以被连接到包括阵列单元110的单元阵列的全局位线，第二访问点可以被连接到包括阵列单元110的单元阵列的全局源线，并且第三访问点123可以被连接到包括阵列单元110的单元阵列的字线。
第一电流控制装置130经由连接151a和153被进一步连接到供应电压，诸如位线、尤其是全局位线的供应电压，并且被配置为经由连接158在它的控制输入处接收控制信号。第二电流控制装置140经由连接155被进一步连接到供应电压，诸如源线、尤其是全局源线的供应电压，并且被配置为经由连接159接收控制信号。阵列单元110经由连接152被进一步连接到晶体管120，例如被连接到晶体管120的漏极。
现将具体描述用于控制在描绘在图1中的阵列单元中的电流的设备的功能性。
可以被连接到全局位线的第一访问点121被充电到例如位线的供应电压VDD。通过经由它的控制输入来适当地控制第一电流控制装置130，把经由第一电流控制装置130被连接到例如全局位线的第二访问点122充电到预定电压。然后，控制电压被施加到第三访问点123。
假定三个操作（施加供应电压VDD到第一访问点121、施加预定电压到第二访问点122以及施加控制电压到第三访问点）被设计为使得n沟道晶体管（n-FET）120在这个初始阶段期间将不接通，这三个操作可以大体上同时执行。
施加到第二访问点122的预定电压可以等于VDD或者可以小于VDD，但是大于施加到第三访问点123的控制电压VG减去n-FET 120的阈值电压Vth，即大于VG – Vth的电压，以便n-FET 120在这个初始阶段期间将不接通。为了减少对第二访问点122预先充电所需要的功率并且减少把第二访问点122放电到电压VG - Vth（这接通晶体管120）所需要的时间，把第二访问点122预先充电到接近VG – Vth的电压可以是有利的。为此，附加的开关（没有画在图1中）可以被包含在连接153中，其中附加的开关可以被控制以从例如位线的供应电压断开第一控制装置并且把第一控制装置连接到提供期望的预定电压的另一个供应电压。
然后，第一电流控制装置130被控制以关断从供应电压断开第二访问点122。大体上同时，第二电流控制装置140被控制以对第二访问点122放电，其中第二访问点122以恒定电流Iref有利地放电。
当仍然施加到第二访问点122的电压达到VG – Vth（即，施加到第三访问点123的控制电压减去n-FET 120的阈值电压）时，n-FET 120将接通在例如它的漏极与阵列单元110之间的连接152并且很快地对所述连接152放电直到在阵列单元中的电压降将是Rcell*Iref，其然后独立于在第一和第二访问点121和122上的电压降，其中Rcell是阵列单元110的电阻并且Iref是由第二电流控制装置140限定的最大电流。
因此，由于施加到阵列单元的电压的突然改变，在阵列单元110中的电流将非常快地增加：与由于它们的位/源线和多路复用器电容和等效电阻而具有相当高的寄生电容和电阻的全局位和源线相对比，在晶体管120与阵列单元110之间的连接152与位和源线相比具有微小的寄生电容和电阻，由于连接152是非常短的局部连接（即，它不连接不同阵列单元）并且不包括任何附加的装置。因此，不带有电流过冲的快速电流改变是可行的，并且没有（或者至少没有显著地）由于寄生电容和电阻而使电流控制减速，并且能够通过在图1中示出的根据本发明的实施例的设备来精确地控制在阵列单元110中的电流。
图2示出根据本发明的进一步实施例的用于控制在阵列单元中的电流的设备和阵列单元的示意性表示。
阵列单元可以是存储器单元，其是存储器装置的存储器单元阵列的部分。存储器装置可以是任何种类的非易失性存储器装置，诸如，例如ROM、闪速存储器、相变存储器、阻性存储器、磁阻存储器、铁电存储器、导电桥接RAM（CBRAM）等，和/或易失性存储器，诸如，例如RAM、DRAM、SRAM等。
在图2中示出的用于控制在阵列单元中的电流的设备与在图1中示出的设备相似，但是另外包括第一开关270和第二开关280。第一开关270可以是包括阵列单元110的单元阵列的位线多路复用器的部分，并且第二开关280可以是包括阵列单元110的单元阵列的源线多路复用器的部分。
在图2中示出的用于控制在阵列单元中的电流的设备包括：诸如开关的例如可以被实施为晶体管的第一电流控制装置130；例如可以被实施为晶体管的第二电流控制装置240；可以被实施为数字开关的第一开关270；可以被实施为数字开关的第二开关280；以及具有第一访问点121、第二访问点122和第三访问点123的晶体管120，尤其是n沟道场效应晶体管（n-FET）。
第一访问点121可以是晶体管120的漏极端子或者可以被连接到晶体管120的漏极端子。第二访问点122可以是晶体管120的源极端子或者可以被连接到晶体管120的源极端子。第三访问点123可以是晶体管120的栅极端子或者可以被连接到晶体管120的栅极端子。
第一访问点121经由第一开关270和连接151a和151b被连接到供应电压，诸如位线、尤其是全局位线的供应电压，并且经由连接151c被连接到阵列单元或阵列元件110。第二访问点122经由连接154被连接到第一电流控制装置130，并且经由连接156a被连接到第二控制装置240，以及经由连接156b被连接到晶体管120，例如连接到晶体管120的源极。第三访问点经由连接157b被连接到控制电压，诸如字线的选择电压，并且经由连接157a被连接到晶体管120，尤其是晶体管120的栅极。
第一访问点可以被连接到包括阵列单元110的单元阵列的全局位线，第二访问点可以被连接到包括阵列单元110的单元阵列的全局源线，并且第三访问点123可以被连接到包括阵列单元110的单元阵列的字线。
第一电流控制装置130经由连接151a和153被进一步连接到供应电压，诸如位线、尤其是全局位线的供应电压，并且被配置为经由连接158在它的控制输入处接收控制信号。第二电流控制装置240经由第二开关280和连接155a和155b被进一步连接到供应电压，诸如源线、尤其是全局源线的供应电压，并且被配置为经由连接159接收控制信号。阵列单元110经由连接152被进一步连接到晶体管120，例如被连接到晶体管120的漏极。
现将具体描述用于控制在描绘在图2中的阵列单元中的电流的设备的功能性。
接通第一开关270以把被连接到例如全局位线的第一访问点121充电到例如位线的供应电压VDD。通过经由它的控制输入来适当地控制第一电流控制装置130，把经由第一电流控制装置130被连接到例如全局位线的第二访问点122充电到预定电压。然后，控制电压被施加到第三访问点123。
假定三个操作（施加供应电压VDD到第一访问点121、施加预定电压到第二访问点122以及施加控制电压到第三访问点）被设计为使得n沟道晶体管（n-FET）120在这个初始阶段期间将不接通，这三个操作可以大体上同时执行。
施加到第二访问点122的预定电压可以等于VDD或者可以小于VDD，但是大于施加到第三访问点123的控制电压VG减去n-FET 120的阈值电压Vth，即大于VG – Vth的电压，以便n-FET 120在这个初始阶段期间将不接通。为了减少对第二访问点122预先充电所需要的功率并且减少把第二访问点122放电到电压VG - Vth（这接通晶体管120）所需要的时间，把第二访问点122预先充电到接近VG – Vth的电压可以是有利的。为此，附加的开关（没有画在图2中）可以被包含在连接153中，其中附加的开关可以被控制以从例如位线的供应电压断开第一控制装置并且把第一控制装置连接到提供期望的预定电压的另一个供应电压。
然后，第一电流控制装置130被控制以关断从供应电压断开第二访问点122。大体上同时，第二开关280被接通以经由第二电流控制装置240对第二访问点122放电，其中第二电流控制装置240被有利地控制使得第二访问点122以恒定电流Iref放电。
当仍然施加到第二访问点122的电压达到VG – Vth（即，施加到第三访问点123的控制电压减去n-FET 120的阈值电压）时，n-FET 120将接通在例如它的漏极与阵列单元110之间的连接152并且很快地对所述连接152放电直到在阵列单元中的电压降将是Rcell*Iref，其然后独立于在第一和第二访问点121和122上的电压降，其中Rcell是阵列单元110的电阻并且Iref是由第二电流控制装置240限定的最大电流。
因此，由于施加到阵列单元的电压的突然改变，在阵列单元110中的电流将非常快地增加：与由于它们的位/源线和多路复用器电容和等效电阻而具有相当高的寄生电容和电阻的全局位和源线相对比，在晶体管120与阵列单元110之间的连接152与位和源线相比具有微小的寄生电容和电阻，由于连接152是非常短的局部连接（即，它不连接不同阵列单元）并且不包括任何附加的装置。因此，不带有电流过冲的快速电流改变是可行的，并且没有（或者至少没有显著地）由于寄生电容和电阻而使电流控制减速，并且能够通过在图2中示出的根据本发明的实施例的设备来精确地控制在阵列单元110中的电流。
图3示出根据本发明的实施例的示例性方法、尤其是用于控制在阵列单元中的电流的方法的示意性表示。所述示例性方法包括：施加供应电压到晶体管的第一访问点（步骤302）；把所述晶体管的第二访问点预先充电到预定的电压（步骤304）；施加控制电压到所述晶体管的第三访问点（步骤306）；以及对所述晶体管的第二访问点放电以接通所述晶体管，这导致通过连接到所述晶体管的阵列单元的电流流动（步骤308）。晶体管120可以是n沟道场效应晶体管（n-FET）。
施加到第二访问点122的预定电压可以等于供应电压（VDD）或者可以小于VDD，但是大于施加到n沟道晶体管120的控制电压（VG）减去晶体管120的阈值电压Vth，即大于VG –Vth的电压，以便晶体管120在这个初始阶段期间将不接通。为了减少对第二访问点122预先充电所需要的功率并且减少把第二访问点122放电到电压VG - Vth（这接通晶体管120）所需要的时间，把第二访问点122预先充电到接近VG – Vth的电压可以是有利的。
假定三个操作被设计为使得n沟道晶体管（n-FET）120在这个初始阶段期间将不接通，步骤302、304和306可以大体上同时执行。然而，步骤302、304和306也可以接着执行。然后在步骤308中，通过对晶体管的第二访问点放电来接通n沟道晶体管120。n沟道晶体管120将然后很快地对在例如它的漏极与阵列单元110之间的连接152放电，导致电流流过阵列单元。在阵列单元中的电压降将非常快地达到Rcell*Iref，其然后独立于在第一和第二访问点121和122上的电压降，其中Rcell是阵列单元110的电阻并且Iref是由第二电流控制装置140限定的最大电流。
接通晶体管120导致在阵列单元110中的电流的非常快速的增加，由于在晶体管120与阵列单元110之间的连接152是非常短的局部连接（即，它不连接不同阵列单元）并且不包括任何附加的装置。因此，不带有电流过冲的快速电流改变是可行的，并且没有（或者至少没有显著地）由于寄生电容和电阻而使电流控制减速，并且能够使用在图3中示出的根据本发明的实施例的方法来精确地控制在阵列单元110中的电流。
图4示出根据本发明的进一步实施例的用于控制在阵列单元中的电流的设备和阵列单元的示意性表示。
阵列单元可以是存储器单元，其是存储器装置的存储器单元阵列的部分。存储器装置可以是任何种类的非易失性存储器装置，诸如，例如ROM、闪速存储器、相变存储器、阻性存储器、磁阻存储器、铁电存储器、导电桥接RAM（CBRAM）等，和/或易失性存储器，诸如，例如RAM、DRAM、SRAM等。
在图4中示出的用于控制在阵列单元中的电流的设备包括：例如可以被实施为晶体管的电流控制装置440；以及具有第一访问点121、第二访问点122以及第三访问点123的晶体管120，尤其是n沟道场效应晶体管（n-FET）。
第一访问点121可以是晶体管120的漏极端子或者可以被连接到晶体管120的漏极端子。第二访问点122可以是晶体管120的源极端子或者可以被连接到晶体管120的源极端子。第三访问点123可以是晶体管120的栅极端子或者可以被连接到晶体管120的栅极端子。
第一访问点121经由连接451a被连接到供应电压，诸如位线、尤其是全局位线的供应电压，并且经由连接451b被连接到阵列单元或阵列元件110。第二访问点122经由连接156a被连接到电流控制装置440，以及经由连接156b被连接到晶体管120，例如连接到晶体管120的源极。第三访问点经由连接157b被连接到控制电压，诸如字线的选择电压，并且经由连接157a被连接到晶体管120，尤其是晶体管120的栅极。
第一访问点可以被连接到包括阵列单元110的单元阵列的全局位线，第二访问点可以被连接到包括阵列单元110的单元阵列的全局源线，并且第三访问点123可以被连接到包括阵列单元110的单元阵列的字线。
电流控制装置440经由连接155被进一步连接到供应电压，诸如源线尤其是全局源线的供应电压，并且被配置为经由连接159接收控制信号。阵列单元110被进一步经由连接152连接到晶体管120，例如连接到晶体管120的漏极。
现将具体描述用于控制在描绘在图4中的阵列单元中的电流的设备的功能性。
可以被连接到全局位线的第一访问点121被充电到例如位线的供应电压VDD。通过经由它的控制输入来适当地控制电流控制装置440，把经由电流控制装置440被连接到例如全局源线的第二访问点122充电到预定电压。然后，控制电压被施加到第三访问点123。
假定三个操作（施加供应电压VDD到第一访问点121、施加预定电压到第二访问点122以及施加控制电压到第三访问点）被设计为使得n沟道晶体管（n-FET）120在这个初始阶段期间将不接通，这三个操作可以大体上同时执行。
施加到第二访问点122的预定电压是大于施加到第三访问点123的控制电压VG减去n-FET 120的阈值电压Vth的电压，即大于VG – Vth的电压，以便n-FET 120在这个初始阶段期间将不接通。为了减少对第二访问点122预先充电所需要的功率并且减少把第二访问点122放电到电压VG - Vth（这接通晶体管120）所需要的时间，把第二访问点122预先充电到接近VG – Vth的电压可以是有利的。
为了把第二访问点122预先充电到预定电压，附加的开关（没有画在图4中）可以被包含在连接155中，其中附加的开关可以被控制以从例如源线的供应电压断开电流控制装置440并且把电流控制装置440连接到提供期望的预定电压的另一个供应电压。然而在图4中示出的实施例中，附加的开关可以被包含在连接155所连接到的全局源线中，以便对于一个全局源线需要仅仅一个附加开关。因此经由连接155供应的电压在图4中示出的实施例中是可变的：在初始阶段中，当第二访问点122被预先充电时，经由连接155供应预定电压，然后当第二访问点122被放电时，经由连接155来供应（全局）源线的供应电压。
因此，在使第二访问点122预先充电后，电流控制装置440然后被控制以通过连接第二访问点122到进一步的电压源（例如，全局源线的供应电压）来对第二访问点122放电，其中第二访问点122以恒定电流Iref被有利地放电。
当仍然施加到第二访问点122的电压达到VG – Vth（即，施加到第三访问点123的控制电压减去n-FET 120的阈值电压）时，n-FET 120将接通在例如它的漏极与阵列单元110之间的连接152并且很快地对所述连接152放电直到在阵列单元中的电压降将是Rcell*Iref，其然后独立于在第一和第二访问点121和122上的电压降，其中Rcell是阵列单元110的电阻并且Iref是由电流控制装置440限定的最大电流。
因此，由于施加到阵列单元的电压的突然改变，在阵列单元110中的电流将非常快地增加：与由于它们的位/源线和多路复用器电容和等效电阻而具有相当高的寄生电容和电阻的全局位和源线相对比，在晶体管120与阵列单元110之间的连接152与位和源线相比具有微小的寄生电容和电阻，由于连接152是非常短的局部连接（即，它不连接不同阵列单元）并且不包括任何附加的装置。因此，不带有电流过冲的快速电流改变是可行的，并且没有（或者至少没有显著地）由于寄生电容和电阻而使电流控制减速，并且能够通过在图4中示出的根据本发明的实施例的设备来精确地控制在阵列单元110中的电流。
尽管在本文中已图解和描述特定实施例，但是将由本领域中的普通技术人员领会到各种替选的和/或等效的实施方式可以代替示出和描述的特定实施例，而不脱离本发明的范围。本申请旨在覆盖在本文中讨论的特定实施例的任何改编或变化。因此，旨在仅由权利要求和其等同物来限制本发明。

Claims (18)

1.一种用于控制在阵列单元中的电流的方法，所述方法包括：
施加供应电压到可操作地耦合到所述阵列单元的晶体管的第一访问点；
把所述晶体管的第二访问点预先充电到预定电压；
施加控制电压到所述晶体管的第三访问点；以及
对所述晶体管的第二访问点放电以接通所述晶体管，这导致通过连接到所述晶体管的阵列单元的电流流动，
其中所述预定电压接近通过从施加到所述晶体管的第三访问点的控制电压减去所述晶体管的阈值电压而得到的电压，大于通过从所述控制电压减去所述晶体管的阈值电压而得到的电压，并且小于所述控制电压。
2.根据权利要求1所述的方法，其中电流控制装置通过把所述晶体管的第二访问点连接到预定电压来对所述晶体管的第二访问点预先充电，并且通过把所述晶体管的第二访问点连接到进一步供应电压来对所述晶体管的第二访问点放电。
3.根据权利要求1所述的方法，其中依靠第一电流控制装置来完成对所述晶体管的第二访问点预先充电，所述第一电流控制装置把所述晶体管的第二访问点连接到供应电压、控制电流使得所述晶体管的第二访问点被充电到预定电压、以及在依靠第二电流控制装置对所述晶体管的第二访问点放电之前从供应电压断开所述晶体管的第二访问点。
4.根据权利要求1所述的方法，其中以恒定电流对所述晶体管的第二访问点放电。
5.根据权利要求1所述的方法，其中供应电压是连接到阵列单元的位线的供应电压。
6.根据权利要求1所述的方法，其中控制电压是连接到阵列单元的字线的选择电压，其中所述第一访问点被配置为连接到单元阵列的全局位线，所述第二访问点被配置为连接到单元阵列的全局源线，并且所述第三访问点被配置为连接到单元阵列的字线。
7.根据权利要求1所述的方法，其中大体上同时完成把晶体管的第一访问点连接到供应电压、对所述晶体管的第二访问点预先充电、以及施加控制电压到所述晶体管的第三访问点的步骤。
8.一种用于控制在阵列单元中的电流的设备，所述设备包括：
晶体管，可操作地耦合到所述阵列单元并具有第一访问点、第二访问点和第三访问点，并且被配置为经由第一访问点接收供应电压并且经由第三访问点接收控制电压；
第一电流控制装置，被配置为把所述晶体管的第二访问点预先充电到预定电压；以及
第二电流控制装置，被配置为对经由第三访问点接收控制电压的所述晶体管的第二访问点放电，因此接通所述晶体管，这导致通过连接到所述晶体管的阵列单元的电流流动，
其中所述预定电压接近通过从施加到所述晶体管的第三访问点的控制电压减去所述晶体管的阈值电压而得到的电压，大于通过从所述控制电压减去所述晶体管的阈值电压而得到的电压，并且小于所述控制电压。
9.根据权利要求8所述的设备，其中第一电流控制装置被配置为通过把所述晶体管的第二访问点连接到供应电压、控制电流使得所述晶体管的第二访问点被充电到预定电压、以及在通过第二电流控制装置对所述晶体管的第二访问点放电之前从供应电压断开所述晶体管的第二访问点来对所述晶体管的第二访问点预先充电到预定电压。
10.根据权利要求8所述的设备，其中第二电流控制装置被配置为以恒定电流对所述晶体管的第二访问点放电。
11.根据权利要求8所述的设备，其中所述晶体管是n沟道场效应晶体管。
12.根据权利要求11所述的设备，其中预定电压等于或小于供应电压。
13.根据权利要求8所述的设备，其中供应电压是连接到阵列单元的位线的供应电压。
14.根据权利要求8所述的设备，其中控制电压是连接到阵列单元的字线的选择电压，其中所述第一访问点被配置为连接到单元阵列的全局位线，所述第二访问点被配置为连接到单元阵列的全局源线，并且所述第三访问点被配置为连接到单元阵列的字线。
15.根据权利要求8所述的设备，其中阵列单元是存储器阵列单元。
16.一种用于控制在阵列单元中的电流的设备，所述设备包括：
用于施加供应电压到可操作地耦合到所述阵列单元的晶体管的第一访问点的装置；
用于把所述晶体管的第二访问点预先充电到预定电压的装置；
用于把控制电压施加到所述晶体管的第三访问点的装置；以及
用于对所述晶体管的第二访问点放电以接通所述晶体管——这导致通过连接到所述晶体管的阵列单元的电流流动——的装置，
其中所述预定电压接近通过从施加到所述晶体管的第三访问点的控制电压减去所述晶体管的阈值电压而得到的电压，大于通过从所述控制电压减去所述晶体管的阈值电压而得到的电压，并且小于所述控制电压。
17.根据权利要求16所述的设备，其中用于预先充电的装置和用于放电的装置被包括在电流控制装置中，所述电流控制装置被配置为通过把所述晶体管的第二访问点连接到预定电压来对所述晶体管的第二访问点预先充电并且通过把所述晶体管的第二访问点连接到进一步的供应电压来对所述晶体管的第二访问点放电。
18.根据权利要求16所述的设备，其中用于对所述晶体管的第二访问点预先充电的装置和被配置为把所述晶体管的第二访问点连接到供应电压、控制电流使得所述晶体管的第二访问点被充电到预定电压、以及在通过用于对所述晶体管的第二访问点放电的装置对所述晶体管的第二访问点放电之前从供应电压断开所述晶体管的第二访问点。
CN201610229698.3A 2015-04-14 2016-04-14 用于控制在阵列单元中的电流的方法和设备 Active CN106057241B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015004824.4A DE102015004824A1 (de) 2015-04-14 2015-04-14 Verfahren und Vorrichtung zum Steuern von Strom in einer Array-Zelle
DE102015004824.4 2015-04-14

Publications (2)

Publication Number Publication Date
CN106057241A CN106057241A (zh) 2016-10-26
CN106057241B true CN106057241B (zh) 2020-11-10

Family

ID=57043240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610229698.3A Active CN106057241B (zh) 2015-04-14 2016-04-14 用于控制在阵列单元中的电流的方法和设备

Country Status (4)

Country Link
US (1) US9558797B2 (zh)
JP (1) JP6211130B2 (zh)
CN (1) CN106057241B (zh)
DE (1) DE102015004824A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140530A (ja) * 2008-12-09 2010-06-24 Sony Corp 半導体装置
JP2010140526A (ja) * 2008-12-09 2010-06-24 Sony Corp 半導体装置
CN101789262A (zh) * 2009-01-22 2010-07-28 索尼公司 可变电阻存储装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3380543D1 (en) * 1982-07-02 1989-10-12 Fujitsu Ltd Semiconductor memory devices with word line discharging circuits
JP2637314B2 (ja) * 1991-08-30 1997-08-06 株式会社東芝 不揮発性メモリ回路
JP3266141B2 (ja) * 1999-05-26 2002-03-18 日本電気株式会社 半導体記憶装置
KR20100054417A (ko) * 2008-11-14 2010-05-25 삼성전자주식회사 상 변화 메모리 장치
US8885399B2 (en) * 2011-03-29 2014-11-11 Nxp B.V. Phase change memory (PCM) architecture and a method for writing into PCM architecture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140530A (ja) * 2008-12-09 2010-06-24 Sony Corp 半導体装置
JP2010140526A (ja) * 2008-12-09 2010-06-24 Sony Corp 半導体装置
CN101789262A (zh) * 2009-01-22 2010-07-28 索尼公司 可变电阻存储装置

Also Published As

Publication number Publication date
CN106057241A (zh) 2016-10-26
US20160307608A1 (en) 2016-10-20
JP2016201165A (ja) 2016-12-01
JP6211130B2 (ja) 2017-10-11
DE102015004824A1 (de) 2016-10-20
US9558797B2 (en) 2017-01-31

Similar Documents

Publication Publication Date Title
US9786333B2 (en) Dual-bit 3-T high density MTPROM array
US20130033929A1 (en) Write scheme in a phase change memory
KR101632428B1 (ko) 전류 검출회로 및 반도체 기억장치
US9361976B2 (en) Sense amplifier including a single-transistor amplifier and level shifter and methods therefor
US9312000B1 (en) Semiconductor apparatus
US9224466B1 (en) Dual capacitor sense amplifier and methods therefor
TW201616503A (zh) 非揮發性記憶體裝置
US9153625B2 (en) Non-volatile semiconductor memory device
KR20150140042A (ko) 워드라인 드라이버 회로 및 이를 포함하는 저항변화 메모리 장치
JP4392404B2 (ja) 仮想接地型不揮発性半導体記憶装置
US9514810B1 (en) Resistive non-volatile memory cell and method for programming same
US10811095B2 (en) Semiconductor storage device
CN105938722B (zh) 可变电阻存储器件及操作其的方法
CN109119107B (zh) 集成电路存储器设备及其操作方法
US11062786B2 (en) One-time programmable memories with low power read operation and novel sensing scheme
CN110299158B (zh) 半导体存储装置
JP2008052841A (ja) 自動セル閾値電圧測定に関する方法、装置及びシステム
CN106057241B (zh) 用于控制在阵列单元中的电流的方法和设备
TW202326948A (zh) 記憶體裝置及降低記憶體裝置的操作電壓的方法
US9472276B1 (en) Semiconductor apparatus for reading stored information of a resistor or cell
US12027205B2 (en) Resistive memory with low voltage operation
US11562789B2 (en) Multiplexer for memory
US20230178153A1 (en) Memory device comprising source switch to float source line of unselected memory cell block, memory array and program method using the same
KR20240085557A (ko) 비휘발성 메모리 장치에서 데이터를 리드하기 위한 장치 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant