CN106024707A - 阵列基板及其制备方法 - Google Patents

阵列基板及其制备方法 Download PDF

Info

Publication number
CN106024707A
CN106024707A CN201610651518.0A CN201610651518A CN106024707A CN 106024707 A CN106024707 A CN 106024707A CN 201610651518 A CN201610651518 A CN 201610651518A CN 106024707 A CN106024707 A CN 106024707A
Authority
CN
China
Prior art keywords
silicon film
film layer
amorphous silicon
substrate
marginal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610651518.0A
Other languages
English (en)
Other versions
CN106024707B (zh
Inventor
杜哲
蔡伟民
周衍旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Vistar Optoelectronics Co Ltd
Original Assignee
Kunshan Guoxian Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Guoxian Photoelectric Co Ltd filed Critical Kunshan Guoxian Photoelectric Co Ltd
Priority to CN201610651518.0A priority Critical patent/CN106024707B/zh
Publication of CN106024707A publication Critical patent/CN106024707A/zh
Application granted granted Critical
Publication of CN106024707B publication Critical patent/CN106024707B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种阵列基板及其制备方法，其中方法包括如下步骤：采用镀膜工艺在基板表面沉积预设厚度的非晶硅膜层；对沉积非晶硅膜层后的基板进行边缘曝光，并采用刻蚀工艺去除位于基板表面边缘位置处的边缘膜厚过渡区的非晶硅膜层；对非晶硅膜层进行结晶工艺，将非晶硅膜层转换为多晶硅膜层。由此解决了传统的阵列基板由于基板表面边缘处的多晶硅膜层厚度不均所导致后续封装不良的问题。

Description

阵列基板及其制备方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种阵列基板及其制备方法。
背景技术
目前，在制备基板(如：低温多晶硅基板)时，为了获取最大面取数，通常会将UV(Ultraviolet Rays，无影胶)胶密封区域排布在基板边缘的非成膜保证区域内。但是，由于沉积在基板表面的硅薄膜在成膜时，位于基板边缘位置的硅薄膜厚度一般是从零逐渐过渡到目标厚度。即，沉积在基板表面的薄膜厚度在基板边缘非成膜保证区域与成膜保证区域之间并不是均匀的，而是逐渐增加至目标厚度的。由此，当采用上述基板进行半导体器件的制备时，在结晶工艺中很容易发生局部结晶不均匀，从而导致刻蚀后基板表面粗糙不平的情况，最终影响所制备器件的封装效果，造成器件封装不良的现象。
发明内容
基于此，有必要针对传统的阵列基板容易造成器件封装不良的问题，提供一种阵列基板及其制备方法。
为实现本发明目的提供的一种阵列基板制备方法，包括如下步骤：
采用镀膜工艺在基板表面沉积预设厚度的非晶硅膜层；
对沉积所述非晶硅膜层后的所述基板进行边缘曝光，并采用刻蚀工艺去除位于所述基板表面边缘位置处的边缘膜厚过渡区的非晶硅膜层；
对所述非晶硅膜层进行结晶工艺，将所述非晶硅膜层转换为多晶硅膜层。
在其中一个实施例中，所述对沉积所述非晶硅膜层后的所述基板进行边缘曝光，包括如下步骤：
采用涂布工艺在所述非晶硅膜层上涂覆光刻胶层，并对所述非晶硅膜层进行曝光和显影处理，将位于所述基板表面边缘位置处的所述边缘膜厚过渡区的非晶硅膜层显露出来。
在其中一个实施例中，所述采用涂布工艺在所述非晶硅膜层上涂覆所述光刻胶层时，所述光刻胶层的厚度为1μm—2μm。
在其中一个实施例中，对所述非晶硅膜层进行曝光时，曝光能量范围为30mJ/cm2—50mJ/cm2。
在其中一个实施例中，所述采用刻蚀工艺去除位于所述基板表面边缘位置处的边缘膜厚过渡区的非晶硅膜层时，所述刻蚀工艺为干法刻蚀或湿法刻蚀；
其中，采用所述干法刻蚀去除所述边缘膜厚过渡区的非晶硅膜层时，所采用的刻蚀气体为CF4、Cl2和SF6中的至少一种；
采用所述湿法刻蚀去除所述边缘膜厚过渡区的非晶硅膜层时，所采用的刻蚀溶液为HF或BOE。
在其中一个实施例中，所述采用刻蚀工艺去除位于所述基板表面边缘位置处的边缘膜厚过渡区的非晶硅膜层之后，还包括采用剥离工艺去除涂覆在所述非晶硅膜层上的所述光刻胶层的步骤。
在其中一个实施例中，所述采用剥离工艺去除所述光刻胶层时，所述剥离工艺为干法剥离或湿法剥离；
其中，采用所述干法剥离时，所采用的剥离气体为O2；
采用所述湿法剥离时，所采用的玻璃溶液为水系剥离液或有机系剥离液。
在其中一个实施例中，所述基板表面边缘位置指的是由所述基板表面的最外侧起至距离所述基板表面最外侧12mm位置止所包括的区域。
在其中一个实施例中，还包括如下步骤：
采用光罩制程对所述多晶硅膜层进行图案化处理，并在图案化处理后的所述多晶硅膜层上进行阵列工艺。
相应的，本发明还提供了一种阵列基板，采用如上任一所述的阵列基板制备方法制备而成。
上述阵列基板制备方法，通过在基板表面沉积预设厚度的非晶硅膜层之后，进行非晶硅膜层结晶转换为多晶硅膜层之前，增加对基板表面边缘位置的曝光处理，并采用刻蚀工艺将沉积在基板表面边缘位置处的边缘膜厚过渡区的非晶硅膜层去除，由此避免了传统的阵列基板制备过程中非晶硅膜层的厚度由基板表面边缘至基板表面中心逐渐增加而导致非晶硅膜层结晶时出现结晶不均的现象，进而也就有效解决了传统的阵列基板由于基板表面边缘处的多晶硅膜层厚度不均所导致后续封装不良的问题，同时还有效提高了基板的利用率。
附图说明
图1为本发明的阵列基板制备方法的一具体实施例的流程图；
图2为采用本发明的阵列基板制备方法在基板上沉积预设厚度的非晶硅膜层后的剖面结构示意图；
图3为采用本发明的阵列基板制备方法在沉积的非晶硅膜层上涂覆光刻胶层后的剖面结构示意图；
图4为采用本发明的阵列基板制备方法对非晶硅膜层进行边缘曝光和显影处理后的剖面结构示意图；
图5为采用本发明的阵列基板制备方法去除位于基板表面边缘位置处的边缘膜厚过渡区的非晶硅膜层后的剖面结构示意图；
图6为采用本发明的阵列基板制备方法剥离非晶硅膜层上的光刻胶层后的剖面结构示意图；
图7为采用本发明的阵列基板制备方法对非晶硅膜层进行结晶工艺，将非晶硅膜层转换为多晶硅膜层后的剖面结构示意图。
具体实施方式
为使本发明技术方案更加清楚，以下结合附图及具体实施例对本发明作进一步详细说明。
首先，需要说明的是，本发明的阵列基板制备方法中所采用的基板可为玻璃基板、薄金属基板或柔性塑料基板等。
参见图1和图2，作为本发明的阵列基板制备方法的一具体实施例，其首先包括步骤S100，采用镀膜工艺在基板110表面沉积预设厚度的非晶硅膜层120。其中，所采用的镀膜工艺可为物理气相沉积，还可为化学气相沉积，具体可根据实际情况进行自由选择。同时，在基板110表面沉积预设厚度的非晶硅膜层120之前，还可先在基板110表面沉积一层缓冲层(图中未示出)，进而再在缓冲层上沉积非晶硅(a-Si)膜层120。
当在基板110表面沉积预设厚度的非晶硅膜层120后，即可通过步骤S200，对沉积非晶硅膜层120后的基板110进行边缘曝光，并采用刻蚀工艺去除位于基板110表面边缘位置处的边缘膜厚过渡区的非晶硅膜层。此处，需要说明的是，参见图4—图7，在本发明的阵列基板制备方法中，基板110表面边缘位置指的是由基板110表面的最外侧起至距离基板110表面最外侧12mm止所包括的区域A。
其中，作为本发明的阵列基板制备方法的一具体实施例，参见图3，当对沉积非晶硅膜层120后的基板110进行边缘曝光时，其首先可采用涂布工艺在非晶硅膜层120上涂覆一定厚度的光刻胶层130。进而，参见图4，再对涂覆光刻胶层130后的非晶硅膜层120进行曝光和显影处理，将位于基板110表面边缘位置处的边缘膜厚过渡区的非晶硅膜层显露出来。此处，应当指出的是，在本发明的阵列基板制备方法的一具体实施例中，采用涂布工艺在非晶硅膜层120上所涂覆的光刻胶层130的厚度优选为1μm—2μm。同时，对非晶硅膜层120进行曝光时，曝光能量范围优选为30mJ/cm2—50mJ/cm2。
当通过在非晶硅膜层120上涂覆一定厚度的光刻胶层130，并对非晶硅膜层120进行边缘曝光处理后，此时位于基板110边缘位置处的边缘膜厚过渡区的非晶硅膜层显露出来。此时，参见图5，再通过采用刻蚀工艺去除边缘膜厚过渡区的非晶硅膜层。其中，应当说明的是，当采用刻蚀工艺去除基板110表面边缘位置处的边缘膜厚过渡区的非晶硅膜层时，刻蚀工艺既可为干法刻蚀，也可为湿法刻蚀。可以理解的是，干法刻蚀指的是用等离子体进行薄膜刻蚀的技术。湿法刻蚀则指的是将刻蚀材料浸泡在腐蚀液内进行腐蚀的技术。
具体的，当采用干法刻蚀去除边缘膜厚过渡区的非晶硅膜层时，所采用的刻蚀气体优选为CF4、Cl2和SF6中的至少一种。此处，应当指出的是，刻蚀气体还可为其他含F(氟)气体以及能够改善刻蚀效果的其他气体，其不限于上述所公开的几种气体。当采用湿法刻蚀去除边缘膜厚过渡区的非晶硅膜层时，所采用的刻蚀溶液优选为HF(氢氟酸)或BOE(Buffered Oxide Etchant，缓冲氧化蚀刻剂BOE溶液)。
参见图6，当采用刻蚀工艺去除位于基板110表面边缘位置处的边缘膜厚过渡区的非晶硅膜层之后，还包括去除涂覆在非晶硅膜层120上的光刻胶层130的步骤。这是由于当采用刻蚀工艺去除边缘非晶硅膜层120后，处于基板110表面非边缘区域处的非晶硅膜层120上还残留有之前所涂覆的光刻胶层130。因此，为了保证阵列基板的正常性能，此时需要将位于基板110表面非边缘区域处的非晶硅膜层120上的光刻胶层130去除。在本发明的阵列基板制备方法的一具体实施例中，去除光刻胶层130时采用剥离工艺。
其中，剥离工艺既可为干法剥离，也可为湿法剥离。可以理解的是，干法剥离指的是采用等离子体作为剥离气体进行薄膜剥离的技术。湿法剥离则指的是使用剥离溶液进行薄膜腐蚀剥离的技术。其中，当采用干法剥离进行光刻胶层130的剥离时，可采用以O2作为主要气体。当采用湿法剥离进行光刻胶层130的剥离时，则可采用水系剥离液或有机系剥离液进行剥离即可。
参见图1和图7，当将位于基板110表面非边缘区域的非晶硅膜层120上的光刻胶层130剥离之后，即可通过步骤S300，对非晶硅膜层120进行结晶工艺，将非晶硅膜层120转换为多晶硅(p-Si)膜层120a。即，通过对非晶硅膜层120进行结晶工艺，使得非晶硅膜层120结晶。具体的，可通过准分子激光退火、固相退火或其他退火工艺进行非晶硅膜层120的结晶化。
由此，其通过在基板110表面沉积非晶硅膜层120后，再对非晶硅膜层120进行结晶化处理使其转换为多晶硅膜层120a之前，即在非晶硅膜层120结晶之前便对基板110表面的边缘位置处的边缘膜厚过渡区的非晶硅膜层120进行曝光和刻蚀工艺，将位于基板110表面边缘位置处的边缘膜厚过渡区的非晶硅膜层120去除。由此，避免了后续多晶硅膜层120a结晶时边缘非晶硅膜层120结晶不均的现象，从而保证了非晶硅膜层120的结晶质量，这也就有效提高了后续的封装效果，同时还有效提高了基板110利用率，增加了最大面取数。
另外，还需要说明的是，在本发明的阵列基板制备方法的一具体实施例中，当非晶硅膜层120结晶化转换为多晶硅膜层120a后，即可采用光罩制程对多晶硅膜层120a进行图案化处理，进而再在图案化处理多晶硅膜层120a的基板110上进行后续的阵列工艺，从而最终实现阵列基板的制备。可以理解的是，在图案化处理多晶硅膜层120a后的基板110上进行后续的阵列工艺指的是在多晶硅膜层120a上制备形成栅电极、电容下极板、层间介电层、电容上极板、层间绝缘层、源极、漏极、阳极和像素限定层等各部分结构(图中均未示出)。
相应的，基于上述任一种阵列基板制备方法，本发明还提供了一种阵列基板100。其中，参见图7，作为本发明的阵列基板100的一具体实施例，采用如上任一所述的阵列基板制备方法制备而成，包括基板110和形成在基板110上的多晶硅膜层120a。其中，多晶硅膜层120a位于基板110表面。另外，本领域技术人员可以理解的是，作为本发明的阵列基板100的一具体实施例，其在包括上述多晶硅膜层120a的基础之上，还包括绝缘层、栅电极、电容下极板、层间介电层、电容上极板、层间绝缘层、源极、漏极、阳极和像素限定层等结构，此处不再一一赘述。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种阵列基板制备方法，其特征在于，包括如下步骤：
采用镀膜工艺在基板表面沉积预设厚度的非晶硅膜层；
对沉积所述非晶硅膜层后的所述基板进行边缘曝光，并采用刻蚀工艺去除位于所述基板表面边缘位置处的边缘膜厚过渡区的非晶硅膜层；
对所述非晶硅膜层进行结晶工艺，将所述非晶硅膜层转换为多晶硅膜层。
2.根据权利要求1所述的方法，其特征在于，所述对沉积所述非晶硅膜层后的所述基板进行边缘曝光，包括如下步骤：
采用涂布工艺在所述非晶硅膜层上涂覆光刻胶层，并对所述非晶硅膜层进行曝光和显影处理，将位于所述基板表面边缘位置处的所述边缘膜厚过渡区的非晶硅膜层显露出来。
3.根据权利要求2所述的方法，其特征在于，所述采用涂布工艺在所述非晶硅膜层上涂覆所述光刻胶层时，所述光刻胶层的厚度为1μm—2μm。
4.根据权利要求2所述的方法，其特征在于，对所述非晶硅膜层进行曝光时，曝光能量范围为30mJ/cm2—50mJ/cm2。
5.根据权利要求1或2所述的方法，其特征在于，所述采用刻蚀工艺去除位于所述基板表面边缘位置处的边缘膜厚过渡区的非晶硅膜层时，所述刻蚀工艺为干法刻蚀或湿法刻蚀；
其中，采用所述干法刻蚀去除所述边缘膜厚过渡区的非晶硅膜层时，所采用的刻蚀气体为CF4、Cl2和SF6中的至少一种；
采用所述湿法刻蚀去除所述边缘膜厚过渡区的非晶硅膜层时，所采用的刻蚀溶液为HF或BOE。
6.根据权利要求2所述的方法，其特征在于，所述采用刻蚀工艺去除位于所述基板表面边缘位置处的边缘膜厚过渡区的非晶硅膜层之后，还包括采用剥离工艺去除涂覆在所述非晶硅膜层上的所述光刻胶层的步骤。
7.根据权利要求6所述的方法，其特征在于，所述采用剥离工艺去除所述光刻胶层时，所述剥离工艺为干法剥离或湿法剥离；
其中，采用所述干法剥离时，所采用的剥离气体为O2；
采用所述湿法剥离时，所采用的玻璃溶液为水系剥离液或有机系剥离液。
8.根据权利要求1所述的方法，其特征在于，所述基板表面边缘位置指的是由所述基板表面的最外侧起至距离所述基板表面最外侧12mm位置止所包括的区域。
9.根据权利要求1所述的方法，其特征在于，还包括如下步骤：
采用光罩制程对所述多晶硅膜层进行图案化处理，并在图案化处理后的所述多晶硅膜层上进行阵列工艺。
10.一种阵列基板，其特征在于，采用权利要求1至9任一项所述的阵列基板制备方法制备而成。
CN201610651518.0A 2016-08-10 2016-08-10 阵列基板及其制备方法 Active CN106024707B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610651518.0A CN106024707B (zh) 2016-08-10 2016-08-10 阵列基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610651518.0A CN106024707B (zh) 2016-08-10 2016-08-10 阵列基板及其制备方法

Publications (2)

Publication Number Publication Date
CN106024707A true CN106024707A (zh) 2016-10-12
CN106024707B CN106024707B (zh) 2018-11-13

Family

ID=57134700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610651518.0A Active CN106024707B (zh) 2016-08-10 2016-08-10 阵列基板及其制备方法

Country Status (1)

Country Link
CN (1) CN106024707B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799412A (zh) * 2017-10-31 2018-03-13 武汉华星光电半导体显示技术有限公司 一种低温多晶硅器件制作方法及多晶硅层平坦化方法
CN111624851A (zh) * 2020-06-16 2020-09-04 京东方科技集团股份有限公司 压印模板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102891075A (zh) * 2011-07-22 2013-01-23 东京毅力科创株式会社 非晶硅膜的成膜方法及成膜装置
CN103681244A (zh) * 2013-12-25 2014-03-26 深圳市华星光电技术有限公司 低温多晶硅薄膜的预清洗方法及其制备方法、制作系统
US20140357065A1 (en) * 2013-05-31 2014-12-04 Applied Materials, Inc. Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture
CN104599973A (zh) * 2014-12-30 2015-05-06 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102891075A (zh) * 2011-07-22 2013-01-23 东京毅力科创株式会社 非晶硅膜的成膜方法及成膜装置
US20140357065A1 (en) * 2013-05-31 2014-12-04 Applied Materials, Inc. Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture
CN103681244A (zh) * 2013-12-25 2014-03-26 深圳市华星光电技术有限公司 低温多晶硅薄膜的预清洗方法及其制备方法、制作系统
CN104599973A (zh) * 2014-12-30 2015-05-06 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管的制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799412A (zh) * 2017-10-31 2018-03-13 武汉华星光电半导体显示技术有限公司 一种低温多晶硅器件制作方法及多晶硅层平坦化方法
CN107799412B (zh) * 2017-10-31 2020-07-03 武汉华星光电半导体显示技术有限公司 一种低温多晶硅器件制作方法及多晶硅层平坦化方法
CN111624851A (zh) * 2020-06-16 2020-09-04 京东方科技集团股份有限公司 压印模板及其制备方法

Also Published As

Publication number Publication date
CN106024707B (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
US9269820B2 (en) Manufacturing method of polysilicon layer, and polysilicon thin film transistor and manufacturing method thereof
CN103915379B (zh) 一种氧化物薄膜晶体管阵列基板的制造方法
WO2017219438A1 (zh) Tft基板的制造方法
JP2005005665A (ja) 導電薄膜形成方法
CN105845737B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
US9627414B2 (en) Metallic oxide thin film transistor, array substrate and their manufacturing methods, display device
WO2013127202A1 (zh) 阵列基板的制造方法及阵列基板、显示器
JP4095074B2 (ja) 半導体素子製造方法
CN103000694A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN105957805B (zh) 低温多晶硅薄膜制作方法、薄膜晶体管、阵列基板和显示装置
WO2014131236A1 (zh) 氧化物薄膜晶体管阵列基板及制作方法、显示面板
CN105633170A (zh) 金属氧化物薄膜晶体管及其制备方法以及阵列基板和显示装置
WO2015143745A1 (zh) 一种阵列基板的制造方法
KR20150004536A (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
WO2015039388A1 (zh) 阵列基板的制作方法
WO2014015628A1 (zh) 阵列基板及其制作方法、显示装置
WO2015043008A1 (zh) 薄膜晶体管阵列基板的制造方法
CN104934329A (zh) 一种基于柔性衬底材料氧化锌薄膜晶体管的制备方法
CN106024707A (zh) 阵列基板及其制备方法
CN105742186A (zh) 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置
WO2015192549A1 (zh) 阵列基板、其制作方法以及显示装置
US20190172932A1 (en) Manufacturing method of thin film transistor, thin film transistor and display substrate
CN102237299A (zh) 铝薄膜的形成方法
US20120153312A1 (en) Array substrates and methods for manufacturing the same
TWI422940B (zh) 陣列基板的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201208

Address after: No.146 Tianying Road, high tech Zone, Chengdu, Sichuan Province

Patentee after: Chengdu CHENXIAN photoelectric Co.,Ltd.

Address before: 215300, No. 1, Longteng Road, Kunshan Development Zone, Jiangsu, Suzhou, 4

Patentee before: KunShan Go-Visionox Opto-Electronics Co.,Ltd.

TR01 Transfer of patent right