本发明的一个目的是提供一种用以能够按照需要调整作为时间函数的该运行的数字和值的装置,但在该装置中使用了不同的编码,所述的编码具有较简单的结构并内含提供高效编码的可能性。
为此目的,本发明的装置具有以下特征:其编码装置包括信号添加装置,用以给相继的n比特信息字每次添加一个m比特数字字(m=1),以便得到一个(n+1)比特信息字;其中,通过设置该aT预编码器从而将该(n+1)比特信息字转换为(n+1)比特信道字;该编码装置还包括控制信号产生装置;该控制信号产生装置设置成用以接收来自aT预编码器的(n+1)比特信道字并从该(n+1)比特信道字中得出一个控制信号;以及该信号添加装置设置成用以响应该控制信号从而对n比特信息字添加一个1比特数字字,以便使该预编码器输出信号中按时间得出的运行数字和值根据所需模式表现一种特性。
在这种关系中,应该看到,aT预编码器在保持a≥2的情况下使用为佳。首先,由在重放侧起作用的检测机构来确定预编码器的选择。在磁记录过程中通常涉及PR4检测,即,部分响应4级检测(partial response class 4 detection),这种检测本身已经是众所周知的,无需赘述。但这意味着在记录侧则需要一个2T预编码器以避免差错蔓延。
此外,在这类系统中重要的是在该串行信道字数据流中Tmax(即在该数据流中连续的多个“0”或“1”的最大数目)不超过一规定值。
在与借助于aT预编码器的编码相组合的情况下,在该数字信息中插入1比特数字字使得对Tmax的限制提供选择方案。在具有a≥2的预编码器中,这种限制要比在1T预编码器中更有效。
在本发明的装置中将n比特信息字编码为(n+1)比特信道字是按很 简单方式通过允许在n比特信息字的前面有一个1比特数字字来实现的。从如此得到的(n+1)比特信息字来的n个最低(或者更恰当地说,最高)有效比特等于原始的n比特信息字。为此,如在先有技术的装置中那样的查询表不再需要了。
再者,通过选择n≥10可实现高效率编码。例如,假设n=24,则将会达到96%的效率,这与上文提到的公开文献所描述的编码效率相比,则是相当高了。
应该看出,本发明不仅可应用于只含相继的n比特信息字的数字信息系统中,那意味着将1比特数字字以相等间距的时刻插入该数字信息信号的数据流中。该1比特数据字也可在根本不相等间距的时刻插入,例如,假定该数字信息是由交替的n比特和P比特信息字组成的,一个1比特数字字要添加在每个n比特信息字中,而且一个q比特字要添加在每个p比特信息字中,还要保持p≠n,q可以是等于1的一个整数。可以按照与1比特数字字添加在n比特信息字的相同方式有效地将q比特数字字添加在p比特信息字中。
要这方面还应看出,从欧洲专利申请250,049(PHN 11.790)可以得知在含有aT预编码器的编码装置中,将一个a比特数字字添加在n比特信息字中以便对预编码器输出信号中的运行数字和值起到作用。在该申请中陈述了每次都有如同aT预编码器中存储单元那么多的比特将要添加到n比特信息字中。因此,在含有1T预编码器的先有技术装置中在信息字中要添加1比特数字字,而在含有2T预编码器的装置中则在信息字中要添加2比特数字字。
当使用1T预编码器时,添加1比特数字字足以在预编码后使所得到的信道字的所有比特进行符号变换,而且足以按这种方式控制预编码器输出信号的运行数字和值。当使用2T预编码器时,将要添加2比特数字字来对预编码后得到的信道字的所有比特的符号起影响作用。
根据本发明,在含有2(或2以上)T预编码器的装置中在n比特信息字中只添加单个比特就够了。添加该单个比特只能使所取得的信道字的比特中的半数的符号翻转,这是确实的。然而业已证明这足以控制预编码器输出信号的运行数字和值。此外,与欧洲专利申请250049中所述的编码相比,本发明的编码主要优点是高效率。
作为本发明的装置的进一步的最佳实施例还包括:
1.在上述的装置中,所述的信号添加装置被设置成用以在这个控制信号的作用下每次将一个1比特数字字添加在该n比特信息字上,以便使aT预编码器输出信号的频率特性曲线在至少一个特定频率值上出现一个下陷。
2.在上述的装置中,所述的信号添加装置被设置成用以在这个控制信号的作用下每次都在n比特信息字上添加一个1比特数字字,以便使该aT预编码器输出信号的频率特性曲线在某一特定频率值上出现峰值。
3.在上述的装置中,所述信号添加装置还被设置成用以每次将一个1比特数字字添加到一个n比特数字字中,以便使所述频率特性在该峰值频率附近呈现一个下陷。
4.在上述的装置中,所述的装置包括一个Tmax判定装置,用以判定该aT预编码器输出信号中接续的“0”或“1”的最大数目,该Tmax判定装置被设置成在该“0”或“1”的最大数目超过一特定的阀值时产生一个控制信号;
所述的装置还包括阻塞装置,用以在Tmax判定装置的控制信号作用下阻塞该控制信号发生装置的控制信号,然后产生一个用于上述信号添加装置的控制信号;以及
所述的信号添加装置被设置成用以在上述阻塞装置控制信号的作用下在上述n比特信息字中添加一个1比特数字字,以便使上述aT预编码器输出信号中“0”或“1”的最大数目不超过上述阀值,或者从任何 (n+1)比特信道字只得出在该预编码器输出信号中具有“0”或“1”的最大数目为最小值的那个信道字,所述的(n+1)比特信道字是从上述n比特信息字得出的。
5.在上述的装置,所述的装置还包括插接在上述信号添加装置与上述aT预编码器之间的一个信号组合装置;
所述的信号组合装置被设置成用以在其一个输入端接收来自信号添加装置的(n+1)比特信息字,并在其输出端上提供(n+1)比特信息字;以及
所述的信号组合装置被设置成用以将上述1比特数字字与施加在其输入端的上述(n+1)比特信息字的第i比特相组合,以便在其输出端上得到上述(n+1)比特信息字中的第i比特。
6.在上述的装置,所述的信号组合装置包括至少一个异或门。
在以下的附图描述中参照一些示例性的实施例来解释本发明,其中:
图1 所示该装置包括输入端1,输入端1与一个并联/串联转换器2相耦合。例如,将输入端1上的8比特数字字并行地连续送到转换器2上。该转换器例如将三个这样的8比特数字字转变成为单个的24比特数字信息字并呈现在输出端3上。该装置包括信号添加装置4。该信号添加装置4设置成用以将一个1比特数字字添加到在输入端5上呈现的连续的n(=24)比特信息字中。该装置4包括第一单元6和第二单元7。在第一单元6中使该24比特信息字中添加一个“0”,而在第二单元7中使该24比特信息字中添加一个“1”。将这样得出的25比特信息字分别传送到输出端8和9上,各路输出经这两个输出端分别送到aT预编码器10和11上,a为大于或等于2的一个整数。
图2 示出一个2T预编码器,这种预编码器本身是已知的。在这种预编码器中,在输出端13上得到的异或门(EXOR)输出信号从输入信号延迟 一个时钟周期T然后反馈到该异或门的输入端。时钟周期T是送到aT预编码器10和11上的串行数字信号的时钟周期。预编码器10和11将其输入端上施加的(n+1)比特信息字转换为(m+1)比特信道字,并可分别在其输出端13和14上得到。预编码器10和11的输出端13和14分别与控制信号产生装置17的两个输入端15和16相耦合。该装置17根据该(n+1)比特信道字而在输出端18上产生控制信号CS。预编码器10和11的输出端13和14还耦合到可控开关装置22的各自对应端子19和20上。开关装置22的一个端子耦合到记录装置24的输入端23上。装置17的输出端18分别耦合到开关装置22的控制信号输入端35和aT预编码器10和11的控制信号输入端26和27上。
装置17的一个可能的实施例示于图4中。该装置包括积分器(INT)30和31,两个积分器的输入端分别耦合到输入端15和16上,其输出端分别耦合到信号组合单元32和33的输入端上,组合单元32和33的输出端耦合到比较器34的输入端上,其中的一个输入耦合到装置17的输出端18上以便产生控制信号CS。
如若需要的话,装置17还包括一个信号发生器35,其输入端与组合单元32和33的第二输入端相耦合。很明显,若没有信号发生器35,则组合单元32和33也可以省去。信号组合单元32和33作为减为法而进行工作,这将从下文中看得更清楚。再者,比较器34的输出端36和37分别耦合到积分器30和31的控制信号输入端。
图1 所示的装置按如下方式操作。正如在上文中看到的,24比特信息字送到添加单元6和7上,在其输出端8和9上分别呈现25比特信息字,其中的24比特(在本例中为最低有效比特)表示原始的24比特信息字,同时在单元6的情况下一个“0”被添加作为最高有效比特,在单元7的情况下一个“1”被添加。
图3a和图3b示出以这种方式实现的两个25比特信息字的例子。在该 表中,中间栏目表示在水平行上面的25比特数字信息字。被添加的1比特数字字表示在括号里。
根据预编码器中两个存储器的内容(X1,X2)(比较图3a和3b的左栏),这些预编码器产生如图3a和3b表的中间栏中所表示的4个25比特信道字中的一个。
当预编码器6和7得出的2个25比特信道字与这两个预编码器存储器的相同内容(X1,X2)相比较时,其结果是,得到2个25比特信道字,其中偶数比特彼此相同,而奇数比特彼此相反。这个特性是非常有益的,它涉及aT预编码器在a等于2情况下被使用的事实。这将要参照图6来进一步解释。图6示出全部为“0”的24比特信息字如何在两种情况下由1T、2T和3T预编码器进行转换,其中一种情况是一个“0”被加成该24比特信息字(图6a)的字头,另一种情况是一个“1”被加成字头(图6b)。
图6 示出在其单个存储器中具有一定内容的1T预编码器(在这种情况下假定其内容等于“0”)已将该25比特信息字编码成为一个25比特信道字,从而使该Tmax(即25比特信道字的串行数据流中连续“0”或“1”的最大数目)在与25比特信息字的串行数据流的Tmax相比时实际上无变化。这适合于两种情况,亦即添加装置4已添加“0”的情况和已添加“1”的情况,而与有关的信息字编码以前该预编码器的内容无关。
如果添加装置(具体地说是单元6)已在24比特信息字中添加一个“0”,则2T预编码器将产生一个25比特信道字,其中连续“0”和“1”的个数显著减少(参照图6a)。其结果是,在串行信道字数据流中可较好地保持对Tmax的控制。
如果确实如此,对于添加装置(具体地说是单元7)已添加了一个“1”的情况,则2T预编码器对Tmax没有任何改善(参照图6b)。25比 特信道字的差异(即23,参照图6b)与由单元6产生的25比特信道字的差异(即1,参照图6a)相比是如此地不能令人满意(即太高,因而不能令人满意),从而使得由单元6产生的25比特信道字将通常在选择级里被选取,这将在下文中讨论。与上面描述的情况相似的推理也适合于在编码之前该预编码器的其它可能的内容。
当3T预编码器被使用时,从图6可以明显地看出,在两种情况下在25比特信道字中相继的“0”和“1”的个数要比相应的25比特信道字中的少。总之,对于编码之前预编码器的其它可能内容,其推理与2T预编码器的上述讨论所提出的推理相似。
据此,结论是在使用a≥2的aT预编码时信道字的串行数据流中Tmax可以得到较好的控制。
由预编码器10和11得出的两个25比特信道字CW1和CW2都被送到开关装置22和发生单元17上。在单元17中,借助于积分器(INT)30(参照图4)使预编码器10的信道字CW1的差异值要与该积分器中已有的一个数值相加。这个数值相应于信道字串行数据流的运行数字和值,如同施加在开关装置22的端子21上那样。
同样,借助于积分器(INT)31将预编码器11的信道字CW2的差异与该积分器31中已有的一个数值相加,该值也相应于在端子21上得到的信息字串行数据流的运行数字和值,因此它等于在积分器30中得到的那个数值。信号发生器35产生信号RV,该信号对应于端子21上的信道字串行数据流中所需的数字和值。
借助于组合单元32和33中的减法运算,得出两个差错信号e1和e2,它们表示该串行数据流中数字和值偏离所要求的数字和值的程度,该差错信号e1和e2分别具有作为最后的信道字的信道字CW1、CW2。在比较器34中,选取绝对值小的那个差错信号。为此,若证实差错信号e1是较小的,则在输出端18产生一个控制信号CS1,以使开关装置22呈现出使端 子19与21相互连接的位置。这时,信道字CW1施加在记录装置24的输入端23上作为下一个信道字。从输出端13和14到开关装置22的各线延迟用来补偿为了在检测器17中得到控制信号所需的时间。
此外,在控制信号输入端36和37上施加的这个控制信号CS1的作用下,积分器30中的值经过线40传送到积分器31,以使两个积分器在其存储器中再存储相同的运行数字和值。
也在这个控制信号CS1的作用下,预编码器10的存储器内容(X1、X2)亦即预编码器10和11的控制信号输入端26和27上被施加的内容)经过线42传送到预编码器11的两个存储器,以便使两个预编码器的存储器也具有相同内容(X1、X2)。
如果证实差错信号e2是较小的,则产生控制信号CS2,以便在这个控制信号的作用下使开关装置22呈现图1所示的位置,使端20和21相互连接。信道字CW2施加在记录装置24上作为串行信道字数据流中下一个信道字。并且,在控制信号CS2的作用下,在积分器31的存储器中存储的数值经过线41施加在积分器31的存储器上并存储在这个存储器中,而预编码器11的内容(X1、X2)经过线43存储在预编码器10的存储器中。
在证明差错信号e1和e2相等同的情况下,可以决定例如总是产生控制信号CS1。
借助上文所述的装置可在记录装置24的输入端上产生无直流电流的数字信号。实际上,产生这个信号是由于这样的调整作用,即:使该信号中的运行数字和值被调整为零。在无信号发生器35和减法器32及33的情况下,这可借助图4的控制信号发生器来实现,或通过使发生器35产生一个零信号来实现。由于插入发生器35和减法器32及33,一个引导信号也附加地插入该数字数据流中。于是,整个引导信号就具有如发生器35提供的、作为时间的函数的数字和值的所需变化形式。
产生这种无直流电流的编码和以该数字和值的所需变化的形式来使 引导信号与该编码相加是一种先有技术。例如,读者可参阅上文提过的欧洲专利申请339,724(PHN 12.533)。
图5示出控制信号发生装置17′的另一实施例。使用这个控制信号发生装置17′,既可实现在f=0 Hz的下陷(亦即无直流电流),又可实现特定频率f1的引导信号,如同能实现第二频率f2(=W2/2π)的下陷那样。
控制信号发生装置17′还包括乘法器50、52、54、56、积分器51、53、55、57还有两个信号组合单元58、59及平方元件(squaring element)69.1至69.6。积分器51、53、55、57设置方式与积分器30和31相同。信道字CW1经过输入端15施加到乘法器50和52的第一输入端上。在乘法器50和52中,信道字CW1分别乘以Sin w2t和cos w2t。图7示出对于相继的信道字是如何执行乘法运算的。图7a示出按时间绘制的信道字串行数据流,其中最后一个信道字和倒数第二个信道字的一部分示于图7b中,它示出按时间绘制的Sin w2t(或cos w2t)的变化,图7c示出的是乘积,它们分别是正弦或余弦函数相继值。在积分器51和53中,对于各信道字CW1而获得的这些数值分别在积分器51和53中与该存储器(Mem)已有的数值相加。在每个信道字之后,经过平方元件69.2或69.3分别把积分器51和53的存储器内容施加到信号组合单元58上。在信号组合单元中,如果需要则在加权以后将平方元件69.1、69.2和69.3三者的数值加起来。
在乘法器54和56、积分器55和57以及平方元件69.5和69.6中对信道字CW2执行相似的运算。信号组合单元58和59两个单元设置成为例如加法器,其输出信号分别也是差错信号e1和e2,根据这两个数值,比较器34接上述方式得出控制信号CS。
如果该控制信号CS1按上述方式产生,该控制信号另外还要施加到积分器55和57的存储器上,以及使积分器51和53内存储器的内容分别经过线61和62传送到积分器55和57的存储器中去。另一方面,如果控制信 号CS2产生了,则经过线63和64在该控制信号的作用下将积分器55和57内存储器的内容分别传送到积分器51和53的存储器中去。
很明显,如果希望得到在第三频率f3处的频谱的附加下陷,则控制信号发生装置17′要包括从输入端15到加法器58的两个附加的支路,每个支路都包括由一个乘法器、一个积分器和一个平方元件组成的一个串联电路,在该乘法器里实现sin w3t和cos w3t(w3=2π f3)的乘法运算。同样,还需要从输入端16到加法器59的两个附加支路,每个支路也包括由一个乘法器、一个积分器和一个平方元件组成的一个串联电路,在乘法器中也执行sin w3t和cos w3t的乘法运算。根据已取得的控制信号cs,在从输入端15到加法器58的附加支路中,积分器的内容被传送到包含在从输入端16至加法器59的附加支路在内的积分器的存储器中去,反之亦然。
在这上下文中应该看到,图5电路中发生器35送出的引导信号的幅度要被选择得以使该控制作用也能够借助图5电路而实现一个或多个频率的下陷。这意味着发生器35中引导信号的幅度将要调整到一个不太大的最佳值上。
在图8中,图8a示出了一个信号组合装置73。该装置插接在图1的信号添加装置4的输出端9与aT预编码器11的输入端之间。在信号添加装置4的输出端8与aT预编码器10的输入端12之间,也要插接同样的信号组合装置。图8a示出了一个存储器74,在信号添加装置4中得到的(n+1)比特信息字可存储在其中。这个存储器74可以形成信号添加装置4的一部分或信号组合装置73的一部分。信号组合装置73包括至少一个例如以异或门(EXOR)形式出现的信号组合单元。图8a示出了两个这样的组合单元76.1和76.2。一个EXOR将已添加在n比特信息中的1比特数字字与这个n比特信息字的第i个比特相结合,以得出一个新信息字的第i个比特,并与该1比特数字字一起送到存储器75,作为一个新的(n+1 )比特信息字存入该存储器中。存储器75可以形成该信号组合单元73的一部分或aT预编码器10或11的一部分。
图8a示出了一个EXOR 76.1,用以将存储单元74.1中存储的1比特数字字与存储在存储器74的第二存储单元74.2中的该信息字的第一个比特相结合。EXRO 76.1的输出耦合到存储器75的第二存储单元75.2的输入端上。而且,在此情况下第二EXOR 76.2用于将存储单元74.1和74.8的内容相结合以便得到存储器75中的存储单元75.8的内容。
存储器74内其它的存储单元直接与存储器75中相对应的存储单元的输入端相耦合。这样在存储器75中得出并存储的这个新的(n+1)比特信息字这时送到aT预编码器。
图8b示出了存储器74中的(n+1)比特信息字在经过2T预编码以后所得到的(n+1)比特信道字。图8c示出了存储器75中的(n+1)比特信息字在经过2T预编码之后所得出的(n+1)比特信道字。以上所述是在假设这两种情况中aT预编码器的内容为“01”的条件下得出的。
由EXOR76.1引出的优点是形成在该n比特信息字中的奇数比特也可受到该添加的1比特数字字的作用的结果。这对于下一个EXOR(例如EXOR 76.2)是适合的。对于这种情况,图8c特别示出从存储单元75.8起以后所有比特都是“1”。
下面将进一步解释在重放侧安排的PR4检测提供了这样的事实:被检测的信息字与曾经存储在存储器75中的(n+1)比特信息字看起来是一样的。
在重放侧也应设有一个信号组合装置73′,如图8d所示。这个组合装置73′实际上与组合装置73完全相同。在PR4检测以后,在存储器77中呈现出存储器75中具有的(n+1)比特信息字。这个(n+1)比特信息字在EXOR 78.1和78.2中被处理以后,存储在图8a的存储器74中的原始的(n+1)比特信息字又在存储器79里得到。
显然,根据希望可使组合装置73(以及和73′)包含一个或两个以上的EXOR。
图9示出该信号组合装置中的步骤的另一个实施例。由上可知,24比特信息字可由3个8比特信息字来得出,这已示于图9a中。那末,若在该信号组合装置83中设有两个或两个以上的异或门,最好使仅属于这些8比特信息字之中的一个的那些比特与该1比特数字相结合。其原因是希望避免在重放期间使差错蔓延,这种蔓延是添加比特差错读出的结果。
为了在这25比特信息字范围内仍然实现这些EXOR的正确的传送,要将所涉及的那个8比特信息字中的一个或多个比特的位置进行变换,这已示于图9a中。
为了减小上文提到的误读该额外比特的影响,最好在信号组合装置84中将一个8比特信息字的最低有效比特与该被添加比特相组合。从图9a可明显地看出,这个24比特信息字中所包含的第二个8比特字中的两个最低有效比特与这个额外的比特相组合,由此该24比特信息字iw1被转换为24比特信息iw1′,而该信息字iw1中的第15和16比特移到信息iw1′中第17和19比特的位置上。比特1到6和比特20到24在这次移动期间保持其原来的位置。而比特7到14向右移动一个位置,比特17、18和19都向左移动了一个位置。
接着,在组合单元83中添加该额外比特并执行组合操作。由此得出的信息字iwout被送到预编码器上。
图9b示出在重放期间的逆过程。重放提供出以图8d所示的相同方式借助组合单元83′转换的字iwout。于是第7和19比特返回到它们的正确位置上,在这个变化之后得到原始的24比特信息字iw1。
图1所示电路的一种扩展形式示于图10。这时预编码器10的输出端13与“大于Tmax”检测器90的输入端相耦合,预编码器11的输出端与 Tmax检测器91的输入端相耦合。让我们假定该信道字串行数据流中“0”或“1”的最大数目等于9,如果在信道字串行数据流cw1和cw2中分别发生多于9个接续的“0”或“1”,则检测器90和91将要在其输出端上发生控制信号。检测器90和91的输出分别耦合到在该控制信号产生装置17下游设置的判定单元92的输入端93.1和93.2。
在这方面应该看到,Tmax检测能够查看该信道字范围以外,以发现接续的“0”或“1”的序列是否超过允许的个数。
如果检测器在其输出端上未产生控制信号,则装置17的输出端18上的控制信号CS(该信号被馈送给判定电路92输入端92.3)被传送到电路92的输出端94上。然后该装置就按照根据图1所描述的方式工作。
让我们假定检测器90产生了一个控制信号。这意味着信道字cw1保持在端子21的串行数据流中的“0”或“1”的最多个数已超额。检测器90的控制信号被加到输入端93.1上,并形成装置17的控制信号cs在判定电路92中受到阻塞的状态。于是判定电路92本身产生第二控制信号cs2,以便决定把信道字cw2经过开关装置22施加到记录装置24上。
相反,如果检测器91产生一个控制信号,判定电路92将会同样阻塞装置17的控制信号,并自身在输出端94上产生一个控制信号cs1,以便使开关装置呈现出使其端子19与21相连接的位置。这时该信道字cw1被送给记录装置24。
另一种情况是,两个检测器90和91都可能产生了控制信号并将控制信号加在判定电路的输入端93.1和93.2上。在这种情况下,电路92将阻塞装置17的控制信号cs。如果在预编码器10输出端的串行数据流中出现的接续的“0”或“1”的数目少于预编码器11输出端上的串行数据流中的接续“0”或“1”,则判定电路92产生控制信号cs1,以便信道字cw被传送。不言而喻,两个检测器90和91将要包括用以确定预编码器10和11输出信号中“0”和“1”的最大数目的装置,并将对于这两个 信道字的该最大数目送判定电路92,从而使该电路92可以产生所需的控制信号cs。
在这方面应该看到,一旦对于任一个信道字作了判定,则在电路92输出端上的控制信号的作用下、按照参考图4和图5中积分器和预编码器10和11而描述的相同方式使得Tmax检测器90和91中可获得的信息也相等。
很明显,参照图8和图9所描述的图1所示装置的扩展也可用于图10所示的装置。
在信道字的串行数据流中添加一个同步字是按下述的方式实行的。
让我们假定该数据流的Tmax按上面所述的方式已判定为9。为了在该数据流中检测出一个同步字,该同步字应是独特的。一种可能性是例如出现10个接续的“0”或“1”的这样一种同步字。
图11示出在信道字的数据流中可能如何提供这样的一个同步字。并联/串联转换器2′被设置成用以按上面所述的方式将三个8比特数字字组合成为24比特信息字。在有规律的循环的瞬间(同步瞬间),代替三个8比特数字字的是,仅仅单个8比特数字字b2与图12所示的011000000001101的形式的15比特同步字b1相结合,该同步字b1在先而该8比特数字字b2在后。在信号添加单元6′中,一个等于“00”的两比特字b3添加在这个23比特字上,从而得到一个25比特信息字i1,并施加给2T预编码器10。在信号添加装置7′中,一个等于“11”的两比特字b3添加在该23比特字上,从而也得到一个25比特信息字i2,并施加给2T预编码器11。
两比特字b3预先加在该23比特字的前头以得到25比特信息字。在这个例子中,这个两比特实际上是该25比特信息字的两个最高有效比特。
在将信息字i1和i2施加到各自对应的预编码器10和11这瞬间,这两个预编码器首先被预置成两个存储单元X1、X2的内容,即“00”。在 这两个预编码器编码操作了之后,这两个信息字i1和i2产生图12所示的两个信道字cw1和cw2。可以明显看出,由于这两个信道字都分别包含有10个接续的“1”或“0”,因此它们可以用于同步工作,从而当它们被同步检测器读出时可以检测出这两个信道字。
无需考虑,在预编码器13和14产生已编码的15比特同步字这段时间期间内Tmax检测器90和91将会被断开。
图13示出对于上文所述的用于信道字磁记录的装置的许多可能的应用。在图13a中示出根据螺旋式扫描原理的一个记录装置,其中两个写磁头K1和K2在一个可旋转的磁头鼓100上在径向上彼此相对地定位。记录载体围绕该磁头鼓绕过180°。磁头K1和K2在记录载体101上相继地记录出纹迹T1、T2、T3等等。偶数纹迹例如由磁头K2记录,而奇数纹迹由磁头K1记录。
借助上文描述的装置,记录在相继的纹轨上的信道字每次都通过具有不同频率的引导信号来传播。图13a示出具有四个不同频率f1、f2、f3、f4的四个引导信号的循环。当记录例如在纹轨T4中时,该信号的频率特性示于图14中,除了处在频率f1的引导信号以外还有f=0、f=f4、和f=f2的陷坑。
引导信号的一个目的是在重放期间能够跟踪。当磁头2读出纹轨T4时,来自相邻纹轨T3和T5的引导信号串音也被读出。从这个复合信号可以得出一个跟踪控制信号,通过响应这个跟踪信号,可以借助例如驱动一个在其上已经安装着读磁头的压电元件或借助控制磁带的传输,从而使该读磁头在将被读出的纹轨上就位。从相邻纹轨T3和T5读出引导信号的串音意味着引导信号f2和f4的串音将会从各自的纹轨T3和T5被读出。
为使这种办法受纹轨T4中的信号干扰的可能性最小,引入了f4和f5的下陷。很明显,与图14所示的频率响应相似的其它纹轨的频率响应是有效的。在不同频率(f2、f3或f4)处出现峰值,并分别在f1和f3、分 别在f2和f4、以及分别在f3和f1处也出现下陷。
在读操作期间为实现跟踪而对引导信号进行检测在上文提到的欧洲专利申请(PNH 12.533)中已广泛地讨论到,因此在这里无需赘述。
图13b示出两个相邻且刚性地互相耦合的磁头K1和K2。在磁头鼓100连续旋转期间,两磁头K1和K2记录出纹轨对T1、T2;T3、T4;T5、T6;……等。记录载体101可以按任意角度围绕该磁头鼓100。图13b中纹轨内的字母a、b、c分别对应图15a、b、c所示的频率特性曲线,这些频率特性曲线是指记录在该纹轨中的信息的频率特性曲线。
当纹轨对T1和T2分别由磁头K1和K2读出时,从纹轨T1读信息的过程同时还从纹轨T2读出引导信号f2的串音。为了能够达到最佳的读操作,图15a所示的频率f2的下陷最好在纹轨T1中记录的信号的频率响应中予以提供。同样,磁头K2从纹轨T2中读信息的过程,还从纹轨T1中读出引导信号f的串音。因而在纹轨T2中的信息的频率特性曲线中最好出现图15b所示的频率f1的下陷。
根据读出的串音信号可以得到一个控制信号的便在读操作期间来实现跟踪。磁头对K1、K2安装在一个压电元件上,或者,通过控制该记录载体的传输速度来执行跟踪。
如果磁头K1、K2依次读纹轨对T3和T4,则读纹轨T3的磁头K1还检测来自纹轨T2的引导信号f2的串音,而磁头K2将检测来自纹轨T5的引导信号f1的串音。为了得到用于跟踪的合适的控制信号,将要对两个被检测的串音信号先进行信号变换。
参照图15c所示,对于纹轨T3中信号的频率特性曲线,频率f2(但不是频率f1)的下陷是需要的,而对于纹轨T4中信号的频率特性曲线而言,频率f1(而不是频率f2)的下陷是需要的。然而,对于引导信号的最佳检测而言,具有两个频率的下陷仍是可取的。另外,在纹轨T1、T5、T9等中引导信号f1的相位最好相互移动90°,以便当在一条纹轨 (例如T5)中检测引导信号时由纹轨T1和T9中的引导信号f1在最小可能的程度上进行这种检测。当然,对于纹轨T2、T6……中的引导信号f2也可应用这同一方法。这种办法涉及在重放期间采用同步检测的这个事实。
在图13b的情况下在重放期间为实现跟踪而进行的引导信号的检测已在欧洲专利申请343,726(PHN 12.574)中广泛地讨论过了,对此无需作进一步的解释。
图13c示出在磁头鼓100上彼此在径向上相对配置的两对磁头K1、K2和K3、K4。记录载体101围绕磁头鼓100绕过180°。磁头对K1、K2读纹轨对T1、T2;T5、T6;T9、T10;……等。磁头对K3、K4读纹轨对T3、T4;T7、T8;……等。纹轨中的字母a、b、c也对应于图15a、15b、15c分别示出的频率特性曲线。
当纹轨对T1、T2由磁头对K1、K2检测时,磁头K附加地检测分别来自纹轨T1和T3的引导信号f1和f2的串音信号。响应这些已检测到的串音信号,可以得出跟踪用的控制信号。而纹轨对T3、T4由磁头对K3、K4来检测时,磁头K4附加地检测分别来自纹轨T3和T5的引导信号f2和f1的串音信号。响应这些信号,也得出一个用于跟踪的控制信号。
对诸如图15a所示的具有频率f1的引导信号之类的引导信号的检测所作的进一步改进,可在记录期间通过在其频谱中在频率f1周围产生一个下陷来实现,这已示于图16中。可以清楚地看出,频谱响应在频率f1周围下降了,这意味着对于在频率f1处引导信号的检测的信噪比提高了。为了实现这个改进,图5的电路需要扩展。图17示出了这个扩展,但这只是对于图5电路的一半,亦即上半部分,即图5中输入端15和加法器58的输出端58.1之间的电路。
图17以两条附加支路的形式示出一个扩充电路,包括:由一个减法器构成的一个信号组合单元170;乘法器172和173;积分器174和175;以 及平方元件169.1和169.2。如图18b所示的具有频率f1的方波施加在减法器170的第二输入端176上。这个方波是由源171产生的并实际上与引导信号的理想波形相应。源35实际上产生如图18a所示的积分的方波。
在减法器170中,从输入端15上来的信号减去该方波,该差值信号施加给乘法器172和173,在该乘法器内,该差值信号分别乘以sin w1t和cos w1t。由此得出的信号在积分器174和175中重现。该积分器与图5所示的样子相同。这两个信号通过平方元件169.1和169.2加到加法器58′上。
不言而喻,积分器174和175具有连接在图5电路下半部分中相应积分器的两条线(图中未画出),以便在每个信息字编码完毕之后,在一个控制信号cs的作用下,再使这两个“半部分”中相对应的积分器的内容互相等。
如图4、5和17所示的控制信号发生装置可由用于图17电路的图17a所示的稍微不同的电路来实现。图17中的发生器17在分支路之前插入各个通路,图17a的电路可把一个引导信号插入具有频率f1的数据流中。如果在该数据流中不插入引导信号,则可省掉发生器171。上部支路包括一个低通滤波器179,由于有这个滤波器179,该数据流变为无直流电流。第二支路包括一个具有中心频率f2的带通滤波器180,由于有这个滤波器180,因而实现了频率f2的下陷。由于具有中心频率f1的带通滤波器181的存在,从而在f1峰值周围产生了一个下陷。
图19示出了用以检测信道字并随后将这些信道字译码成为信息字的一种装置。该装置包括一个读磁头185,它耦合到PR4检测器187的输入端186,该检测器的输出端188耦合到译码单元190的输入端189上。译码单元190的输出端191耦合到输出端子192上。
此外,读磁头185的输出还耦合到引导信号检测器193上,检测器 193例如包括具有设置在该引导信号频率附近的中心频率的滤波器。检测器193在其输出端194产生跟踪控控制信号。
译码单元190在其输入端上接收(n+1)比特信息字。译码单元190包括一个同步信号检测器195,用以从该信息字的串行数据流中检测出如图12所示的同步字b1。一旦检测出这个同步字b1,译码器190就知道1比特字是在该(n+1)比特信息字中哪个位置上被发现。同步检测器195将控制信号提供给属于该译码单元190的一个单元196,以便使单元196从该信息字的串行数据流中除掉这个1比特数字字。于是n比特信息字的原始数据流便在输出端192上得出。
图20和21示出与上面描述的装置不同的一种装置,在该装置中,人们可在一个单一的信息字以外“向前看”,以确定被添加在n比特信息字iw1上的1比特字。
图20示出接续的信息字iw1、iw2和iw3的串行数据流。标示为Y1的1比特数字字将要添加到信息字iw1上,标示为Y2的1比特数字字添加在接续的信息字iw2上。
在由aT预编码器对从(n+1)比特信息字中得出的信道字进行aT预编码以后,运行数字和值从DSVO(亦即:直到该信息字iw1编码瞬间时的信道字的串行数据流中的运行数字和值)将由于编码信息字iw1因而转变为DSV1,然后将由于已编码信息字iw2因而又转变为DSV2。
在前述的实施例中,对于要被添加到信息字iw1的比特Y1的选择要由过去的情况(DSVO)和信息字iw1来确定,以便使包含已编码的信息字iw1在内的该信道字的数字和值是是对该数字和值所需变化的一个最佳近似值。
在图21所示的装置中,Y1的选择也由包含已编码信息字iw2在内的信道字数据流运行数字和值的变化来确定。实际上,1特数字字Y1与信息字iw1相加,而1比特数字字Y2的与信息字iw2相加,亦即这样的字Y1 和Y2,它们可使运行数字和值DSV0、DSV1和DSV2是所需运行数字和值的最佳近似值。
图21示意出了这样的一种装置。两个信息字iw1和iw2经过输入端199施加给该装置,于是n比特信息字iw1存储在单元200.2、201.2、202.2和203.2中,单元200.2和202.2中的“0”比特或单元201.2和203.2中的“1”比特添加在信息字iw1上。信息字iw2存储在单元200.1、201.1、202.1和203.1中,单元200.1和201.1中的“0”比特或单元202.1和203.1中的“1”比特添加在这个信息字iw2上。接着,将各自添加过一个“0”或一个“1”的两信息字iw1和iw2的四个串行数据流传送到预编码器204.1至204.4,在这些预编码器中这两个(n+1)比特信息字的数据流被编码成为两个(n+1)比特信道字数据流。然后将这四个数据流施加到检测器205上。于是检测器205在其输出端206上产生一个控制信号,并将其施加在可控开关207上,该开关响应这个控制信号从而呈现使端子207.1、207.2、207.3和207.4之中的一个与端子207.5相连接的位置。
让我们假定,该开关响应该控制信号而呈现使端子207.2与端子207.5相连接的位置,则预编码器204.2的输出信号就提供在输出端208上。
该装置的操作在每次都使诸如iw1和iw2之类的相继信息字对和诸如iw3与iw4、iw5与iw6……等之类的相继信息字的相继各对按上面所述的方式而在单一步骤中被编码,并且作为一对信道字而呈现在输出端208上。这意味着,在一对信息字iw1和iw2编码为一对信道字cw1和cw2以后,在该检测器205的控制信号的作用下再次使这四个预编码器204.1-204.4中存储单元内容完全相同。在上述的例子中,这指的是预编码器204.2中存储单元的内容被复制在预编码器204.1,204.3和204.4的存储器中。
该装置的操作还以上面所述的方式从两个相继的编码信息字iw1和iw2中得出该控制信号,但根据这个控制信号,唯有已编码的信息字iw1呈现在输出端208上,并且这个过程对于两个相继的信息字iw2与iw3、iw3与iw4……等是重复进行的。
在上述例子中,这将意味着由预编码器204.2编码的信息字iw1被呈现在输出端208上,并在该信息字iw1编码以后,该预编码器204.2中存储单元的内容将被复制到所有预编码器里以便随后对信息字对iw2和iw3编码。
下面将解释检测器205的操作。检测器205可具有与图4、5或17所示的各检测器之中的一个检测器相同的结构。
在(n+1)比特信息字iw1或(n+1)比特信息字iw2分别编码以后(如图20所示),从输入端209.1-209.4至被包括在该检测器205中的比较器(图中未示出)的多条支路产生差错信号ei.1和ei.2。这些差错信号也示于图21中。
判定的判定是例如确定(ei.12+ei.22)的大小,其中i的范围是1到4。
随后,确定这四个值中的最小值,这种选择则确定了哪个控制信号要被产生。在上述的例子中(e2.12+e2.22)将产生最小值。
显然,上文中“向前看”(looking ahead)也可意味着在超出多于两个连续信息字范围向前看。
无需注意的是,上文中虽然描述了一些硬件装置,然而这些装置当然也可以是利用微处理机的软件装置。而且应该注意到,参照图1、8、10所描述的装置是一个并行装置,这是因为考虑到各信道字(控制信号即是由它们之中而导出)是随着时间、且多半是并行地被产生的。或者作为可以进行一种选择的依据的信道字是可能依次相连地得到的。在那种情况下,仅仅单一的aT预编码器10(参照图1)是必需的,而一个 单一的单元6则有能力既把一个“0”也把一个“1”添加在一个n比特信息字上。这个解决方案必然要求更大的存储容量,以暂存所得到的信道字。