CN105990180A - 半导体器件、其制造方法和图案重叠检查方法 - Google Patents
半导体器件、其制造方法和图案重叠检查方法 Download PDFInfo
- Publication number
- CN105990180A CN105990180A CN201610169154.2A CN201610169154A CN105990180A CN 105990180 A CN105990180 A CN 105990180A CN 201610169154 A CN201610169154 A CN 201610169154A CN 105990180 A CN105990180 A CN 105990180A
- Authority
- CN
- China
- Prior art keywords
- pattern
- layer
- reference pattern
- overlapping
- comparing patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000007689 inspection Methods 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000005259 measurement Methods 0.000 claims abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- 238000002955 isolation Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000001514 detection method Methods 0.000 claims description 9
- 241000208340 Araliaceae Species 0.000 claims description 6
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 claims description 6
- 235000003140 Panax quinquefolius Nutrition 0.000 claims description 6
- 235000008434 ginseng Nutrition 0.000 claims description 6
- 238000010586 diagram Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 3
- 238000010168 coupling process Methods 0.000 claims 3
- 238000005859 coupling reaction Methods 0.000 claims 3
- 239000002184 metal Substances 0.000 claims 2
- 230000005611 electricity Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 179
- 230000008569 process Effects 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 12
- 238000012937 correction Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000013517 stratification Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/26—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes
- G01B11/27—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes
- G01B11/272—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes using photoelectric detection means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Geometry (AREA)
- Length Measuring Devices By Optical Means (AREA)
Abstract
本发明提供一种半导体器件、其制造方法和图案重叠检查方法。对分别形成在多个层中的比较图案和参考图案的重叠误差量进行测量。基于比较图案和参考图案的测量的重叠误差量，对比较图案和参考图案执行重叠检查。
Description
相关申请的交叉引用
2015年3月23日提出的日本专利申请No.2015-059670的公开包括说明书、附图和摘要，通过引用的方式将其作为整体合并于此。
技术领域
本发明涉及一种半导体器件，更具体地，涉及测量多个图案层的重叠的方法。
背景技术
近年来，作为使用图像传感器的像素的数码相机自动对焦机构，图像平面相位检测自动对焦系统已经传播开来。这种系统具有许多优势。具体来说，由于在距离测量时不需要驱动透镜，所以高速距离测量是可能的。另外，节省电力和场景的任意位置的距离测量也是可能的。另一方面，已知由于微透镜的中心和像素的中心之间的光轴偏差，会使距离测量的精度劣化。
通常，在图像传感器的制造工艺中，会使微透镜和最上层布线层重叠。为了抑制上述光轴偏差，必须精确地重叠最上层布线层和像素。
另一方面，为了防止电路断开，必须管理布线层和正下方的一个或多个通路(通孔层)的重叠。
因此，在具有图像平面相位检测自动对焦功能的图像传感器的制造工艺中，必须管理最上层布线层与正下方的通路(通孔层)和像素两者的重叠。
作为本技术领域的背景技术，提供有日本未审专利公开No.2001-267202。日本未审专利公开No.2001-267202公开了一种减少检查标记的占用面积的技术。具体来说，通过形成参考层的标记作为多个接地层的重叠检查标记，仅有一个检查标记用于多个层的重叠检查。
日本未审专利公开No.2003-272993公开了一种使用一个检查标记对多个标记即多个比较层和参考层的图案执行共同重叠检查的技术。
日本未审专利公开No.2004-103797公开了一种通过形成嵌套的重叠检查标记的多个参考层，使用一个标记对多个参考层执行重叠检查的技术。
在半导体产品的性能或可靠性方面，与具有图像平面相位检测自动对焦功能的图像传感器的示例一样，重要的是对形成在多个层中的图案执行高精度重叠测量。
在半导体产品的制造工艺中，用高精度测量多个层的图案的重叠。当在重叠误差出现在其间时，就半导体产品的制造产量而言，在先前的/后面的处理中反馈(校正)重叠误差是重要的。
从本说明书和附图的描述，其它目的和新的特征将变得明显。
发明内容
根据一个方面，对形成在多个层中的比较图案和参考图案的重叠误差量进行测量，并基于比较图案和参考图案的测量的重叠误差量，对比较图案和参考图案执行重叠检查。
根据一个方面，能够对形成在多个层中的图案执行精确重叠检查。
附图说明
图1A是示出重叠检查标记的示例的平面图。
图1B是示出使用重叠检查标记的重叠误差测量的示例的横截面图。
图2A是示出获得重叠检查标记的图像的状态的示意图。
图2B是示出获得重叠检查标记的图像的状态的示意图。
图3是示出根据本发明实施例的图像传感器的垂直结构的横截面图。
图4是示出根据本发明实施例的重叠检查标记和图像传感器的垂直结构的横截面图。
图5是示出根据本发明实施例的重叠检查方法的流程图。
图6是示出根据本发明实施例的重叠检查方法的流程图。
图7A是示出晶片中的检查拍摄(shot)布局的示例的图。
图7B是示出检查拍摄中的检查标记布局的示例的图。
图7C是示出检查标记中的检查图案的示例的图。
图8是示出多个层的图案的重叠误差的示例的图。
图9是示出根据本发明实施例的样品晶片的工艺流程的流程图。
图10A是示出重叠误差的减小结果的示例的图。
图10B是示出重叠误差的减小结果的示例的图。
图11A是示出根据本发明实施例的半导体器件的一部分制造工艺的横截面图。
图11B是示出根据本发明实施例的半导体器件的一部分制造工艺的横截面图。
图11C是示出根据本发明实施例的半导体器件的一部分制造工艺的横截面图。
图11D是示出根据本发明实施例的半导体器件的一部分制造工艺的横截面图。
图11E是示出根据本发明实施例的半导体器件的一部分制造工艺的横截面图。
图12A是示出根据本发明实施例的重叠检查标记的平面图。
图12B是示出根据本发明实施例的获得重叠检查标记的图像的状态的示意图。
图13A是示出根据本发明实施例的半导体器件的一部分制造工艺的横截面图。
图13B是示出根据本发明实施例的半导体器件的一部分制造工艺的横截面图。
图13C是示出根据本发明实施例的半导体器件的一部分制造工艺的横截面图。
图13D是示出根据本发明实施例的半导体器件的一部分制造工艺的横截面图。
图13E是示出根据本发明实施例的半导体器件的一部分制造工艺的横截面图。
图13F是示出根据本发明实施例的半导体器件的一部分制造工艺的横截面图。
具体实施方式
现在将对本发明的实施例进行具体描述。
第一实施例
现在使用图1A至图2B将对制造图像传感器的处理中的图案的重叠管理进行描述。图1是重叠检查标记的平面图。图1B示出了沿图1A的线A-A’的横截面。
如图1B所示，与常规的半导体光刻工艺相同，图像传感器制造工艺中的重叠管理包括使用由曝光装置形成的光致抗蚀剂，测量具体为比较层的图案1和参考层的图案2的重叠检查标记的偏差。基于该结果，计算重叠误差的校正值，并将该校正值应用到制造工艺中的下面的曝光工艺，以抑制重叠误差。
通常，通过同时获得形成在比较层和参考层中的重叠检查标记作为光学图像，来执行重叠检查装置中的测量，以测量重叠检查标记的偏差。通常在光刻工艺中执行一次重叠测量，且对单个参考层执行重叠测量。计算重叠校正值以校正单个层的重叠误差。
然而，当比较层和参考层的检查标记的高度存在显著差异时，上述重叠检查方法存在在获得图像时发生散焦的问题。
图2A和图2B示意性示出了获得重叠检查标记的图像的状态。图2A和图2B示出了重叠检查标记的横截面。重叠检查装置具有用于获得检查标记的图像的成像光学系统，并向目标检查标记发出检查光7。
如图2A所示，当参考层的图案2和比较层的图案1存在于该光学系统的景深8中时，能从参考层的图案2和比较层的图案1获得良好的检查图像。
如图2B所示，当参考层的图案3偏离景深时，图像模糊会出现在获得的图像的参考层的图案3中，因此降低了重叠误差测量的精度。
如上所述，在制造具有图像平面相位检测自动对焦功能的图像传感器中，必须测量最上层布线层和像素的重叠。如果检查标记之间的高度存在显著差异时，则会导致测量精度劣化的问题。
必须执行在最上层布线层正下方的像素和一个或多个通路(通孔层)的重叠检查。这导致了增加检查处理数目的问题和普通工厂系统基于多个检查结果不能实现校正值计算的问题。
现在使用图3至图8，将对第一实施例的测量图案的重叠的方法进行描述。图3是示出图像传感器的垂直结构的横截面图。图4示出了在制造工艺中间的图3的图像传感器的横截面。图4左边示出了重叠检查标记区域，而其右边示出了形成图像传感器的区域。
如图4所示，在该实施例的图像传感器中，参考层(下层)的图案3形成在重叠检查标记A38的区域中。参考层(下层)的这种图案3与氧化物隔离层(STI)12形成在相同的层中。参考层(上层)的图案2形成在重叠检查标记A’39的区域中。参考层(上层)的图案2与M3布线层23形成在相同的层中。
层间绝缘膜17被形成在M3布线层23和参考层(上层)的图案2上以覆盖M3布线层23和参考层(上层)的图案2。形成在M3布线层23和参考层(上层)的图案2上的是氮化硅膜(SiN膜)、碳化硅(SiC膜)或氮添加碳化硅(SiCN膜)，其充当针对用作下面的布线的铜(Cu)的防扩散膜(阻挡膜)或在通路蚀刻时的蚀刻停止膜。
光致抗蚀剂膜28形成在层间绝缘膜17上。V3通路图案29形成在形成图像传感器的区域中的光致抗蚀剂膜28中。比较层的图案1形成在重叠检查标记A38的区域中的和重叠检查标记A’39的区域中的光致抗蚀剂膜中。
现在，分别使用比较层的图案1、参考层(上层)的图案2和参考层(下层)的图案3，对与各个图案形成在相同的层中的V3通路图案29、M3布线23和氧化物隔离层(STI)12执行重叠检查。
现在，参考图5至图8，将对该实施例的重叠检查方法进行描述。图5示出了该实施例中图案的图案重叠检查流程。图6示出了图5中在i＝4、n＝2和m＝9的情况下的具体示例。图7A至图7C示意性示出了检查拍摄和检查标记的布局。图8示意性示出了使用提供在多个层中的各个图案(比较图案和参考图案)的重叠检查。
如图5所示，首先，将检查光学系统移动到形成在半导体晶片上的检查拍摄“m”。“m”是形成在半导体晶片上的第m个检查拍摄。例如，在图7A中，作为第一个检查拍摄的检查拍摄1布置在半导体晶片11的中心。
将系统移动到检查拍摄“m”中的检查标记n_i。“n”是形成在检查拍摄中的第n个检查标记。例如，在图7B中，作为第一个检查标记的检查标记1布置在检查拍摄30中的左上角。该检查标记形成在不同的层中。图5的“i”是在拍摄的多个测量中要测量的第i个检查标记。
随后，使检查光聚焦于参考层，并使用参考层的图像计算标记(参考层的图案)的中心坐标。在图4的图像传感器的示例中，例如，聚焦于与重叠检查标记A38的区域中的氧化物隔离层(STI)12形成在相同的层中的参考层(下层)的图案3，并计算参考层(下层)的图案3的中心坐标。
然后，使检查光聚焦于比较层(比较层的图案)，并使用比较层的图像计算标记(比较层的图案)的中心坐标。在图4的示例中，聚焦于形成在重叠检查标记A38的区域中的光致抗蚀剂膜28中的比较层的图案1，并计算比较层的图案1的中心坐标。
基于参考层的图案的中心和比较层的图案的中心，计算检查标记n_i的重叠误差量。在图4的示例中，基于参考层(下层)的图案3的中心和比较层的图案1的中心，计算参考层(下层)的图案3和比较层的图案1的重叠误差量。
重复执行上述流程，直到“i”、“n”和“m”都达到规定的最大值。例如，在图4的示例中，继重叠检查标记A38之后，聚焦于与重叠检查标记A’39的区域中的M3布线层23形成在相同的层中的参考层(上层)的图案2，并计算参考层(上层)的图案2的中心坐标。类似地，聚焦于形成在重叠检查标记A’39的区域中的光致抗蚀剂膜28中的比较层的图案1，并计算比较层的图案1的中心坐标。然后，基于参考层(上层)的图案2的中心和比较层的图案1的中心，计算参考层(上层)的图案2和比较层的图案1的重叠误差量。
最后，由全部检查标记的重叠误差量，计算晶片分量和拍摄分量作为重叠误差的统计值。将计算结果(重叠误差统计值)发送到工厂管理系统，并终止检查。
如上所述，在该实施例中，在一个重叠检查处理中执行多个参考层的重叠检查。此时，获得分别聚焦于各自有检查标记的参考层和比较层的图像，并基于这些图像计算检查标记的重叠误差量。基于全部检查标记的重叠误差量，计算作为重叠误差的统计值的晶片分量和拍摄分量。
图6至图7C示出了图5的重叠检查流程的具体示例。图6示出了其中“m”的最大值(max)为9，“n”的最大值(max)为2，以及“i”的最大值(max)为4的示例。应用于本技术的样品晶片的数目是一。如图7A所示，在晶片中测量9个拍摄。如图7B所示，在一个检查拍摄中测量四个点。如图7C所示，测量形成在两个不同层中的参考图案。
图8示意性示出了使用图5或图6所示的方法测量重叠误差量的方法。对比较层的图案1和参考层(上层)的图案2的重叠误差量进行测量。对比较层的图案1和参考层(下层)的图案3的重叠误差量进行测量。基于各自地测量的比较层的图案和参考层(上层)的图案的重叠误差量和比较层的图案和参考层(下层)的图案的重叠误差量，计算比较层的图案、参考层(上层)的图案以及参考层(下层)的图案的重叠误差量。
为了该实施例的效果的更清楚的描述，图10A和图10B示出了使用用常规技术计算的校正值执行图案化时和使用用本实施例的技术计算的校正值执行图案化时的重叠效果。图9示出了用于评估的样品晶片处理的流程。
图10A和图10B示出了在使用常规技术对晶片执行重叠校正的情况下和在使用本发明的技术执行重叠校正的情况下的重叠误差。注意，如图4所示，使用图像传感器和重叠检查标记的结构执行评估。
如图10A和图10B所示，在常规技术中，由于用布线层的重叠校正值进行校正，所以布线层的重叠误差在X方向和Y方向两个方向上都很小。然而，在常规技术中，氧化物隔离层的重叠误差不被校正，因此会导致大的重叠误差。这种差异由作为参考层和氧化物隔离层的布线层的重叠误差引起。
另一方面，在该实施例的技术中，由于计算两个参考层的最佳重叠校正值，所以布线层的重叠误差和氧化物隔离层的重叠误差是近似值。结果，布线层的重叠误差大于常规技术的布线层的重叠误差。然而，使偏差在两层之间相等，因此获得期望的效果。
在常规技术中，氧化物隔离层的重叠误差量会超过图10A和图10B所示的标准值。在本实施例的技术中，布线层的重叠误差量和氧化物隔离层的重叠误差量都在标准值以下。
如上所述，根据该实施例的重叠检查方法，在一个重叠检查处理中对一个晶片的多个参考层进行重叠测量。另外，在成像全部检查标记时，各自地聚焦于参考层和比较层，由此获得图像。
因此，基于具有检查标记的参考层和比较层之间的高度差，能够抑制重叠测量精度的劣化。通过在一个检查处理中执行多个参考层的重叠测量，能够减少检查处理的数目。计算重叠误差统计值，同时将参考层的不同测量结果假定为一个总体。这导致能够计算多个参考层的重叠校正值。即，即使在多个参考层之间存在重叠误差，也能计算校正值作为使参考层之间的重叠误差量最小化并相等的折衷最佳点。
图11A至图11E示出了图4的图像传感器和重叠检查标记的制造流程。
如图11A所示，准备半导体晶片11作为衬底。在液晶面板的情况下，准备玻璃衬底。
如图11B所示，在半导体晶片11的表面(主表面)上的像素部分(像素形成区域)中，形成像素区域的氧化物隔离层(STI)12、期望的MOS晶体管13、MOS晶体管14、MOS晶体管15和抗反射膜16。此时，在检查标记部分(检查标记形成区域)中，在与氧化物隔离层(STI)相同的层中形成参考层的图案3。
随后，如图11C所示，在半导体晶片11上的像素部分(像素形成区域)中，重复执行形成层间绝缘膜、触点、通路和布线的处理，以形成如图11C所示的层状结构。此时，在检查标记部分(检查标记形成区域)中，在与M3布线层相同的层中形成参考层的图案2。
然后，如图11D所示，应用光致抗蚀剂膜28。使用光刻技术，在光致抗蚀剂膜28的像素形成区域中形成V3通路图案29，并在检查标记形成区域中形成比较层的图案1。
使用上面形成的比较层的图案1、参考层(上层)的图案2和参考层(下层)的图案3，根据图5的重叠检查流程执行重叠检查。使用比较层的图案1、参考层(上层)的图案2和参考层(下层)的图案3执行重叠检查。这样能够对分别在相同的图案中形成的V3通路图案29、M3布线23和氧化物隔离层(STI)12执行重叠检查。
最后，如图11E所示，基于作为最上层布线的M4布线25，在像素部分(像素形成区域)中形成滤色器26和微透镜27。
根据图像传感器的上述制造方法，能够同轴地形成由氧化物隔离层(STI)12、M3布线23和微透镜27定义的各像素区域的光轴(中心轴)而没有偏差。此外，能够提高具有图像平面相位差自动对焦功能的图像传感器的距离测量精度。
在该实施例中，为了在作为最上层布线层的M4布线25的正下方形成V3通路24，将比较层的图案1与V3通路图案29形成在同一层中。然而，能够获得与形成作为最上层布线的M4布线25的沟槽(沟槽布线)图案相同的效果。在其功能效果没有任何问题的情况下，该实施例的技术可应用于任何层。
第二实施例
图12A和图12B示出了第二实施例的图案的重叠测量方法。图12A是该实施例的重叠检查标记的平面图。图12B示出了沿图12A的线B-B’得到的横截面。
在第一实施例中，在重叠检查标记中，分别在两个不同的层中提供参考图案。然而，与第一实施例的重叠检查标记不同，在该实施例的重叠检查标记中，分别在三个不同的层中形成参考图案。各个层的图案形成在一个检查标记部分(重叠检查标记C40)中。
如图12B所示，对分别提供在三个层中的参考层A的图案32、参考层B的图案33和参考层C的图案34，和一个比较层的图案1执行重叠测量。基于它们的重叠误差量执行重叠检查。结果，与第一实施例相同，基于检查标记的参考层和比较层之间的高度差，能够抑制重叠测量精度的劣化。通过在一个检查处理对多个参考层执行重叠测量，还能够减少检查处理的数目。计算重叠误差统计值，同时将参考层的不同测量结果假定为一个总体。这导致能够计算多个参考层的重叠校正值。即，即使在多个参考层之间存在重叠误差，也能计算校正值作为使参考层之间的重叠误差量最小化并相等的折衷最佳点。
另外，在该实施例中，通过聚焦于比较层1的图案1、参考层A的图案32、参考层B的图案33和参考层C的图案34来获得图像。因此，由于坐标移位不会出现在标记之间，所以能够减少检查时间。另一效果是减少检查标记的占用面积。
图13A至图13F示出了使用图12A和图12B所示的重叠检查标记的图像传感器的制造流程。现在将对该流程进行描述，然而将不再描述与第一实施例的图11A至图11E所描述的流程相同的部分。
图13A和图13B所示的处理与图12A和图12B所示的处理相同。如图13B所示，在检查标记部分(检查标记形成区域)中，在与氧化物隔离层(STI)相同的层中形成参考层C的图案34。
随后，如图13C所示，在检查标记部分(检查标记形成区域)中，在与M2布线层21相同的层中形成参考层B的图案33。
然后，如图13D所示，在像素部分(像素形成区域)中形成用于形成V3通路24的通路填充物41。此时，在检查标记部分(检查标记形成区域)中，在与通路填充物41相同的层中形成参考层A的图案32。
此外，如图13E所示，应用光致抗蚀剂膜，使用光刻在光致抗蚀剂膜的像素形成区域中形成M4布线图案42，并在检查标记形成区域中形成比较层的图案1。
使用上面形成的比较层的图案1、参考层A的图案32、参考层B的图案33和参考层C的图案34，根据图5的重叠检查流程执行重叠检查。通过使用比较层的图案1、参考层A的图案32、参考层B的图案33和参考层C的图案34执行重叠检查，能够对分别形成在同一图案中的M4布线图案42、M2布线21和氧化物隔离层(STI)12执行高精度重叠检查。
最后，如图13F所示，基于作为最上层布线的M4布线25，在像素部分(像素形成区域)中形成滤色器26和微透镜27。
根据图像传感器的上述制造方法，能够同轴地形成由氧化物隔离层(STI)12、M2布线21、M4布线25和微透镜27定义的各像素区域的光轴(中心轴)而没有偏差。此外，能够提高具有图像平面相位检测自动对焦功能的图像传感器的距离测量精度。
在上述实施例中，主要对图像传感器进行了描述。然而，本发明不限于此，通过在任何其它半导体器件或液晶面板中形成相同的配置，能够获得相同的功能效果。
因此，基于实施例已经具体描述了本发明人实现的发明。然而，本发明不限于此，且不用说，在不偏离本发明的范围的情况下，可以进行各种变化。
Claims (14)
1.一种制造半导体器件的方法，包括以下步骤：
(a)在晶片上的第一层的第一区域中形成第一电路图案并在第二区域中形成第一参考图案；
(b)在比所述第一层高的第二层的所述第一区域中形成第二电路图案并在所述第二区域中形成第二参考图案；
(c)形成比所述第二层高的第三层；
(d)在所述第三层上形成光致抗蚀剂膜；
(e)使用光刻在所述光致抗蚀剂膜的所述第一区域中形成第三电路图案并在所述第二区域中形成比较图案；
(f)测量所述第一参考图案和所述比较图案的重叠误差量；
(g)测量所述第二参考图案和所述比较图案的重叠误差量；以及
(h)基于在测量(f)中获得的所述第一参考图案和所述比较图案的重叠误差量以及在测量(g)中获得的所述第二参考图案和所述比较图案的重叠误差量，执行所述第一参考图案、所述第二参考图案和所述比较图案的重叠确定。
2.根据权利要求1所述的制造半导体器件的方法，
其中测量(f)包括：
(f-1)使检查光聚焦于所述第一参考图案，并检测所述第一参考图案的中心坐标，
(f-2)使检查光聚焦于所述比较图案，并检测所述比较图案的中心坐标，以及
(f-3)基于在聚焦(f-1)中检测的所述第一参考图案的中心坐标和在聚焦(f-2)中检测的所述比较图案的中心坐标，计算所述第一参考图案和所述比较图案的重叠误差量，以及
其中测量(g)包括：
(g-1)使检查光聚焦于所述第二参考图案，并检测所述第二参考图案的中心坐标，
(g-2)使检查光聚焦于所述比较图案，并检测所述比较图案的中心坐标，以及
(g-3)基于在聚焦(g-1)中检测的所述第二参考图案的中心坐标和在聚焦(g-2)中检测的所述比较图案的中心坐标，计算所述第二参考图案和所述比较图案的重叠误差量。
3.根据权利要求1所述的制造半导体器件的方法，
其中所述第一电路图案是氧化物隔离层。
4.根据权利要求1所述的制造半导体器件的方法，
其中所述第二电路图案是用于耦合布线图案或不同层的布线的通路。
5.根据权利要求1所述的制造半导体器件的方法，
其中形成在所述光致抗蚀剂膜中的所述第三电路图案是用于形成最上层布线的沟槽布线图案。
6.一种图案重叠检查方法，包括以下步骤：
测量形成在衬底上的第一层中的第一参考图案和形成在光致抗蚀剂膜中的比较图案的重叠误差量；
测量形成在不同于所述第一层的第二层中的第二参考图案和形成在所述光致抗蚀剂膜中的比较图案的重叠误差量；以及
基于所述第一参考图案和所述比较图案的重叠误差量以及所述第二参考图案和所述比较图案的重叠误差量，执行所述第一参考图案、所述第二参考图案和所述比较图案的重叠确定。
7.根据权利要求6所述的图案重叠检查方法，包括以下步骤：
使检查光聚焦于所述第一参考图案，并检测所述第一参考图案的中心坐标；
使检查光聚焦于所述第二参考图案，并检测所述第二参考图案的中心坐标；
使检查光聚焦于所述比较图案，并检测所述比较图案的中心坐标；以及
基于所述第一参考图案的中心坐标、所述第二参考图案的中心坐标和所述比较图案的中心坐标，计算所述第一参考图案、所述第二参考图案和所述比较图案的重叠误差量。
8.根据权利要求6所述的图案重叠检查方法，
其中所述第一层低于所述第二层。
9.根据权利要求6所述的图案重叠检查方法，
其中所述衬底是半导体晶片，以及
其中所述第一层与形成有氧化物隔离层的层相同。
10.根据权利要求6所述的图案重叠检查方法，
其中所述第二层与形成有通路的层相同，所述通路用于耦合金属图案或不同层的布线。
11.根据权利要求6所述的图案重叠检查方法，
其中用于形成最上层布线的沟槽布线图案形成在所述光致抗蚀剂膜中。
12.一种半导体器件，包括：
与第一电路图案形成在相同的层中的第一参考图案；
与高于所述第一电路图案的第二电路图案形成在相同的层中的第二参考图案；以及
与高于所述第二电路图案的第三电路图案形成在相同的层中的第三参考图案；以及
其中所述第一参考图案、所述第二参考图案和所述第三参考图案是用于所述第一电路图案、所述第二电路图案和所述第三电路图案的重叠的重叠检查图案。
13.根据权利要求12所述的半导体器件，
其中在所述半导体器件的横截面中，所述第一参考图案、所述第二参考图案和所述第三参考图案形成在相同的检查图案区域中。
14.根据权利要求12所述的半导体器件，
其中所述第一电路图案是氧化物隔离层，
其中所述第二电路图案是金属布线，以及
其中所述第三电路图案是用于耦合不同层的布线的通路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015059670A JP2016180783A (ja) | 2015-03-23 | 2015-03-23 | 半導体装置および半導体装置の製造方法、パターンの重ね合わせ検査方法 |
| JP2015-059670 | 2015-03-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105990180A true CN105990180A (zh) | 2016-10-05 |
Family
ID=56976381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610169154.2A Pending CN105990180A (zh) | 2015-03-23 | 2016-03-23 | 半导体器件、其制造方法和图案重叠检查方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20160282730A1 (zh) |
| JP (1) | JP2016180783A (zh) |
| CN (1) | CN105990180A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107993947A (zh) * | 2016-10-26 | 2018-05-04 | 台湾积体电路制造股份有限公司 | 半导体制造中的重叠测量和补偿的方法 |
| CN111312691A (zh) * | 2020-03-02 | 2020-06-19 | 长江存储科技有限责任公司 | 一种套刻对准标记结构、套刻对准测量方法及半导体器件 |
| CN112053335A (zh) * | 2020-08-31 | 2020-12-08 | 中冶赛迪重庆信息技术有限公司 | 一种热轧棒材重叠检测方法、系统及介质 |
| CN113608412A (zh) * | 2019-12-11 | 2021-11-05 | 长江存储科技有限责任公司 | 一种半导体器件及其制作方法和电子设备 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10432927B2 (en) | 2014-09-30 | 2019-10-01 | Ningbo Sunny Opotech Co., Ltd. | 3D test chart, adjusting arrangement, forming method and adjusting method thereof |
| CN107024841B (zh) * | 2017-05-16 | 2018-09-25 | 睿力集成电路有限公司 | 一种光刻光学式叠对量测图型结构 |
| US11573497B2 (en) * | 2019-02-14 | 2023-02-07 | Kla Corporation | System and method for measuring misregistration of semiconductor device wafers utilizing induced topography |
| US11914290B2 (en) * | 2019-07-24 | 2024-02-27 | Kla Corporation | Overlay measurement targets design |
| WO2022040226A1 (en) * | 2020-08-17 | 2022-02-24 | Tokyo Electron Limited | Coaxial see-through inspection system |
| KR102524462B1 (ko) * | 2022-03-28 | 2023-04-21 | (주)오로스 테크놀로지 | 오버레이 측정장치 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10189425A (ja) * | 1996-12-27 | 1998-07-21 | Matsushita Electron Corp | アライメント方法、アライメント精度測定方法及びアライメント測定用マーク |
| US20020127483A1 (en) * | 2001-03-08 | 2002-09-12 | Kyoung-Yoon Baek | Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same |
| KR20050064287A (ko) * | 2003-12-23 | 2005-06-29 | 삼성전자주식회사 | 필드 중간 영역에 다수의 오버레이 계측 키가 형성된 웨이퍼 |
| CN101063829A (zh) * | 2006-04-27 | 2007-10-31 | 三星电子株式会社 | 重叠测量方法和使用其的重叠测量设备 |
| JP2009238801A (ja) * | 2008-03-26 | 2009-10-15 | Consortium For Advanced Semiconductor Materials & Related Technologies | 半導体装置の製造方法、及び半導体装置の製造に際して用いられる位置整合用パターン構造 |
| US20120149135A1 (en) * | 2010-12-14 | 2012-06-14 | Elpida Memory, Inc. | Semiconductor device manufacturing method that allows rework rate in manufacturing step to decrease |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6624039B1 (en) * | 2000-07-13 | 2003-09-23 | Lucent Technologies Inc. | Alignment mark having a protective oxide layer for use with shallow trench isolation |
| JP5180419B2 (ja) * | 2000-08-30 | 2013-04-10 | ケーエルエー−テンカー・コーポレーション | 重ね合わせマーク、重ね合わせマークの設計方法および重ね合わせ測定の方法 |
| JP2008085007A (ja) * | 2006-09-27 | 2008-04-10 | Fujitsu Ltd | 多層ウェハ、その製造方法、およびその検査装置 |
| KR20160011947A (ko) * | 2014-07-23 | 2016-02-02 | 삼성전자주식회사 | 오버레이 측정 장치와 방법 및 오버레이 패턴 형성 방법 |
-
2015
- 2015-03-23 JP JP2015059670A patent/JP2016180783A/ja active Pending
-
2016
- 2016-03-21 US US15/076,445 patent/US20160282730A1/en not_active Abandoned
- 2016-03-23 CN CN201610169154.2A patent/CN105990180A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10189425A (ja) * | 1996-12-27 | 1998-07-21 | Matsushita Electron Corp | アライメント方法、アライメント精度測定方法及びアライメント測定用マーク |
| US20020127483A1 (en) * | 2001-03-08 | 2002-09-12 | Kyoung-Yoon Baek | Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same |
| KR20050064287A (ko) * | 2003-12-23 | 2005-06-29 | 삼성전자주식회사 | 필드 중간 영역에 다수의 오버레이 계측 키가 형성된 웨이퍼 |
| CN101063829A (zh) * | 2006-04-27 | 2007-10-31 | 三星电子株式会社 | 重叠测量方法和使用其的重叠测量设备 |
| JP2009238801A (ja) * | 2008-03-26 | 2009-10-15 | Consortium For Advanced Semiconductor Materials & Related Technologies | 半導体装置の製造方法、及び半導体装置の製造に際して用いられる位置整合用パターン構造 |
| US20120149135A1 (en) * | 2010-12-14 | 2012-06-14 | Elpida Memory, Inc. | Semiconductor device manufacturing method that allows rework rate in manufacturing step to decrease |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107993947A (zh) * | 2016-10-26 | 2018-05-04 | 台湾积体电路制造股份有限公司 | 半导体制造中的重叠测量和补偿的方法 |
| CN107993947B (zh) * | 2016-10-26 | 2021-08-24 | 台湾积体电路制造股份有限公司 | 半导体制造中的重叠测量和补偿的方法 |
| CN113608412A (zh) * | 2019-12-11 | 2021-11-05 | 长江存储科技有限责任公司 | 一种半导体器件及其制作方法和电子设备 |
| CN113608412B (zh) * | 2019-12-11 | 2024-04-09 | 长江存储科技有限责任公司 | 一种半导体器件及其制作方法和电子设备 |
| CN111312691A (zh) * | 2020-03-02 | 2020-06-19 | 长江存储科技有限责任公司 | 一种套刻对准标记结构、套刻对准测量方法及半导体器件 |
| CN112053335A (zh) * | 2020-08-31 | 2020-12-08 | 中冶赛迪重庆信息技术有限公司 | 一种热轧棒材重叠检测方法、系统及介质 |
| CN112053335B (zh) * | 2020-08-31 | 2023-05-12 | 中冶赛迪信息技术(重庆)有限公司 | 一种热轧棒材重叠检测方法、系统及介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160282730A1 (en) | 2016-09-29 |
| JP2016180783A (ja) | 2016-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105990180A (zh) | 半导体器件、其制造方法和图案重叠检查方法 | |
| US7666559B2 (en) | Structure and method for determining an overlay accuracy | |
| JP5986817B2 (ja) | オーバーレイ誤差測定装置、及びコンピュータープログラム | |
| US7933015B2 (en) | Mark for alignment and overlay, mask having the same, and method of using the same | |
| US9747682B2 (en) | Methods for measuring overlays | |
| US8260033B2 (en) | Method and apparatus for determining the relative overlay shift of stacked layers | |
| TWI529780B (zh) | 量測設備引起偏移之方法、半導體工件處理方法以及度量系統 | |
| WO2006093722A2 (en) | Methods and systems for determining overlay error based on target image symmetry | |
| EP3171219A1 (en) | Interconnection structure, fabricating method thereof, and exposure alignment system | |
| CN110766759B (zh) | 一种无重叠视场的多相机标定方法及装置 | |
| JP5792431B2 (ja) | 半導体装置の製造方法 | |
| US20070035039A1 (en) | Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy | |
| US10707175B2 (en) | Asymmetric overlay mark for overlay measurement | |
| US6795747B2 (en) | Reducing asymmetrically deposited film induced registration error | |
| TWI412068B (zh) | 對準標記及缺陷檢測方法 | |
| US9772561B2 (en) | Semiconductor manufacturing method and tool | |
| TWI512868B (zh) | Image Key Dimension Measurement Calibration Method and System | |
| CN108573907B (zh) | 工件接合装置、工件对位方法以及工件承载装置 | |
| CN115390374A (zh) | 套刻误差的量测方法以及控制半导体制造过程的方法 | |
| KR100904732B1 (ko) | 오정렬 가늠 마크를 이용한 정렬도 측정 방법 | |
| JP2007059446A (ja) | 固体撮像装置およびその製造方法 | |
| JP7034771B2 (ja) | 露光装置、露光方法、及び半導体装置の製造方法 | |
| CN104076611B (zh) | 用于光刻设备的拼接物镜成像测校方法 | |
| TWI780676B (zh) | 取像裝置變焦取像偏移的補償方法 | |
| CN109426692B (zh) | 补偿套刻数据的方法和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20161005 |