CN105977176B - 用于半导体器件的传感器 - Google Patents

用于半导体器件的传感器 Download PDF

Info

Publication number
CN105977176B
CN105977176B CN201610138257.2A CN201610138257A CN105977176B CN 105977176 B CN105977176 B CN 105977176B CN 201610138257 A CN201610138257 A CN 201610138257A CN 105977176 B CN105977176 B CN 105977176B
Authority
CN
China
Prior art keywords
semiconductor
metal
contact
area
sensing area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610138257.2A
Other languages
English (en)
Other versions
CN105977176A (zh
Inventor
A.科普罗夫斯基
M.普拉佩尔特
A.里格勒
F.沃尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105977176A publication Critical patent/CN105977176A/zh
Application granted granted Critical
Publication of CN105977176B publication Critical patent/CN105977176B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Abstract

本发明涉及用于半导体器件的传感器。呈现了一种半导体布置，包括：半导体本体，半导体本体包括半导体漂移区，其中半导体漂移区具有第一导电类型的掺杂剂；第一半导体感测区以及第二半导体感测区，其中第一半导体感测区以及第二半导体感测区中的每一个电连接至半导体漂移区并且具有不同于第一导电类型的第二导电类型的掺杂剂；包括第一金属材料的第一金属接触，第一金属接触与第一半导体感测区接触，其中第一金属接触与第一半导体感测区之间的转变形成第一金属至半导体转变；包括不同于第一金属材料的第二金属材料的第二金属接触，第二金属接触与第一金属接触分开并且与第二半导体感测区接触。

Description

用于半导体器件的传感器
技术领域
本说明书提及半导体布置的实施例以及用于确定半导体器件的物理参数的方法的实施例。特别是，本说明书提及包括用于感测半导体器件的物理参数的装置的半导体布置的实施例。
背景技术
在汽车、消费者以及工业应用中的现代装置的许多功能（诸如转换电能以及驱动电动机或电机）依赖于半导体器件。例如，绝缘栅双极晶体管（IGBT）、金属氧化物半导体场效应晶体管（MOSFET）以及二极管已经用于各种应用，包括但不限于电源以及电力转换器中的开关。
有时，半导体布置包括用于执行诸如短路关断功能的保护性功能的装置。为此，半导体布置的半导体器件可以电耦合于控制电路，该控制电路依赖于半导体器件温度和/或依赖于流经半导体器件的半导体器件负载电流，来控制半导体器件的操作。例如，如果半导体器件温度和/或半导体器件负载电流超过相应的阈值，控制电路可以通过关断半导体器件做出反应，这使得负载电流减小到大致为零。
发明内容
根据实施例，呈现了半导体布置。半导体布置包括：半导体本体，所述半导体本体包括半导体漂移区，其中所述半导体漂移区具有第一导电类型的掺杂剂；第一半导体感测区以及第二半导体感测区，其中所述第一半导体感测区以及所述第二半导体感测区中的每一个电连接至所述半导体漂移区并且具有不同于所述第一导电类型的第二导电类型的掺杂剂；包括第一金属材料的第一金属接触，所述第一金属接触与所述第一半导体感测区接触，其中所述第一金属接触与所述第一半导体感测区之间的转变（transition）形成第一金属至半导体转变；包括不同于所述第一金属材料的第二金属材料的第二金属接触，所述第二金属接触与所述第一金属接触分开并且与所述第二半导体感测区接触，所述第二金属接触与所述第二半导体感测区之间的转变形成不同于所述第一金属至半导体转变的第二金属至半导体转变；第一电传输装置，所述第一电传输装置被布置并且配置为用于将由所述第一金属接触的电参数推导出的第一感测信号提供至感测信号处理单元的第一信号输入端；以及与所述第一电传输装置分开的第二电传输装置，所述第二电传输装置被布置并且配置为用于将由所述第二金属接触的电参数推导出的第二感测信号提供至所述感测信号处理单元的第二信号输入端。
根据另外的实施例，呈现了另外的半导体布置。该另外的半导体布置包括：半导体本体，所述半导体本体包括半导体漂移区，其中所述半导体漂移区具有第一导电类型的掺杂剂；电耦合于所述半导体本体的第一负载接触以及电耦合于所述半导体本体的第二负载接触，所述半导体漂移区被布置为用于在所述半导体本体的有源区中所述第一负载接触与所述第二负载接触之间传导负载电流；布置为至少部分在所述半导体本体内部、所述半导体本体的所述有源区与所述半导体本体的非有源区之间的多个半导体漏极区，其中所述多个半导体漏极区中的每一个与所述半导体漂移区接触并且具有不同于所述第一导电类型的第二导电类型的掺杂剂，并且其中所述多个半导体漏极区包括充当第一半导体感测区的第一半导体漏极区、充当第二半导体感测区的第二半导体漏极区，以及第三半导体漏极区，第三半导体漏极区电连接至所述第一负载接触并且被配置为用于从所述半导体漂移区排出电荷载流子；包括第一金属材料的第一金属接触，所述第一金属接触与所述第一负载接触和所述第二负载接触分开并且与所述第一半导体感测区接触，其中所述第一金属接触与所述第一半导体感测区之间的转变形成第一金属至半导体转变；包括不同于所述第一金属材料的第二金属材料的第二金属接触，所述第二金属接触与所述第一负载接触、所述第二负载接触以及所述第一金属接触分开并且与第二半导体感测区接触，所述第二金属接触与所述第二半导体感测区之间的转变形成不同于所述第一金属至半导体转变的第二金属至半导体转变。
根据又另外的实施例，呈现了一种用于确定半导体器件的物理参数的方法，其中，所述半导体器件包括：半导体本体，所述半导体本体包括半导体漂移区，其中所述半导体漂移区具有第一导电类型的掺杂剂；第一半导体感测区和第二半导体感测区，其中所述第一半导体感测区以及所述第二半导体感测区中的每一个电连接至所述半导体漂移区并且具有不同于所述第一导电类型的第二导电类型的掺杂剂；包括第一金属材料的第一金属接触，所述第一金属接触与所述第一半导体感测区接触，其中所述第一金属接触与所述第一半导体感测区之间的转变形成第一金属至半导体转变；包括不同于所述第一金属材料的第二金属材料的第二金属接触，所述第二金属接触与所述第一金属接触分开并且与所述第二半导体感测区接触，所述第二金属接触与所述第二半导体感测区之间的转变形成不同于所述第一金属至半导体转变的第二金属至半导体转变。所述方法包括：由所述第一金属接触的电参数推导出第一感测信号，其中，所述第一金属接触的所述电参数包括所述第一金属接触的电势以及通过所述第一金属接触的电流中的至少一个；由所述第二金属接触的电参数推导出第二感测信号，其中所述第二金属接触的所述电参数包括所述第二金属接触的电势以及通过所述第二金属接触的电流中的至少一个；依赖于所述第一感测信号以及所述第二感测信号来确定所述半导体器件的所述物理参数的值，所述值指示所述半导体本体的温度以及由所述半导体本体传导的负载电流中的至少一个。
在阅读以下详细描述时并且在观看所附附图时，本领域技术人员将认识到附加的特征和优点。
附图说明
图中的部分不必按比例缩放，相反重点被放在说明本发明的原理上。此外，在图中，相似参考标记指定对应部分。在附图中：
图1示意性图示根据一个或多个实施例的半导体布置的垂直横截面的剖面；
图2示意性图示根据一个或多个实施例的半导体布置的垂直横截面的剖面；
图3示意性图示根据一个或多个实施例的半导体布置的俯视图的剖面；
图4示意性图示根据一个或多个实施例的半导体布置的俯视图的剖面；
图5示意性图示根据一个或多个实施例的感测信号处理单元的组件。
具体实施方式
在以下详细描述中，对于形成其一部分的附图做出参照，并且其中作为例证示出其中本发明可以被实践的具体实施例。
在这方面，方向性术语，诸如“顶部”、“底部”、“下方”、“前方”、“后面”、“背面”、“前部”、“尾部”等可以参照正被描述的图的取向来使用。因为实施例的部分可以被定位于多个不同取向，方向性术语用于说明目的而决不是限制性的。应理解，可以利用其它实施例，并且在不偏离本发明的范围的情况下，可以做出结构或逻辑改变。因此，以下的详细描述不被理解为限制性意义，并且本发明的范围由所附权利要求来限定。
现将详细参照各种实施例，所述各种实施例中的一个或多个示例在图中图示。每个示例作为解释被提供，并且并不意味为对本发明的限制。例如，图示或描述为一个实施例的部分的特征可以用在其他实施例上或与其他实施例结合使用以产生又另外的实施例。所意图的是，本发明包括这样的修改和变化。示例使用特定语言来描述，其不应解释为限制所附权利要求的范围。附图并未按比例缩放并且仅用于说明目的。为了清楚，如果未另外声明，则在不同附图中，相同元件或制造步骤已经由相同参考指定。
在本说明书中使用的术语“水平”旨在描述基本上平行于半导体基板或半导体区的水平表面的取向。这可以例如是晶片或管芯的表面。
在本说明书中使用的术语“垂直”旨在描述基本上布置为垂直于水平表面的取向，即，平行于半导体基板或半导体区的表面的法线方向。
在本说明书中，n掺杂可以被指代为“第一导电类型”而p掺杂可以被指代为“第二导电类型”。可替换地，可以采用相反的掺杂关系，使得第一导电类型可以是p掺杂而第二导电类型可以是n掺杂。例如，n掺杂半导体区可以通过在半导体区中插入施主而产生。此外，p掺杂半导体区可以通过在半导体区中插入受主而产生。
在本说明书的上下文中，术语“欧姆接触”、“电接触”、“欧姆连接”以及“电连接”旨在描述在半导体布置的两个区、段、一部分或部分之间，或者一个或多个器件的不同端子之间，或者端子或金属化或电极与半导体布置的部分或部件之间存在低欧姆电连接或低欧姆电流路径。此外，在本说明书的上下文中，术语“接触”旨在描述在相应的半导体布置的两个元件之间存在直接物理连接；例如，彼此接触的两个元件之间的转变可以不包括另外的中间元件等。
在本说明书中描述的具体实施例关于但不限于具有IGBT、MOSFET或二极管结构的单片集成半导体布置，特别是双极功率半导体布置，诸如IGBT。
如在本说明书中使用的术语“功率半导体器件”旨在描述具有高电压阻塞和/或高电流携带能力的单个芯片上的半导体器件。这样的半导体器件可以是半导体布置的部分。换言之，所述功率半导体器件意图用于高电流，诸如安培范围内的，例如高达数百安培，和/或高电压，诸如高于40V、100V以及以上。
图1示意性图示根据一个或多个实施例的半导体布置1的垂直横截面的剖面。半导体布置1包括半导体本体10，其可以例如包括硅。
半导体本体10包括半导体漂移区103。例如，半导体本体10的至少一个部分可以被配置为用于形成诸如IGBT或MOSFET的半导体器件的半导体漂移区103。或者，所述半导体本体10的至少一个部分可以例如被配置为用于形成二极管，诸如p-i-n二极管的半导体漂移区103。
如在本说明书中结合所述半导体本体10使用的术语“半导体漂移区”并不必然限于布置并且配置为在半导体本体10的有源区域中传导电荷载流子电流的区，而是也可以涉及这样的区至非有源区域中的延伸，例如接近于半导体本体10的边缘。以下将更加详细地结合图2和图3的实施例解释带有具有有源区域和非有源区域的半导体本体10的半导体布置1的示例。
半导体漂移区103具有第一导电类型的掺杂剂，在n-掺杂的半导体漂移区103的情况下，第一导电类型可以是例如n型。
半导体布置1还包括第一半导体感测区101和第二半导体感测区102，其中第一半导体感测区101和第二半导体感测区102中的每一个电连接至半导体漂移区103并且具有不同于所述第一导电类型的第二导电类型的掺杂剂。例如，第一半导体感测区101和第二半导体感测区102可以包括电连接至半导体漂移区103的n掺杂部分的p掺杂半导体区，或者反之亦然。
根据图1中图示的实施例，第一半导体感测区101和第二半导体感测区102中的每一个可以被布置为至少部分在半导体本体10的内部并且可以接触半导体漂移区103。例如，第一半导体感测区101和第二半导体感测区102中的每一个可以包括p阱区，其已经例如通过p掺杂剂从所述半导体本体10的表面扩散或注入到n掺杂半导体本体10中而创建。
在实施例中，第二半导体感测区102与第一半导体感测区101分开。例如，根据图1中图示的实施例，第二半导体感测区102由半导体漂移区103的部分与第一半导体感测区101分开。在另一实施例中，第二半导体感测区102可以与第一半导体感测区101接触（未描绘）。
此外，半导体布置1包括第一金属接触11。第一金属接触11包括第一金属材料并且与第一半导体感测区101接触。第一金属接触11与第一半导体感测区101之间的转变形成第一金属至半导体转变111。第一金属至半导体转变111可以在第一半导体感测区101与第一金属接触11之间建立欧姆接触。取决于所述第一金属材料的功函数以及所述第一半导体感测区101的掺杂剂浓度，第一金属至半导体转变111也可以在第一半导体感测区101与第一金属接触11之间建立肖特基接触。例如，第一半导体感测区101包括p掺杂硅。第一金属材料可以包括例如铝硅铜或钨钛中的至少一个。
除了所述第一金属接触11之外，半导体布置1包括第二金属接触12，其包括不同于所述第一金属材料的第二金属材料。例如，第一金属材料包括铝硅铜，而第二金属材料包括钨钛，或者反之亦然。第二金属接触12与第一金属接触11分开并且与第二半导体感测区102接触。因此，第二金属接触12与第二半导体感测区102之间的转变形成不同于所述第一金属至半导体转变111的第二金属至半导体转变121。与以上关于第一金属至半导体转变111已经陈述的内容类似，第二金属至半导体转变121也可以在所述第二半导体感测区102与所述第一金属接触12之间建立欧姆接触或肖特基接触。
在实施例中，所述第二金属至半导体转变121与所述第一金属至半导体转变111的不同之处在于，第一金属至半导体转变111的电阻具有不同于第二金属至半导体转变121的电阻的温度依赖性的温度依赖性。
例如，第一金属至半导体转变111和第二金属至半导体转变121均在一方面第一或相应的第二半导体感测区101/102与另一方面第一或相应的第二金属接触11/12之间建立欧姆接触，其中第二金属至半导体转变121处的欧姆电阻的温度依赖性可以不同于第一金属至半导体转变111处的欧姆电阻的温度依赖性。
在另外的实施例中，第一金属至半导体转变111和第二金属至半导体转变121均可以在一方面第一或相应的第二半导体感测区101/102与另一方面第一或相应的第二金属接触11/12之间建立肖特基接触，其中第二金属至半导体转变121处的正向电压降（以及对应电阻）的温度依赖性可以不同于第一金属至半导体转变111处的正向电压降（以及对应电阻）的温度依赖性。例如，第一和第二金属至半导体转变111和121处的所述肖特基接触的正向电压降的差异可以与具有不同功函数的第一和第二金属材料相关。
半导体布置1还包括第一电传输装置112，其被布置并且配置为用于将由第一金属接触11的电参数推导出的第一感测信号11-1提供至感测信号处理单元2的第一信号输入端21。除了所述第一电传输装置以外，半导体布置1包括与所述第一电传输装置112分开的第二电传输装置122。第二电传输装置122被布置并且配置为用于将由第二金属接触12的电参数推导出的第二感测信号12-1提供至所述感测信号处理单元2的第二信号输入端22。
例如，所述第一和第二电传输装置112、122包括布置在半导体本体10的顶部上的第一金属垫18-1（参见图4）、第二金属垫18-2以及金属电路布置，其中金属电路布置被配置为用于将所述第一和第二感测信号11-1、12-1分别传输至所述第一金属垫18-1和所述第二金属垫18-2。所述金属电路布置可以包括布置在所述半导体本体10的表面上的结构化金属化层。第一和第二电传输装置112、122还可以包括将所述第一和第二金属垫18-1、18-2连接至包括所述半导体本体10的半导体器件的第一和第二外部连接器的接合线，其中所述第一和第二外部连接器可以被配置为分别与所述感测信号处理单元2的所述第一和第二信号输入端21、22连接。
根据实施例，第一金属接触11的所述电参数包括第一金属接触11的电势，并且第二金属接触12的所述电参数包括第二金属接触12的电势。例如，所述第一感测信号11-1是对应于第一金属接触11的电势的电压信号，而所述第二感测信号12-1可以为对应于第二金属接触12的电势的电压信号。
根据另外的实施例，第一金属接触11的所述电参数可以包括通过第一金属接触11的电流，并且第二金属接触12的所述电参数可以包括通过第二金属接触12的电流。例如，所述第一感测信号11-1是与通过第一金属接触11的电流相对应的电流信号，而所述第二感测信号12-1是与通过第二金属接触12的电流相对应的电流信号。
所述信号处理单元2可以是半导体布置2的部分。例如，信号处理单元2被配置为用于依赖于第一感测信号11-1和第二感测信号12-1来确定半导体本体10的物理参数的值，其中所述值可以指示半导体本体10的温度以及由半导体本体10传导的负载电流中的至少一个。
图2示意性图示根据一个或多个实施例的半导体布置1的垂直横截面的剖面。图2中图示的半导体布置1的一些组件对应于如图1中图示的半导体布置1的组件，例如图2的右部中图示的组件。关于这些组件，因此参照以上描述。在以下描述中，如与图1的实施例相比，重点将落在图2中图示的实施例的可选的附加特征上。还将参照图3，其描绘半导体布置1的实施例的俯视图，其中图2示出沿着图1中指示的线A-A的垂直横截面。
如以上解释的，半导体布置1包括半导体本体10，其可以包括例如硅。半导体本体10包括具有第一导电类型的掺杂剂的半导体漂移区103，在n-掺杂的半导体漂移区103的情况下，第一导电类型例如是n型。
例如，半导体本体10的至少一个部分可以被配置为用于形成诸如IGBR或MOSFET的半导体器件的半导体漂移区103。此外，所述半导体本体10的至少一个部分可以例如被配置为用于形成诸如p-i-n二极管的二极管的半导体漂移区103。
半导体布置1还包括第一负载接触15和第二负载接触16，其中第一和第二负载接触15、16中的每一个电耦合至半导体本体10。
参见图3，所述半导体漂移区103被布置为用于在半导体本体10的有源区100-1中、在第一负载接触15与第二负载接触16之间传导负载电流。例如，有源区100-1是半导体器件芯片上其中布置了多个有源IGBT单元或MOSFET单元的区。
在实施例中，所述第一负载接触15的至少一部分分别形成所述IGBT或所述MOSFET的发射极接触或者源极接触。例如，参见图3，所述第一负载接触15包括在垂直IGBT的芯片正面上的发射极垫15，或者在垂直功率MOSFET的芯片正面上的源极垫15。
所述第二负载接触16的部分可以分别形成所述IGBT或所述MOSFET的集电极接触或者漏极接触。例如，所述第二负载接触包括垂直IGBT或MOSFET的背面接触。在图3的实施例中，第二接触16被假定为例如以背面金属化的形式布置在背面上，并且因此在俯视图中用虚线指示。
如可以在图3中看见的，多个半导体漏极区101、102、104可以被布置为至少部分地在半导体本体10内部、半导体本体10的所述有源区100-1与半导体本体10的非有源区100-2之间。所述半导体漏极区101、102、104在图3中描绘的俯视图中用虚线标记。例如，非有源区100-2是半导体器件芯片的边缘区，其未被配置为用于在第一负载接触15与第二负载接触16之间传导负载电流。非有源区100-2也可以是半导体本体10的被例如源极垫、发射极垫、栅极垫17（参见图4）、栅极指状体和/或栅极延伸物（runner）覆盖的区。在这样的区中，有源IGBT或MOSFET单元可以不存在，例如因为分别不存在发射极或源极接触。
半导体漏极区101、102、104中的每一个与半导体漂移区103接触（同样参见图2）并且具有不同于所述第一导电类型的第二导电类型的掺杂剂。例如，在n掺杂的半导体漂移区103的情况下，半导体漏极区101、102、104是p掺杂的。
多个半导体漏极区101、102、104包括充当第一半导体感测区101的第一半导体漏极区以及充当第二半导体感测区102的第二半导体漏极区。关于所述第一和第二半导体感测区101、102，参照根据图1的示例性实施例的以上描述，其也关于图2和图3的实施例。
根据图2和图3中图示的实施例，多个半导体漏极区101、102、104还可以包括至少一个第三半导体漏极区104，其电连接至第一负载接触15并且被配置为用于从半导体漂移区103排出电荷载流子。如图3所示，多个半导体漏极区101、102、104可以包括两个第三半导体漏极区104。例如，所述第三半导体漏极区104中的至少一个至少部分地由半导体漂移区103的n-掺杂部分中的p阱形成并且被配置为用于从半导体本体10的非有源区100-2（例如，边缘区）排出空穴。因此，所述半导体漏极区104可以通过从所述非有源区100-2排出空穴而改善例如IGBT的切换行为。
根据实施例，第三半导体漏极区104可以与第一半导体感测区101并且与第二半导体感测区102分开，如图2和图3所描绘的。例如，全部半导体漏极区101、102、104至少部分地由半导体漂移区103的n-掺杂部分中的分开的p阱形成。
图2和图3的半导体布置1可以包括所述第一金属接触11，该第一金属接触11包括第一金属材料。第一金属接触11与第一负载接触15和第二负载接触16分开并且与第一半导体感测区101接触。第一金属接触11与第一半导体感测区101之间的转变形成所述第一金属至半导体转变111。
此外，图2和图3的半导体布置1可以包括所述第二金属接触12，所述第二金属接触12包括不同于所述第一金属材料的所述第二金属材料，第二金属接触12与第一负载接触15、第二负载接触16以及第一金属接触11分开，并且与第二半导体感测区102接触。第二金属接触12与第二半导体感测区102之间的转变形成不同于所述第一金属至半导体转变111的所述第二金属至半导体转变121。
关于所述第一和第二金属接触11、12，所述对应的金属材料以及第一和第二金属至半导体转变111、121，参照根据图1的示例性实施例的以上描述，其也关于图2和图3的实施例。
在实施例中，图2和图3的半导体布置1还可以包括所述第一电传输装置112，其被布置并且配置为用于将由第一金属接触11的电参数推导出的所述第一感测信号11-1提供至所述感测信号处理单元2的所述第一信号输入端21。此外，半导体布置1可以包括与所述第一电传输装置112分开的所述第二电传输装置122。第二电传输装置122被布置并且配置为用于将由第二金属接触12的电参数推导出的所述第二感测信号12-1提供至所述感测信号处理单元2的所述第二信号输入端22。
关于所述第一和第二电传输装置112、122，对应的第一和第二电参数以及第一和第二感测信号11-1、12-1，参照根据图1的示例性实施例的以上描述，其也关于图2和图3的实施例。
图4示意性图示根据一个或多个实施例的半导体布置1的俯视图的剖面。半导体本体10可以为半导体器件芯片的部分，其在图4中的俯视图中示出。例如，半导体芯片是IGBT或MOSFET芯片。
类似于图3的实施例，半导体本体10可以展示有源区100-1和非有源区100-2，其中非有源区100-2位于半导体器件芯片的边缘附近，并且另一非有源区100-2位于栅极垫17以及相邻的第一和第二金属垫18-1、18-2附近，接近于半导体器件芯片的中心。在其他实施例中，非有源区100-2也可以是半导体本体10的由例如源极垫15、发射极垫15、栅极指状体和/或栅极延伸物覆盖的区。在这样的区中，有源IGBT或MOSFET单元可以不存在，例如因为分别不存在发射极或源极接触。有源区100-1在所述非有源区100-2之间延伸并且被配置为在第一负载接触15与第二负载接触16之间传导负载电流，其中第二负载接触是背面接触（由虚线指示），如以上关于图2和3的实施例描述的。例如，有源区100-1可以由非有源区100-2包围。
多个第一、第二和第三半导体漏极区101、102、104被布置为至少部分地在半导体本体10内部、半导体本体10的所述有源区100-1与半导体本体10的非有源区100-2之间。在图4中描绘的俯视图中，所述半导体漏极区101、102、104中的一些用点线示例性地标记。
关于所述第一、第二和第三半导体漏极区101、102、104和所述对应的金属接触11、12、14，以及与所述第一和第二金属接触11、12连接的信号处理单元2的可选特征，参照根据图2-3的示例性实施例的以上描述，其也关于图4的实施例。
根据图4中图示的实施例，第三半导体漏极区104（其可以被配置为从处于半导体器件芯片的边缘附近中的半导体漂移区103排出电荷载流子）电连接至可以形成第一负载接触15的发射极垫或源极垫。第一半导体感测区101可以电连接至第一金属垫18-1，而第一感测区102可以电连接至第二金属垫18-2。所述第一和第二金属垫18-1、18-2可以由接合线接触。它们可以形成至所述信号处理单元2的所述第一和第二信号输入端21、22的所述第一和第二电传输装置112、122的部分。
第一半导体漏极区101可以充当所述第一半导体感测区，并且第二半导体漏极区102可以充当所述第二半导体感测区102，如以上结合图2和3的实施例详细描述的。所述第一半导体感测区101和第二半导体感测区102，连同相应的第一和第二金属接触11、12一起可以关于半导体器件芯片的中心对称地布置。因此，在包括半导体本体10的半导体器件的操作中，可以确保在第一半导体感测区101处占优势的电流密度等于或类似于在第二半导体感测区102处占优势的电流密度。
图5示意性图示根据一个或多个实施例，例如以上关于图1-4描述的实施例的感测信号处理单元2。感测信号处理单元2可以是半导体布置1的部分。除了用于所述第一和第二感测信号11-1、12-1的所述第一和第二信号输入端21、22以外，信号处理单元2可以包括第一分路210以及第一输出端子211。第一分路210可以被布置为用于在第一信号输入端21与第一输出端子211之间传导第一电流I1。信号处理单元2还可以包括第二分路220和第二输出端子221，其中第二分路220可以被布置为用于在第二信号输入端22与第二输出端子221之间传导第二电流I2。
例如，第一分路210和/或第二分路220包括金属电阻器和/或多晶硅电阻器。在实施例中，第一分路210和第二分路220中的每一个展示相同电阻值。
所述第一输出端子211和所述第二输出端子221可以彼此电连接。例如，第一输出端子211和第二输出端子221中的每一个可以电连接至地，并且第一和第二输出端子211、221可以经由地彼此电连接。在实施例中，第一输出端子211和第二输出端子221彼此电连接并且电连接至半导体布置1的负载接触15。例如，第一和第二输出端子211、221电连接至根据图2或图3的半导体布置的第一负载接触15，其中第一负载接触可以是IGBT的发射极接触或者MOSFET的源极接触。
根据实施例，感测信号处理单元2包括配置用于确定第一分路210处的第一电压降V1的第一电压测量装置212以及配置用于确定第二分路220处的第二电压降V2的第二电压测量装置222。例如，所述第一电压测量装置212和/或所述第二电压测量装置222包括分别与所述第一和第二分路210、220并联电连接的伏特计。因此，用第一电压测量装置212测量的第一分路210处的电压降V1可以指示第一电流I1，而用第二电压测量装置222测量的第二分路220处的电压降V2可以指示第二电流I2。
如以上详细描述的，半导体布置1可以包括所述感测信号处理单元2。例如，感测信号处理单元2被集成在包括所述半导体本体10的半导体器件芯片上。可替换地，感测信号处理单元2可以被布置在分开的半导体芯片上并且通过例如电传输装置112、122耦合于半导体布置1。例如，为了处理所述第一感测信号11-1和所述第二感测信号12-1，感测信号处理单元2可以包括ASIC、微控制器、FPGA中的至少一个。
所述感测信号处理单元2也可以被布置在包括半导体本体10的半导体器件的外部。例如，感测信号处理单元2可以被布置在分立的IGBT的外部，其中所述第一和第二电传输装置112、122可以包括所述分立IGBT的外部引线接触，其可以电连接至所述第一和第二信号输入端21、22。此外，感测信号处理单元2可以至少部分地被布置在功率模块（例如，包括包含所述半导体本体10的半导体器件的模制功率模块）内部。例如，感测信号处理单元2连同包括所述半导体本体10的IGBT芯片一起被布置在PCB上，其中所述第一和第二电传输装置112、122包括附着于接合垫的接合线。
感测信号处理单元2可以被配置为用于依赖于第一感测信号11-1和第二感测信号12-1来确定半导体本体10的物理参数的值。例如，所述值指示半导体本体10的温度。可替换地，所述值可以指示由半导体本体10传导的负载电流。例如，感测信号处理单元2可以包括配置为依赖于所述第一电流I1与所述第二电流I2的差异来确定半导体本体10的温度的ASIC、微控制器、FPGA中的至少一个。这样的电流差可以由于第一和第二金属材料的功函数的差异而出现，其可以转换为第一和第二金属至半导体转变111、121的电阻的温度依赖性的差异。
感测信号处理单元2可以包括存储器单元（未示出），其被配置为存储用于将第一和第二电流I1、I2的差异转换为半导体本体10的温度值的数据。此外，感测信号处理单元2可以被配置为在将第一和第二电流I1、I2的所述差异转换为半导体本体10的温度值时考虑指示由半导体本体10传导的负载电流的值。
此外，所述感测信号处理单元2可以包括信号输出端，其被配置为用于将指示半导体本体10的所确定的物理参数的信号提供至显示器或控制器单元中的至少一个。例如，显示器是指示半导体本体10的温度的监视器。控制器单元可以是配置为用于依赖于物理参数的所确定的值来控制包括所述半导体本体10的半导体器件的计算机或微控制器。
在下面，呈现了用于确定半导体器件的物理参数的方法。例如，半导体器件是诸如IGBT、MOSFET或二极管的功率半导体器件。半导体器件包括半导体本体10，该半导体本体10包括半导体漂移区103，该半导体漂移区103具有第一导电类型的掺杂剂，如以上参照图1-3中描绘的半导体布置1的实施例详细描述的。此外，半导体器件包括第一半导体感测区101和第二半导体感测区102，其中第一半导体感测区101以及第二半导体感测区102中的每一个电连接至半导体漂移区103并且具有不同于所述第一导电类型的第二导电类型的掺杂剂。包括第一金属材料的第一金属接触11与第一半导体感测区101接触，其中第一金属接触11与第一半导体感测区101之间的转变形成第一金属至半导体转变111。此外，包括不同于所述第一金属材料的第二金属材料的第二金属接触12与第一金属接触11分开并且与第二半导体感测区102接触，第二金属接触12与第二半导体感测区102之间的转变形成不同于所述第一金属至半导体转变111的第二金属至半导体转变121。
关于半导体器件的所述半导体主体10，所述半导体漂移区103，所述第一和第二金属接触11、12，所述不同金属材料，以及所述第一和第二金属至半导体转变111、112，参照根据图1的半导体布置1的示例性实施例的以上描述，其也关于所述半导体器件。
用于确定所述半导体器件的物理参数的方法包括：由第一金属接触11的电参数推导出第一感测信号11-1。第一金属接触11的所述电参数包括第一金属接触11的电势以及通过第一金属接触11的电流中的至少一个。此外，该方法包括由第二金属接触12的电参数推导出第二感测信号12-1，其中第二金属接触12的电参数包括第二金属接触12的电势以及通过第二金属接触12的电流中的至少一个。例如，第一电流信号11-1由通过第一金属接触11的第一电流I1推导出，并且第二电流信号12-1由通过第二金属接触12的第二电流I2推导出。
作为进一步步骤，该方法包括依赖于第一感测信号11-1以及第二感测信号12-1来确定半导体器件的所述物理参数的值，所述值指示半导体本体10的温度和由半导体本体10传导的负载电流中的至少一个。
根据实施例，确定物理参数的值包括：基于第一感测信号11-1确定通过第一金属接触11的第一电流I1以及基于第二感测信号12-1确定通过第二金属接触12的第二电流I2。
例如，依赖于由通过第一金属接触11的第一电流I1推导出的第一电流信号11-1以及由通过第二金属接触12的第二电流I2推导出的第二电流信号12-1，确定IGBT的半导体本体10的温度值。为此，第一和第二金属接触11、12可以以如参照根据图1-3的半导体布置1的实施例描述的方式电连接至如以上参照图5描述的信号处理单元2。例如，第一电流I1由信号处理单元2的所述第一分路210处的第一电压降V1推断，并且第二电流I2由所述第二分路220处的第二电压降V1推断。
依赖于第一电流I1与第二电流I2的差异，可以确定物理参数的值。例如，第一和第二电流的差异I1-I2（其可以由第一和第二金属至半导体转变111、121的温度依赖性的差异引起）转换为半导体本体10的温度值。将第一和第二电流的所述差异I1-I2转换为半导体本体10的温度值可以包括访问存储在所述信号处理单元2的存储器单元中的数据，其中所存储的数据包括归因于对应的电流差异I1-I2的温度值。
将第一和第二电流的所述差异I1-I2转换为半导体本体10的温度值可以包括考虑指示由半导体本体10传导的负载电流的值。将第一和第二电流的所述差异I1-I2转换为半导体本体10的温度值还可以包括依赖于由半导体本体10传导的负载电流而校准存储在所述信号处理单元2的存储器单元中的所述数据。
用于确定所述半导体器件的物理参数的方法还可以包括依赖于物理参数的所确定的值来控制半导体器件。例如，指示半导体本体10的所确定的物理参数的信号可以由所述信号处理单元2的信号输出端提供至显示器或控制器单元中的至少一个。例如，显示器是配置为用于依赖于物理参数的所确定的值来控制包括所述半导体本体10的半导体器件的计算机或微控制器。以这一方式，可以实施保护以免受例如半导体器件的短路或过热。
以上描述的实施例包括测量操作中的功率半导体器件的温度在应用中日益重要的认识。具体地，感测操作中的IGBT的温度是保护性功能或优化控制所需要的。
通常，温度感测经由IGBT芯片的外围处的专用电路来实现。例如，有源测量电流通过IGBT芯片的外围处的二极管区来驱动，并且由二极管处的正向电压降推断温度。然而，以这样的方式测量的温度通常低于有关最大温度，其通常在有源IGBT芯片区域的中心中占优势。
测量该最大温度可以要求在有源区域内部布置温度感测电路，其通常难以用依赖有源测量电流的专用电路来实现。
根据一个或多个实施例，建议使用多个半导体漏极区中的至少两个分别作为第一半导体感测区和第二半导体感测区。在许多功率半导体器件中，这样的多个半导体漏极区被布置在半导体本体的有源（即，名义上电流携带）区与非有源（即，名义上无电流）区之间，其中多个半导体漏极区中的每一个与具有第一导电类型的掺杂剂的半导体漂移区接触，并且具有不同于所述第一导电类型的第二导电类型的掺杂剂。例如，p掺杂半导体漏极区可以被布置并且配置为从IGBT的边缘区排出空穴，从而优化切换行为。
第一和第二金属接触分别与所述第一和第二半导体感测区形成第一和第二金属至半导体转变。第二金属接触包括不同于第一金属接触的金属材料的金属材料。例如，所述第一和第二金属材料具有不同的功函数。因此，第一金属至半导体转变的电阻可以具有可以不同于第二金属至半导体转变的电阻的温度依赖性的温度依赖性。
根据一个或多个实施例，进一步建议提供第一和第二电传输装置，其被布置并且配置为用于将分别由第一金属接触和第二金属接触的电参数推导出的第一感测信号和第二感测信号提供至感测信号处理单元。例如，通过第一和第二金属接触的第一和第二电流可以由感测信号处理单元进行比较。由于第一和第二金属至半导体转变的不同的温度依赖性，所述半导体感测区的位置处的半导体本体的温度可以由所述第一和第二电流的差异推断。
根据实施例，用于确定半导体器件的物理参数的方法仅仅依赖于对半导体器件的负载电流做出贡献的无源测量电流。半导体感测区可以被设置为接近于包括所述半导体本体的半导体芯片的中心，其中所述第一和第二电传输装置均可以包括布置在半导体本体的表面上的结构化金属层的部分。因此，利用所建议的半导体布置和方法，可以得到接近于芯片的中心的相关最大温度以用于测量。
进一步实施例的特征被限定在从属权利要求中。进一步实施例的特征以及以上描述的实施例的特征可以彼此结合以用于形成附加实施例，只要所述特征并未明确被描述为是彼此的替换物。
在上面，解释了关于半导体布置的实施例、关于电路布置的实施例以及关于用于确定半导体器件的物理参数的方法的实施例。例如，这些半导体布置和半导体器件基于硅（Si）。因此，单晶半导体区或层，例如示例性实施例的半导体本体10和半导体区101至104通常为单晶Si区或Si层。在其他实施例中，可以采用多晶或非晶硅。
然而，应理解，半导体本体10和半导体区101至104可以由适合于制造半导体器件的任何半导体材料制成。这样的材料的示例包括但不限于诸如硅（Si）或锗（Ge）的示例性半导体材料、诸如碳化硅（SiC）或锗化硅（SiGe）的IV族化合物半导体材料、诸如氮化镓（GaN）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、磷化铟镓（InGaPa）、氮化铝镓（AlGaN）、氮化铝铟（AlInN）、氮化铟镓（InGaN）、氮化铝镓铟（AlGaInN）或磷化铟镓砷（InGaAsP）的二元、三元或四元III-V半导体材料，以及诸如碲化镉（CdTe）和碲化汞镉（HgCdTe）的二元或三元II-VI半导体材料，仅举几个例子。前述半导体材料也称为“同质结半导体材料”。当结合两个不同的半导体材料时，形成异质结半导体材料。异质结半导体材料的示例包括但不限于，氮化铝镓（AlGaN）-氮化铝镓铟（AlGainN）、氮化铟镓（InGaN）-氮化铝镓铟（AlGaInN）、氮化铟镓（InGaN）-氮化镓（GaN）、氮化铝镓（AlGaN）-氮化镓（GaN）、氮化铟镓（InGaN）-氮化铝镓（AlGaN）、硅-碳化硅（SixC1-x）以及硅-SiGe异质结半导体材料。对于功率半导体器件应用，目前主要使用Si、SiC、GaAs和GaN材料。
诸如“之下”、“下方”、“下部”、“之上”、“上部”等的空间相对术语用于容易描述以解释一个元件相对于第二元件的定位。这些术语旨在包括除了与图中描绘的那些不同的取向以外的相应器件的不同取向。此外，诸如“第一”、“第二”等的术语也用于描述各种元件、区、段等，并且也未意图是限制性的。在整个描述中，类似术语指代类似元件。
如在此使用的，术语“具有”、“含有”、“包含”、“包括”、“展示”等为开放式术语，其指示所陈述的元件或特征的存在，但不排除附加元件或特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文另有清楚指明。
考虑到以上变化和应用的范围，应理解，本发明不由前述描述限制，也不由所附附图限制。相反，本发明仅由以下权利要求及其法定等同物限制。

Claims (19)

1.一种半导体布置（1），包括：
- 半导体本体（10），所述半导体本体（10）包括半导体漂移区（103），其中所述半导体漂移区（103）具有第一导电类型的掺杂剂；
- 第一半导体感测区（101）以及第二半导体感测区（102），其中所述第一半导体感测区（101）以及所述第二半导体感测区（102）中的每一个电连接至所述半导体漂移区（103）并且具有不同于所述第一导电类型的第二导电类型的掺杂剂；
- 包括第一金属材料的第一金属接触（11），所述第一金属接触（11）与所述第一半导体感测区（101）接触，其中所述第一金属接触（11）与所述第一半导体感测区（101）之间的转变形成第一金属至半导体转变（111）；
- 包括不同于所述第一金属材料的第二金属材料的第二金属接触（12），所述第二金属接触（12）与所述第一金属接触（11）分开并且与所述第二半导体感测区（102）接触，所述第二金属接触（12）与所述第二半导体感测区（102）之间的转变形成不同于所述第一金属至半导体转变（111）的第二金属至半导体转变（121）；
- 第一电传输装置（112），所述第一电传输装置（112）被布置并且配置为用于将由所述第一金属接触（11）的电参数推导出的第一感测信号（11-1）提供至感测信号处理单元（2）的第一信号输入端（21）；
- 与所述第一电传输装置（112）分开的第二电传输装置（122），所述第二电传输装置（122）被布置并且配置为用于将由所述第二金属接触（12）的电参数推导出的第二感测信号（12-1）提供至所述感测信号处理单元（2）的第二信号输入端（22）。
2.根据权利要求1所述的半导体布置（1），其中，所述第一半导体感测区（101）以及所述第二半导体感测区（102）中的每一个被至少部分地布置在所述半导体本体（10）内部并且与所述半导体漂移区（103）接触。
3.一种半导体布置（1），包括：
- 半导体本体（10），所述半导体本体（10）包括半导体漂移区（103），其中所述半导体漂移区（103）具有第一导电类型的掺杂剂；
- 电耦合于所述半导体本体（10）的第一负载接触（15）以及电耦合于所述半导体本体（10）的第二负载接触（16），所述半导体漂移区（103）被布置为用于在所述半导体本体（10）的有源区（100-1）中所述第一负载接触（15）与所述第二负载接触（16）之间传导负载电流；
-至少部分地布置在所述半导体本体（10）内部、所述半导体本体（10）的所述有源区（100-1）与所述半导体本体（10）的非有源区（100-2）之间的多个半导体漏极区（101、102、104），其中所述多个半导体漏极区（101、102、104）中的每一个与所述半导体漂移区（103）接触并且具有不同于所述第一导电类型的第二导电类型的掺杂剂，并且其中所述多个半导体漏极区（101、102、104）包括充当第一半导体感测区（101）的第一半导体漏极区、充当第二半导体感测区（102）的第二半导体漏极区，以及至少一个第三半导体漏极区（104），所述至少一个第三半导体漏极区（104）电连接至所述第一负载接触（15）并且被配置为用于从所述半导体漂移区（103）排出电荷载流子；
- 包括第一金属材料的第一金属接触（11），所述第一金属接触（11）与所述第一负载接触（15）和所述第二负载接触（16）分开并且与所述第一半导体感测区（101）接触，其中所述第一金属接触（11）与所述第一半导体感测区（101）之间的转变形成第一金属至半导体转变（111）；
- 包括不同于所述第一金属材料的第二金属材料的第二金属接触（12），所述第二金属接触（12）与所述第一负载接触（15）、所述第二负载接触（16）以及所述第一金属接触（11）分开并且与第二半导体感测区（102）接触，所述第二金属接触（12）与所述第二半导体感测区（102）之间的转变形成不同于所述第一金属至半导体转变（111）的第二金属至半导体转变（121）。
4.根据权利要求3所述的半导体布置（1），还包括：
- 第一电传输装置（112），所述第一电传输装置（112）被布置并且配置为用于将由所述第一金属接触（11）的电参数推导出的第一感测信号（11-1）提供至感测信号处理单元（2）的第一信号输入端（21）；
- 与所述第一电传输装置（112）分开的第二电传输装置（122），所述第二电传输装置（122）被布置并且配置为用于将由所述第二金属接触（12）的电参数推导出的第二感测信号（12-1）提供至所述感测信号处理单元（2）的第二信号输入端（22）。
5.根据权利要求3或4所述的半导体布置（1），其中：
- 所述半导体本体（10）的至少一部分被配置为用于形成IGBT和MOSFET中的一个的半导体漂移区；
- 所述第一负载接触（15）的至少一部分被配置为用于分别形成所述IGBT或所述MOSFET的发射极接触或源极接触；
- 所述第二负载接触（16）的至少一部分被配置为用于分别形成所述IGBT或所述MOSFET的集电极接触或漏极接触。
6.根据权利要求3或4所述的半导体布置（1），其中所述第三半导体漏极区（104）与所述第一半导体感测区（101）并且与所述第二半导体感测区（102）分开。
7.根据权利要求1或4所述的半导体布置（1），其中所述第二半导体感测区（102）与所述第一半导体感测区（101）分开。
8.根据权利要求1或4所述的半导体布置（1），其中所述第一金属至半导体转变（111）的电阻具有不同于所述第二金属至半导体转变（121）的电阻的温度依赖性的温度依赖性。
9.根据权利要求1或4所述的半导体布置（1），其中，所述第一金属接触（11）的所述电参数包括所述第一金属接触（11）的电势并且其中所述第二金属接触（12）的所述电参数包括所述第二金属接触（12）的电势。
10.根据权利要求1或4所述的半导体布置（1），其中，所述第一金属接触（11）的所述电参数包括通过所述第一金属接触（11）的电流并且其中所述第二金属接触（12）的所述电参数包括通过所述第二金属接触（12）的电流。
11.根据权利要求1或权利要求4所述的半导体布置（1），其中，所述感测信号处理单元（2）包括：
- 第一分路（210）以及第一输出端子（211），其中所述第一分路（210）被布置为用于在所述第一信号输入端（21）与所述第一输出端子（211）之间传导第一电流（I1）；
- 第二分路（220）以及第二输出端子（221），其中所述第二分路（220）被布置为用于在所述第二信号输入端（22）与所述第二输出端子（221）之间传导第二电流（I2）。
12.根据权利要求11所述的半导体布置（1），其中，所述第一输出端子（211）和所述第二输出端子（221）彼此电连接并且电连接至所述半导体布置（1）的负载接触（15）。
13.根据权利要求11所述的半导体布置（1），其中，所述第一分路（210）和所述第二分路（220）中的每一个展示相同的电阻值。
14.根据权利要求11所述的半导体布置（1），其中， 所述感测信号处理单元（2）包括配置为用于确定跨越所述第一分路（210）的第一电压降（V1）的第一电压测量装置（212）以及配置为用于确定跨越所述第二分路（220）的第二电压降（V2）的第二电压测量装置（222）。
15.根据权利要求1或权利要求4所述的半导体布置（1），其中，所述半导体布置（1）包括所述感测信号处理单元（2），并且其中所述感测信号处理单元（2）被配置为用于依赖于所述第一感测信号（11-1）以及所述第二感测信号（12-1）来确定所述半导体本体（10）的物理参数的值，其中所述值指示所述半导体本体（10）的温度和由所述半导体本体（10）传导的负载电流中的至少一个。
16.一种用于确定半导体器件的物理参数的方法，其中，所述半导体器件包括：半导体本体（10），所述半导体本体（10）包括半导体漂移区（103），其中所述半导体漂移区（103）具有第一导电类型的掺杂剂；第一半导体感测区（101）和第二半导体感测区（102），其中所述第一半导体感测区（101）以及所述第二半导体感测区（102）中的每一个电连接至所述半导体漂移区（103）并且具有不同于所述第一导电类型的第二导电类型的掺杂剂；包括第一金属材料的第一金属接触（11），所述第一金属接触（11）与所述第一半导体感测区（101）接触，其中所述第一金属接触（11）与所述第一半导体感测区（101）之间的转变形成第一金属至半导体转变（111）；包括不同于所述第一金属材料的第二金属材料的第二金属接触（12），所述第二金属接触（12）与所述第一金属接触（11）分开并且与所述第二半导体感测区（102）接触，所述第二金属接触（12）与所述第二半导体感测区（102）之间的转变形成不同于所述第一金属至半导体转变（111）的第二金属至半导体转变（121）；其中所述方法包括：
- 由所述第一金属接触（11）的电参数推导出第一感测信号（11-1），其中，所述第一金属接触（11）的所述电参数包括所述第一金属接触（11）的电势以及通过所述第一金属接触（11）的电流中的至少一个；
- 由所述第二金属接触（12）的电参数推导出第二感测信号（12-1），其中所述第二金属接触（12）的所述电参数包括所述第二金属接触（12）的电势以及通过所述第二金属接触（12）的电流中的至少一个；
- 依赖于所述第一感测信号（11-1）以及所述第二感测信号（12-1）来确定所述半导体器件的所述物理参数的值，所述值指示所述半导体本体（10）的温度以及由所述半导体本体（10）传导的负载电流中的至少一个。
17.根据权利要求16所述的方法，其中，确定所述物理参数的所述值包括：基于所述第一感测信号（11-1）确定通过所述第一金属接触（11）的第一电流（I1）以及基于所述第二感测信号（12-1）确定通过所述第二金属接触（12）的第二电流（I2）。
18.根据权利要求17所述的方法，其中，依赖于所述第一电流（I1）与所述第二电流（I2）的差异来确定所述物理参数的所述值。
19.根据前述权利要求16至18中的一项所述的方法，还包括依赖于所述物理参数的所确定的值，控制所述半导体器件。
CN201610138257.2A 2015-03-11 2016-03-11 用于半导体器件的传感器 Active CN105977176B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015204315.0 2015-03-11
DE102015204315.0A DE102015204315B4 (de) 2015-03-11 2015-03-11 Sensor für ein Halbleiterbauelement

Publications (2)

Publication Number Publication Date
CN105977176A CN105977176A (zh) 2016-09-28
CN105977176B true CN105977176B (zh) 2019-01-29

Family

ID=56801101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610138257.2A Active CN105977176B (zh) 2015-03-11 2016-03-11 用于半导体器件的传感器

Country Status (3)

Country Link
US (2) US9793184B2 (zh)
CN (1) CN105977176B (zh)
DE (1) DE102015204315B4 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015204315B4 (de) 2015-03-11 2018-06-28 Infineon Technologies Ag Sensor für ein Halbleiterbauelement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545349A (zh) * 2012-07-14 2014-01-29 英飞凌科技股份有限公司 感测晶体管单元嵌入的电流感测晶体管

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19918028A1 (de) 1999-04-21 2000-11-02 Siemens Ag Halbleiter-Bauelement
US6906362B2 (en) * 2002-01-22 2005-06-14 Fairchild Semiconductor Corporation Method of isolating the current sense on power devices while maintaining a continuous stripe cell
JP4903055B2 (ja) * 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
CN102473724B (zh) * 2009-08-18 2015-02-18 飞思卡尔半导体公司 晶体管功率开关器件及测量其特性的方法
US8969960B2 (en) * 2011-09-21 2015-03-03 Mitsubishi Electric Corporation Power semiconductor device
DE102015204315B4 (de) * 2015-03-11 2018-06-28 Infineon Technologies Ag Sensor für ein Halbleiterbauelement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545349A (zh) * 2012-07-14 2014-01-29 英飞凌科技股份有限公司 感测晶体管单元嵌入的电流感测晶体管

Also Published As

Publication number Publication date
US9793184B2 (en) 2017-10-17
CN105977176A (zh) 2016-09-28
US20170352602A1 (en) 2017-12-07
DE102015204315B4 (de) 2018-06-28
US20160268177A1 (en) 2016-09-15
US10199291B2 (en) 2019-02-05
DE102015204315A1 (de) 2016-09-15

Similar Documents

Publication Publication Date Title
CN105720094B (zh) 具有过载电流承载能力的半导体器件
US11276680B2 (en) Power semiconductor device with integrated temperature protection
US10164079B2 (en) Power semiconductor device
CN106252397B (zh) 具有降低的发射极效率的半导体器件
JP7395196B2 (ja) トランジスタおよびダイオードを含む回路およびデバイス
CN104601154A (zh) 开关电路
CN104601155B (zh) 开关电路
CN107564956A (zh) 具有完全耗尽的沟道区域的功率半导体器件
US10930770B2 (en) Rc-igbt
CN105609547B (zh) 半导体到金属的过渡
US9658279B2 (en) Contactless damage inspection of perimeter region of semiconductor device
CN105977176B (zh) 用于半导体器件的传感器
CN110323280A (zh) 针状单元沟槽式mosfet
JP6133373B2 (ja) 活性領域にセンサ電位が与えられた半導体デバイス
CN106896255B (zh) 功率半导体器件中的电流测量
CN107845678A (zh) 功率半导体器件的二极管结构
US10580873B2 (en) Power semiconductor device having a field electrode
CN107039513A (zh) 具有增强的双极放大的功率半导体晶体管
TWI593083B (zh) 在功率半導體中的電流感測器用的半導體裝置
CN110504304A (zh) 功率半导体器件
US10950690B2 (en) Power electronic arrangement
US20240105837A1 (en) Power semiconductor device, measurement system and method for determining a current of a power semiconductor device
CN105322934A (zh) 智能半导体开关

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant