CN106896255B - 功率半导体器件中的电流测量 - Google Patents

功率半导体器件中的电流测量 Download PDF

Info

Publication number
CN106896255B
CN106896255B CN201611152008.5A CN201611152008A CN106896255B CN 106896255 B CN106896255 B CN 106896255B CN 201611152008 A CN201611152008 A CN 201611152008A CN 106896255 B CN106896255 B CN 106896255B
Authority
CN
China
Prior art keywords
electrode
semiconductor device
semiconductor body
load current
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611152008.5A
Other languages
English (en)
Other versions
CN106896255A (zh
Inventor
J.巴伦舍恩
M.比纳
A.毛德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN106896255A publication Critical patent/CN106896255A/zh
Application granted granted Critical
Publication of CN106896255B publication Critical patent/CN106896255B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/146—Measuring arrangements for current not covered by other subgroups of G01R15/14, e.g. using current dividers, shunts, or measuring a voltage drop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及功率半导体器件中的电流测量。一种半导体器件（1），包括：第一负载端子（11）、第二负载端子（12）和耦合到第一负载端子（11）和第二负载端子（12）的半导体本体（10），其中，半导体本体（10）被配置成沿着第一负载端子（11）和第二负载端子（12）之间的负载电流路径传导负载电流。半导体器件（1）还包括：控制电极（131），与半导体本体（10）电绝缘并且被配置成控制负载电流路径的一部分；以及电浮动传感器电极（132），布置成与所述控制电极（131）相邻，其中，传感器电极（132）与半导体本体（10）和控制电极（131）中的每个电绝缘并且电容性耦合到负载电流路径。

Description

功率半导体器件中的电流测量
技术领域
本说明书涉及半导体器件的实施例、电路布置的实施例和控制半导体器件的方法的实施例。特别地，本说明书涉及诸如基于MOS的功率半导体器件的功率半导体器件中的电流测量，例如涉及功率半导体器件中的电容性电流测量。
背景技术
在机动车、消费者和工业应用中的现代设备的许多功能（诸如，转换电能和驱动电动机或电机）依赖半导体器件。例如，绝缘栅双极晶体管（IGBT）、金属氧化物半导体场效应晶体管（MOSFET）和二极管（仅举几例）已经用于各种应用，包括但不限于电源和电源转换器中的开关。
半导体器件通常被设计成在额定条件下连续操作，根据该额定条件，例如，负载电流正常在大于预定时间段内不会超过额定值。
偶尔，半导体器件可能仍然经受显著高于额定负载电流的过载电流。例如，这种过载电流的原因可能是电源的部件和负载中的至少一个中的短路。
尽管半导体器件可以不被设计成在过载状态下连续操作，但是可能要求半导体器件能够在一段时间内承受过载电流，而不遭受任何损害。
然而，为了避免由于长期过载情形而引起对半导体器件的损害，已知的是，测量实际负载电流并且响应于检测到实际负载电流超过额定值而适应半导体器件的控制。
发明内容
根据实施例，半导体器件包括第一负载端子、第二负载端子和耦合到第一负载端子和第二负载端子的半导体本体，其中该半导体本体被配置成沿着第一负载端子和第二负载端子之间的负载电流路径而传导负载电流。该半导体器件还包括控制电极，该控制电极与半导体本体电绝缘并且被配置成控制负载电流路径的一部分；以及电浮动传感器电极，布置成与控制电极相邻，其中传感器电极与半导体本体和控制电极中的每个电绝缘并且电容性耦合到负载电流路径。
根据另一实施例，电路布置包括半导体器件、驱动器和评估单元。半导体器件包括第一负载端子、第二负载端子和耦合到第一负载端子和第二负载端子的半导体本体，其中该半导体本体被配置成沿着第一负载端子和第二负载端子之间的负载电流路径而传导负载电流；控制电极，该控制电极与半导体本体电绝缘并且被配置成控制负载电流路径；和电浮动传感器电极，其中传感器电极与半导体本体和控制电极中的每个电绝缘并且电容性耦合到负载电流路径。驱动器包括电耦合到控制电极的控制信号输出。评估单元包括传感器信号输入，该传感器信号输入电耦合到传感器电极并且被配置成从传感器电极接收传感器信号。
根据又一实施例，介绍了一种控制半导体器件的方法。半导体器件具有半导体本体，该半导体本体被配置成在导通状态和阻断状态中的每个状态下操作，在导通状态期间，负载电流在半导体器件的第一负载端子和第二负载端子之间的负载电流路径中传导，在阻断状态期间阻断施加在第一负载端子和第二负载端子之间的电压并且防止负载电流流动。该方法包括：借助于控制单元将控制信号输出至半导体器件的控制电极，以用于将半导体器件设定在导通状态和阻断状态之一；从电浮动传感器电极（其与半导体本体和控制电极中的每个电绝缘并且电容性耦合到负载电流路径）接收传感器信号，该传感器信号指示由半导体本体传导的负载电流的大小；借助于评估单元在第一时间间隔内将接收到的传感器信号与第一阈值范围进行比较；根据比较确定结果信号；以及将结果信号输出至控制单元。所述输出包括：输出结果信号，使得如果在第一时间间隔期间传感器信号在第一阈值范围之外则结果信号指示半导体器件的第一操作状态；以及输出结果信号，使得如果传感器信号在第一阈值范围内则结果信号指示半导体器件的第二操作状态。
本领域的技术人员在阅读以下详细描述时以及在查看附图时将认识到附加的特征和优点。
附图说明
附图中的部分不一定是成比例的，而是重点放在说明本发明的原理。而且，在附图中相同的参考数字指定对应的部分。在附图中：
图1示意性地图示了根据一个或多个实施例的半导体器件的竖直横截面的区段；
图2示意性地图示了根据一个或多个实施例的半导体器件的竖直横截面的区段；
图3示意性地图示了关于根据一个或多个实施例的半导体器件的透视图的区段；
图4示意性地图示了关于根据一个或多个实施例的半导体器件的透视图的区段；
图5示意性地图示了根据一个或多个实施例的电路布置的框图的区段；
图6示意性地图示了根据一个或多个实施例的电路布置的一些方面的图的区段；
图7A-7B均示意性地图示了根据一个或多个实施例的电路布置的一些方面的图的区段；
图8示意性地图示了根据一个或多个实施例的控制半导体器件的方法的流程图的区段；以及
图9示意性地图示了根据一个或多个实施例的半导体器件的示例性表示。
具体实施方式
在以下详细描述中，参照附图，该附图形成本发明的一部分并且在附图中通过说明的方式示出其中可以实践本发明的具体实施例。
在这点上，可以参照所描述的附图的取向使用方向术语，诸如，“顶”、“底”、“下”、“前”、“后”、“首”、“尾”、“下”、“上”等。因为可以以许多不同取向定位实施例的部件，所以方向术语用于说明的目的并且决不是限制的。要理解的是，在不脱离本发明的范围的情况下，可以利用其它实施例并且可以做出结构或逻辑改变。因此，以下详细描述不要以限制的意义进行理解，并且本发明的范围由所附的权利要求限定。
现将详细参照各种实施例，各种实施例的一个或多个示例被图示在附图中。通过解释的方式提供每个示例，并且每个示例不意味着作为本发明的限制。例如，图示或描述为一个实施例的部分的特征可以被使用在其它实施例上或者与其它实施例结合使用以产生又一实施例。旨在本发明包括这种修改和变化。使用具体语言来对示例进行描述，该具体语言不应解释为限制所附权利要求的范围。附图不是成比例的，并且仅为了说明性目的。为了清楚起见，如果没有另外陈述，则相同的元素或制造步骤在不同附图中由相同的标记指定。
如该说明书中使用的术语“水平的”旨在描述与半导体衬底的水平表面或半导体本体的水平表面基本上平行的取向。这可以是例如半导体晶片或管芯的表面。例如，以下提到的第一横向方向X和第二横向方向Y两者均可以是水平方向，其中第一横向方向X和第二横向方向Y可以彼此垂直。
如该说明书中使用的术语“竖直的”旨在描述一种取向，该取向基本上布置成与水平表面垂直，即与半导体晶片的表面的法线方向平行。例如，以下提到的延伸方向Z可以是与第一横向方向X和第二横向方向Y两者垂直的竖直方向。
在该说明书中，n掺杂被称为“第一导电类型”，而p掺杂被称为“第二导电类型”。可替换地，可以采用相反掺杂关系，使得第一导电类型可以是p掺杂的，并且第二导电类型可以是n掺杂的。
另外，在该说明书内，术语“掺杂剂浓度”可以指代平均数的掺杂剂浓度，或者相应地指代平均掺杂剂浓度或特定半导体区或特定半导体区域（诸如沟槽内的半导体区）的表层电荷载流子浓度。因此，例如说明下述情况的陈述可以指示半导体区的相应平均掺杂剂浓度彼此不相同：特定半导体区呈现与另一半导体区的掺杂剂浓度相比更高或更低的某一掺杂剂浓度。
在本说明书的上下文中，术语“处于欧姆接触”、“处于电接触”、“处于欧姆连接”和“电连接的”旨在描述半导体器件的两个区、区段、区域、部分或部件之间、或者一个或多个器件的不同端子之间、或者半导体的器件的部分或部件与端子或金属化部（metallization）或电极之间存在低欧姆电连接或低欧姆电流路径。另外，在本说明书的上下文中，术语“接触”旨在描述相应半导体器件的两个元件之间存在直接物理连接；例如彼此相接触的两个元件之间的过渡可以不包括另外的中间元件等。
此外，在本说明书的上下文中，如果没有另外陈述，则术语“电绝缘”被用在其一般有效理解的上下文中，并且因此旨在描述两个或更多个部件被彼此分离地定位并且不存在连接这些部件的欧姆连接。然而，彼此电绝缘的部件仍然可以彼此耦合，例如，机械耦合和/或电容性耦合和/或电感性耦合。举个例子，电容器的两个电极可以彼此电绝缘，并且同时例如借助于绝缘部（例如电介质）彼此机械且电容性耦合。
该说明书中描述的特定实施例涉及而不限于，可以在电源转换器或电源内使用的功率半导体器件，诸如功率半导体晶体管。因此，在实施例中，半导体器件被配置用于承载要馈送至负载的负载电流和/或相应地由电源提供的负载电流。例如，半导体器件可以包括一个或多个有源功率半导体单元，诸如单片集成的二极管单元、和/或单片集成的晶体管单元、和/或单片集成的IGBT单元、和/或单片集成的RC-IGBT单元、和/或单片集成的MOS栅控二极管（MGD）单元、和/或单片集成的MOSFET单元和/或其衍生物。这种二极管单元和/或这种晶体管单元可以集成在功率半导体模块中。
如该说明书中使用的术语“功率半导体器件”旨在描述具有高电压阻断能力和/或高电流承载能力的单个芯片上的半导体器件。换言之，这种功率半导体器件旨在用于高电流，通常在安培（Ampere）范围，例如高达几十或几百安培，和/或高电压，通常在15 V以上，更通常为100 V及以上。
图9示意性地图示了根据一个或多个实施例的半导体器件1的示例性表示。将基于图9解释半导体器件1的一些示例性部件和功能。
半导体器件1包括第一负载端子11和第二负载端子12。半导体本体10耦合到第一负载端子11和第二负载端子12中的每个负载端子，其中半导体本体10被配置成沿着第一负载端子11和第二负载端子12之间的负载电流路径传导负载电流。例如，负载电流借助于第二负载端子12被馈送至半导体本体10中，并且借助于第一负载端子11被输出到半导体本体10之外，或者相应地，反之亦然。另外，在实施例中，半导体器件1可以被配置成双向传导负载电流。在实施例中，负载电流可以大于5 A、大于50A、大于100 A或甚至大于1 kA。
半导体器件1还可以包括控制电极131，该控制电极131与半导体本体10电绝缘并且被配置成控制负载电流路径的至少一部分。例如，半导体器件1包括绝缘部（图9中未示出），其被配置成建立控制电极131与半导体本体10之间的所述电绝缘。另外，根据实施例，控制电极131还可以与第二负载端子12和第一负载端子11电绝缘，其中后者绝缘也可以是借助于绝缘部建立的。
例如，控制电极131可以被配置成防止负载电流路径形成，或者相应地切断目前负载电流路径以用于将半导体器件1设定为导通状态和阻断状态之一或相应地用于维持半导体器件1的阻断状态。
根据实施例，半导体器件1还包括可以布置成与控制电极131相邻的电浮动传感器电极132。传感器电极132可以与半导体本体10和控制电极131中的每个电绝缘。例如，传感器电极132电容性耦合到负载电流路径。
例如，控制电极131和传感器电极132之间的距离总计小于3μm。所述距离甚至可以更小，例如，小于2μm、小于1μm或者甚至小于500 nm。
在实施例中，传感器电极132可以被配置成提供传感器信号。例如，传感器信号指示由半导体本体10经由负载电流路径传导的负载电流的大小。另外，传感器信号可以由在传感器电极132内存在的至少一定量的电荷生成。根据实施例，传感器信号自身对由半导体本体10传导的负载电流没有贡献。
例如，传感器电极132可以与半导体本体10的被负载电流路径穿过的至少一区段形成电容器。因此，在传感器电极132内存在的电荷量可以响应于负载电流路径的电荷载流子密度。例如，负载电流路径的电荷载流子密度的增加可以导致传感器电极132中的电荷量的增加。因此，在实施例中，由于传感器电极132和半导体本体10之间的电容性耦合，由半导体本体10经由负载电流路径实际传导的负载电流的大小可以影响在传感器电极132内存在的电荷量。总而言之，在实施例中，传感器电极132被布置成使得：由于负载电流路径和传感器电极132之间的电容性耦合，负载电流路径的电流密度在传感器电极132内感生一定量的电荷，其中这种感生的电荷量可以形成传感器电极132提供的传感器信号。
在实施例中，传感器电极132和半导体本体10的被负载电流路径穿过的区段之间的电容性耦合是仅借助于所述绝缘部（图9中未图示）建立的。换言之，传感器电极132可以借助于例如仅绝缘部而电容性耦合到半导体本体10内建立的负载电流路径，如以上已解释的，该绝缘部可以同时提供包括被负载电流路径穿过的所述区段的半导体本体10和传感器电极132之间的电绝缘。
例如，从半导体本体10的、被配置成形成负载电流路径的一部分的区段到传感器电极132的过渡仅包括绝缘部的区段。在实施例中，负载电流路径和传感器电极132之间的所述过渡的距离小于3μm。所述过渡的距离可以甚至更小，例如，小于2μm、小于1μm或甚至小于500 nm。因此，在实施例中，位于一侧的传感器电极132和位于另一侧的半导体本体10的、被负载电流路径穿过的区段之间的电压仅沿着绝缘部下降。
图1至图4中的每个图示意性地图示了可以实现关于图9示例性描述的半导体器件1的部件和/或功能中的一个或多个的示例性实施例。
图1示意性地图示了根据一个或多个实施例的半导体器件1的竖直横截面的区段。在该示例中，竖直横截面平行于由竖直方向Z和第一横向方向X限定的平面。图1中图示的半导体器件1的每个部件可以沿着第二横向方向Y延伸。
半导体器件1包括第一负载端子11和第二负载端子12。例如，第一负载端子11可以包括第一金属化部，例如，前侧金属化部，并且第二负载端子12可以包括第二金属化部，例如，背侧金属化部。半导体本体10耦合到第一负载端子11和第二负载端子12中的每个负载端子，其中半导体本体10被配置成沿着第一负载端子11和第二负载端子12之间的负载电流路径传导负载电流。例如，负载电流借助于第二负载端子12被馈送至半导体本体10中并且借助于第一负载端子11被输出到半导体本体10之外，或者相应地，反之亦然。另外，在实施例中，半导体器件1可以被配置成双向传导负载电流，例如，在平行于竖直方向Z和与竖直方向Z相对的方向中的每个方向上传导负载电流。
半导体本体10可以包括半导体漂移区101，该半导体漂移区101具有第一导电类型的掺杂剂并且被配置成形成负载电流路径的至少一部分。在实施例中，半导体漂移区101是n-掺杂区，例如，具有相对低的施主掺杂剂浓度的区。
半导体本体10还可以包括具有与第一导电类型互补的第二导电类型的掺杂剂的一个或多个半导体本体区103。例如，半导体本体区103是p掺杂的，其中相应的半导体本体区103的掺杂剂浓度可以变化。例如，半导体本体区103均连接至第一负载端子11，其中，相比于例如沿着竖直方向Z布置得更深的半导体本体区103的区段，在第一负载端子11附近的半导体本体区的掺杂剂浓度可选地可以更高。
半导体器件1还可以包括电连接至第一负载端子11的一个或多个源极区102。例如，源极区102是半导体源极区102，该半导体源极区102包括例如处于相对高的掺杂剂浓度的第一导电类型的掺杂剂。在实施例中，半导体源极区102是n+掺杂区。在另一实施例中，源极区102是金属源极区102。例如，源极区102中的每个借助于相应的半导体本体区103与半导体漂移区101隔离，如图1示意性地图示的那样。另外，在相应的源极区102之下的区段，半导体本体区103可以呈现相对高的掺杂剂浓度，例如p+区段。例如，这可以允许减小闩锁的风险。在源极区102和半导体本体区103之间的相应过渡附近，半导体本体区103的相应区段的掺杂剂浓度可以相对低。
半导体器件1还可以包括与半导体本体10电绝缘并且被配置成控制负载电流路径的一部分的一个或多个控制电极131。例如，半导体器件1包括绝缘构133，该绝缘结构133被配置成建立一个或多个控制电极131和半导体本体10之间的所述电绝缘。另外，根据实施例，一个或多个控制电极131还可以与第二负载端子12和第一负载端子11电绝缘，其中后者绝缘还可以是借助于绝缘结构133建立的。
在实施例中，一个或多个控制电极131中的每个布置在至少一个源极区102和至少一个半导体本体区103附近，并且被配置成在从半导体本体10的外部接收到控制信号时，在半导体本体区103内感生反型沟道以用于形成所述负载电流路径。因此，在实施例中，借助于一个或多个控制电极131在一个或多个半导体本体区103内感生的一个或多个反型沟道均可以形成以上提到的负载电流路径的至少一部分。另外，一个或多个控制电极131可以被配置成防止负载电流路径形成，或者相应地切断目前负载电流路径以用于将半导体器件1设定为阻断状态或相应地用于维持半导体器件1的阻断状态。
根据一个或多个实施例，以上提到的半导体器件1的部件，即可以包括一个或多个半导体本体区103和一个或多个源极区102的半导体本体10、绝缘结构133和一个或多个控制电极131可以形成半导体器件1的MOS控制头。
根据图1中示意性图示的实施例，一个或多个控制电极131可以布置在半导体本体10的表面10-1之上，从而产生例如平面栅结构。根据一个或多个其它实施例，例如如其将关于图2至图4解释的，一个或多个控制电极131还可以均被包括在半导体器件1的相应的沟槽中，从而产生例如半导体器件1的沟槽栅结构。
图1至图4中的每个图示的半导体器件1的示例性结构可以被采用以例如用于形成功率半导体器件，诸如IGBT、RC-IGBT、MOSFET、MGD和/或其衍生物。为此，应当理解，如图1至图4中示意性且示例性图示的半导体器件1的实施例可以包括附加的半导体区，例如，在第二负载端子12附近的场停止层（也被称为缓冲层），例如相对高掺杂的n+层，和/或在第二负载端子12附近的发射极层，诸如p+发射极层、一个或多个n短路（short）等。另外，在实施例中，第一负载端子11可以形成源极（S）电极，第二负载端子12可以形成漏极（D）电极并且一个或多个控制电极131可以形成栅极（G）电极。
根据实施例，半导体器件1还包括可以布置成与控制电极131相邻的电浮动传感器电极132。传感器电极132可以与半导体本体10和控制电极131中的每个电绝缘。例如，传感器电极132电容性耦合到负载电流路径。
根据图1中示意性图示的实施例，所述绝缘结构133可以被配置成提供位于一侧的传感器电极132和位于另一侧的一个或多个控制电极131和半导体本体10中的每个之间的电绝缘。另外根据图1中示意性图示的示例性实施例，传感器电极132还可以呈现平面结构并且可以布置在半导体本体10的表面10-1之上。
例如，至少一个控制电极131和传感器电极132之间沿着第一横向方向X的距离总计小于3μm。所述距离可以甚至更小，例如，小于2μm、小于1μm或者甚至小于500 nm。因此，应当理解，根据一个或多个实施例，传感器电极132和半导体本体10的有源区可以在第一横向方向X和第二横向方向Y中的至少一个上呈现共同横向延伸范围。在本说明书内，半导体本体10的有源区是实际上传导负载电流而非例如测量电流等的区。例如，有缘区可以被边缘区（未图示；也被称为“结终端区”或“非有源区”）环绕。半导体器件1的有源区可以由一个或多个有源单元（例如，条形单元或针形单元）形成，其中每个有源单元可以包括如图1示例性图示且以上解释的MOS控制头。例如，传感器电极132可以是这种有源单元的一部分。相比之下，传感器电极132例如不是仅用于测量目的并且不用于传导负载电流的单元的一部分。
在实施例中，传感器电极132可以被配置成例如向半导体本体10的外部提供传感器信号。例如，该传感器信号指示由半导体本体10经由负载电流路径传导的负载电流的大小。另外，传感器信号可以由在传感器电极132内存在的至少一定量的电荷生成。根据实施例，传感器信号自身对由半导体本体10传导的负载电流没有贡献。
例如，传感器电极132可以与半导体本体10的被负载电流路径穿过的至少一区段形成电容器，例如，与半导体漂移区101和半导体本体区103中的至少一个形成电容器。因此，在传感器电极132内存在的电荷量可以响应于负载电流路径的电荷载流子密度，如以上已解释的，该负载电流路径可以部分地借助于至少在半导体本体区103中和/或在半导体漂移区101的表面处的反型沟道形成。例如，负载电流路径的电荷载流子密度的增加可以导致传感器电极132中的电荷量的增加。因此，在实施例中，由于传感器电极132和半导体本体10之间的电容性耦合，由半导体本体10经由负载电流路径实际传导的负载电流的大小可以影响存在于传感器电极132中的电荷量。传感器电极132可以被布置成使得：由于负载电流路径和传感器电极132之间的电容性耦合，负载电流路径的电流密度在传感器电极132内感生一定量的电荷，其中这种感生的电荷量可以形成传感器电极132提供的传感器信号。
在实施例中，传感器电极132和半导体本体10的被负载电流路径穿过的区段之间的电容性耦合是仅借助于所述绝缘结构133建立的。换言之，传感器电极132可以借助于例如仅绝缘结构133而电容性耦合到半导体本体10内建立的负载电流路径，如以上已解释的，该绝缘结构133可以同时提供包括被负载电流路径穿过的所述区段的半导体本体10和传感器电极132之间的电绝缘。
例如，从半导体本体10的、被配置成形成负载电流路径的一部分的区段到传感器电极132的过渡仅包括绝缘结构133的区段。在实施例中，负载电流路径和传感器电极132之间的所述过渡的距离小于3μm。所述过渡的距离可以甚至更小，例如，小于2μm、小于1μm或甚至小于500 nm。因此，在实施例中，位于一侧的传感器电极132和位于另一侧的半导体本体10的被负载电流路径穿过的区段之间的电压仅沿着绝缘结构133下降。因此，根据一个或多个实施例，传感器电极132和半导体本体10的所述区段之间的电压降不包括跨半导体本体的半导体漂移区101或任何其它区的显著的另外的电压降。例如，所述另外的电压降低于1V、低于0.5 V或甚至低于0.2 V。在实施例中，所述另外的电压降可以甚至总计为零。
根据图2中示意性图示的实施例，控制电极131和传感器电极132中的每个被包括在半导体器件1的沟槽13中。沟槽13沿着竖直方向Z延伸至半导体本体10中（例如，延伸至半导体漂移区101中），并且可以被布置成与半导体本体区103的区段接触。沟槽13还可以被布置成与源极区102的区段接触。
应当理解，如果没有另外陈述，则上述关于下述各项所陈述的内容可以同等地适用于图2至图4中的每个示意性图示的实施例：图1中示意性图示的半导体器件1的控制电极131、传感器电极132、绝缘结构133、半导体本体区103、源极区102、半导体漂移区101、半导体本体10、第一负载端子11和第二负载端子12。
根据图2中示意性图示的实施例，所述沟槽13还包括绝缘结构133，该绝缘结构133使控制电极131和传感器电极132中的每个与半导体本体10电绝缘并且使控制电极131与传感器电极132电绝缘。
在实施例中，控制电极131沿着竖直方向Z延伸至少直到半导体本体区103的、可以与沟槽13接触的区段。如以上已经解释的，控制电极131可以被配置成在半导体本体区103内感生反型沟道，以便形成第一负载端子11和第二负载端子12之间的所述负载电流路径。如果半导体器件呈现竖直设置，如图2中示例性图示的那样，则负载电流路径可以沿着沟槽13的竖直延伸形成，并且从而位于传感器电极132附近。如以上已经进一步解释的，由于位于一侧的半导体本体10的、被负载电流路径穿过的区段和位于另一侧的传感器电极132之间的电容性耦合，存在于所形成的负载电流路径内的电荷载流子密度可以影响存在于传感器电极132内的电荷量。如以上已经进一步解释的，根据一个或多个实施例，可以借助于绝缘结构133建立所述电容性耦合。
根据图2中示意性图示的实施例，传感器电极132可以布置在与控制电极131相同的沟槽13内。例如，传感器电极132沿着竖直方向Z延伸至少直到控制电极131。在图2中示意性图示的实施例中，传感器电极132的至少一区段布置在控制电极131之下。另外，如图2中所图示的，至少部分地包括在沟槽13中的绝缘结构133可以形成沟槽13的侧壁138和底部139。
根据实施例，绝缘结构的厚度可以沿着竖直方向Z变化。例如，沟槽侧壁138包括上部分和下部分，并且其中绝缘结构133在下部分的厚度d2等于或小于绝缘结构133在上部分的厚度d1。如图2中所指示的，控制电极131可以布置在上部分的水平处并且传感器电极132可以布置在下部分的水平处。因此，绝缘结构133的、沿着第一横向方向X使控制电极131与半导体本体10绝缘的区段可以比绝缘结构133的、沿着第一横向方向X使传感器电极132与半导体本体10绝缘的区段更厚。
另外，绝缘结构133在沟槽底部139的厚度（例如，图2中指示的距离d3和/或距离d4）可以等于或小于绝缘结构133在沟槽侧壁138的厚度（例如，图2中指示的距离d1和/或距离d2）。例如，有效地使传感器电极132与半导体本体10绝缘的绝缘结构133的厚度（例如，图2中指示的距离d3和d4中的一个或每个）等于或小于有效地使控制电极131与半导体本体10绝缘的绝缘结构133的厚度（例如，图2中指示的距离d1）。在示例中，绝缘结构133沿着竖直方向Z上的从传感器电极132到半导体本体10的竖直路径的厚度（例如，距离d4）小于绝缘结构133沿着第一横向方向X上的从控制电极131到半导体本体10的路径的厚度（例如，距离d1）。例如，在控制电极131和半导体本体10之间，沿着竖直方向Z的所述厚度（例如，距离d4）总计小于沿着第一横向方向X的所述厚度（例如，距离d1）的90%。这同样可以适用于绝缘结构133在沟槽13的沟槽拐角处的厚度（例如，距离d3）。因此，在实施例中，绝缘结构133和沟槽13被设计成使得以下方程（i）和（ii）中的至少一个适用：
Figure 533734DEST_PATH_IMAGE001
。
另外，绝缘结构133沿着第一横向方向X上的从传感器电极132到半导体本体10的路径的厚度（例如，距离d2）还可以小于沿着第一横向方向X、存在于控制电极131和半导体本体10之间的所述厚度（例如，距离d1），其中沿着第一横向方向X、在传感器电极132和半导体本体10之间的所述厚度（例如，距离d2）还可以基本上等于沿着第一横向方向X、在控制电极131和半导体本体10之间的厚度（例如，距离d1）。
另外，应当理解，沟槽13可以呈现沿着第一横向方向X的基本上对称设置，即沟槽13可以相对于与竖直方向平行的轴镜面对称。因此，距离d1、d2和d3可以同等地存在于两个沟槽侧壁138中的每个沟槽侧壁处。
还根据图2中示意性图示的实施例，传感器电极132和控制电极131之间在竖直方向Z上的距离可以总计小于3μm。所述距离可以甚至更小，例如小于2μm、小于1μm或甚至小于500 nm。因此，传感器电极132可以布置在控制电极131附近。
图3示意性地图示关于根据一个或多个实施例的半导体器件1的透视图的区段。图3中示意性图示的实施例的原理设置对应于图2中示意性图示的实施例的设置。因此，如果没有另外陈述，则以上关于图2的实施例陈述的内容可以同等地适用于图3的实施例。如介绍性地提到的，半导体本体区103可以呈现非均匀掺杂剂浓度。例如，半导体本体区103的、与第一负载端子11（未被图示在图3中）接触的接触区段103-1是相对高掺杂的，而半导体本体区103的剩余区段103-2可以呈现中等掺杂剂浓度。例如，所述接触区段103-1是p+掺杂区，而剩余区段130-2是p掺杂区。
另外，如图3中图示的，传感器电极132可以被配置成向半导体本体10的外部提供传感器信号。根据图3中示意性图示的示例性实施例，这可以通过特定空间尺寸的传感器电极132来实现。例如，传感器电极132可以包括横向区段132-1，该横向区段132-1布置成完全在控制电极131之下并且可以具有与控制电极131共有的、沿着第一横向方向X和第二横向方向Y中的每个的横向延伸范围。另外，传感器电极132可以包括与横向区段132-1接触的竖直区段132-2，该竖直区段132-2从横向区段132-1平行于竖直方向Z延伸直到半导体本体10的表面10-1。在这一点，传感器电极132可以通过传感器电极接触构件来接触，传感器电极接触构件是例如表面金属化部（未图示），例如接触滑槽（runner）和/或接触焊盘等。可以采用所述传感器电极接触构件例如用于将传感器信号转发至评估单元，该评估单元例如被配置成例如根据值评估所提供的传感器信号。将在下面进一步更详细阐明该可选方面。
另外，沿着第二横向方向Y、在控制电极131和传感器电极132的竖直区段132-2之间的距离dY可以总计小于3μm，并且沿着竖直方向、在控制电极131和传感器电极132的横向区段132-1之间的距离dZ也可以总计小于3μm。所述距离dY和距离dZ中的一个或两者可以甚至更小，例如小于2μm、小于1μm或甚至小于500 nm。
根据图4中示意性图示的又一实施例，传感器电极132可以布置在分离的沟槽13-2中，并且与可以布置在另一分离的沟槽13-1中的控制电极131相比，传感器电极132可以呈现例如相同的空间尺寸。如还在图4中图示的，与控制电极131相比，传感器电极132沿着竖直方向Z不一定延伸得更深。沿着第二横向方向Y的、控制电极131和传感器电极132之间的距离dY可以总计小于3μm。所述距离可以甚至更小，例如小于2μm、小于1μm或甚至小于500nm。另外，控制电极131可以借助于第一绝缘结构133-1与半导体本体电绝缘，并且传感器电极132可以借助于第二绝缘结构133-2与半导体本体10电绝缘。控制电极131和传感器电极132之间的空间可以如图4示意性地图示地那样基本上被填充有另外的绝缘结构133-3，或者可替换地被填充有诸如n区和/或p区的半导体区。例如，可以采用如图4中示意性地图示的结构用于在半导体器件1内建立所谓的微图案沟槽（micro-pattern-trench）结构。
图5示意性地图示了根据一个或多个实施例的电路布置3的框图的区段。电路布置3包括半导体器件1、用于操作半导体器件1的驱动器31和用于从半导体器件1接收传感器信号的评估单元33。
电路布置3的半导体器件1可以呈现如图9中或图1至图4中的一个中示例性且示意性图示的类似或相同的设置。因此，电路布置3的半导体器件1可以包括第一负载端子11、第二负载端子12和耦合到所述负载端子11、12的半导体本体10，其中半导体本体10可以被配置成沿着所述端子11、12之间的负载电流路径传导负载电流。电路布置3的半导体器件1还可以包括控制电极131，该控制电极131与半导体本体10电绝缘并且被配置成例如以与以上关于图1至图4和图9所解释的方式控制负载电流路径。另外，电路布置3的半导体器件1可以包括电浮动传感器电极132，其中所述传感器电极132可以与半导体本体10和控制电极131中的每个电绝缘，并且可以电容性耦合到可以在半导体本体10内形成的负载电流路径。
应当理解，电路布置3的半导体器件1可以与以上关于图1至图4和图9所描述的实施例中的一个相同。因此，以上陈述的内容可以同等地适用于电路布置3的半导体器件1。另外，以下关于电路布置3的半导体器件1的可选方面陈述的内容可以同等地适用于以上关于图1至图4和图9所描述的半导体器件的实施例。
电路布置3的驱动器31可以包括控制信号输出311，该控制信号输出311电耦合（例如电连接）到半导体器件1的控制电极131。例如，驱动器被配置成向控制电极131提供控制信号，使得控制电极131可以将半导体本体10设定在导通状态和阻断状态之一。为此，驱动器31可以包括控制信号发生器313，该控制信号发生器313可以被配置成例如通过在负载端子11、12之一和控制电极131之间施加电压来生成所述控制信号。在接收到控制信号时，控制电极131可以控制半导体本体10内的负载电流路径，例如通过在半导体本体10的半导体本体区（未图示）内感生反型沟道以便形成所述负载电流路径。由此，可以将半导体器件1设定为导通状态。另外，在接收到控制信号时，控制电极131可以切断负载电流路径。由此，可以将半导体器件1设定为阻断状态。
评估单元33可以包括传感器信号输入331，该传感器信号输入311电耦合（例如电连接）到传感器电极132并且被配置成从传感器电极132接收传感器信号。如以上已经解释的，传感器信号可以指示由半导体器件经由负载电流路径传导的负载电流的大小。例如，评估单元33被配置成从接收到的传感器信号得出结果信号，该结果信号指示半导体本体10的操作状态。以下将介绍这种操作状态的示例。为此，评估单元33可以包括处理构件333，该处理构件333被配置成处理接收到的传感器信号并且输出结果信号。应当理解，在实施例中，可以通过完全无源的部件（诸如电容器和/或电阻器）设立处理构件333，但是在其它实施例中处理构件333还可以包括模拟和/或数字处理单元。因此，结果信号可以是模拟结果信号或数字结果信号。
另外，在实施例中，评估单元33可以耦合到驱动器31，并且可以被配置成向驱动器31提供结果信号。例如，提供给驱动器31的结果信号可以使控制信号发生器313将控制信号提供给控制电极131，使得将负载电流路径切断，例如使得将半导体器件1设定为阻断状态。例如，这如果在下述情况则可以适用：在结果信号指示半导体器件1的过载状态的情况下，即在实际上传导的负载电流显著大于针对其设计半导体器件1的额定负载电流的情况下。
在实施例中，控制信号发生器313被配置成例如在额定操作期间例如响应于从系统控制器35接收到指令而通过提供具有第一信号曲线（course）的控制信号来将半导体器件1设定为阻断状态（以下将更详细地解释），并且例如在过载状态期间例如响应于从评估单元33接收到结果信号而通过提供具有与第一信号曲线不同的第二信号曲线的控制信号来将半导体器件1设定为阻断状态。例如，与第一信号曲线相比，控制信号的第二信号曲线可以引起半导体器件1的较慢或相应地较软的关断过程（阻断状态）。例如，这可以通过以下来实现：例如在由系统控制器35命令的规则关断期间以与在额定操作条件期间的关断相比更低的电流对控制电极131进行放电。
电路布置3还可以包括所述系统控制器35，该系统控制器35可以耦合到驱动器31和评估单元33中的每个。评估单元33可以被配置成向系统控制器35提供结果信号，例如，可替换地向驱动器31提供结果信号或另外向驱动器31提供结果信号。
系统控制器35可以被配置成例如通过命令驱动器31将半导体器件1设定为导通状态和阻断状态之一来控制驱动器31。另外，系统控制器35可以包括附加的评估构件（未图示），该评估构件用于例如通过监测所提供的结果信号评估由评估单元33提供的结果信号。另外，系统控制器35可以被配置成根据所评估的结果信号命令驱动器31。例如，系统控制器35可以被配置成控制多于一个的半导体器件1，例如包括多个半导体器件1的整个功率转换器。为此，系统控制器35可以包括数字信号处理构件，即用于存储包括指令集的代码的存储器，该指令集指示至少一个控制算法（例如，脉冲宽度调制控制算法或用于控制一个或多个半导体器件1的另一智能驱动概念）。
因此，在实施例中，评估单元33可以被配置成向驱动器31提供结果信号，其中驱动器31可以被配置成响应于接收到结果信号而例如通过提供具有第二信号曲线的控制信号来将半导体器件设定为阻断状态，如以上已经解释的，该第二信号曲线可以导致与额定操作相比较更慢或相应地更软的关断过程。另外，在从评估单元33接收到结果信号时，驱动器31可以被配置成忽视从系统控制器35接收到的最终相反指令。由此，可以启动半导体器件1的中间关断过程（阻断状态），因为在该实施例中结果信号在被提供给驱动器31之前未经受借助于系统控制器35进行的另外评估步骤，而是代替地通过评估单元33被直接提供给驱动器31。
根据实施例，评估单元33可以被配置成将传感器信号输入331设定在高阻抗状态。由此，传感器电极132可以保持电浮动。然而，应当理解，在一个或多个实施例中，传感器电极132可以接收载波信号（例如呈现正弦波曲线的载波信号）或者可以以其它方式被偏置，例如以允许传感器信号的差分检测，例如可以由于负载电流路径的某一电荷载流子密度而在传感器电极132中感生的电荷量的差分检测。
现在将关于图6和图7A-B解释电路布置3的实施例的另外的可选方面。
图6示意性地图示了评估单元33的处理构件333，该处理构件333经由传感器信号输入331电连接至传感器电极132。另外，驱动器31的控制信号发生器313借助于控制信号输出311电连接至控制电极132。如图6中所图示的，处理构件333和控制信号发生器313中的每个可以集成到单个壳体34中。另外，在图5和图6中，驱动器31和评估单元33被图示为定位在半导体器件1的外部。然而，应当理解，根据一个或多个实施例，半导体器件1可以将半导体本体10与驱动器31和评估单元33中的至少一个单片集成在单个半导体芯片中。
半导体器件1的传感器电极132被示意性地图示为电阻器18和电容器19的一个电极19-1。如已经关于图1至图4和图9中示意性图示的实施例所解释的，传感器电极132可以与半导体本体10的至少一区段形成电容器，该区段被第一负载端子11和第二负载端子12之间的负载电流路径穿过。半导体本体10的所述区段（例如，半导体漂移区101和半导体本体区103中的至少一个的区段）可以形成电容器19的第二电极19-2。如以上已经进一步解释的，所述电极19-1和19-2可以通过绝缘部的区段（例如，通过绝缘结构133的区段）彼此耦合。换言之，所述区段可以被配置成将由传感器电极132形成的第一电极19-1耦合到第二电极19-2，该第二电极19-2由半导体本体10的被负载电流路径穿过的所述区段形成。所述部件即由传感器电极132形成的第一电极19-1、绝缘部的区段和半导体本体10的所述区段，可以形成电容器19，如图6示意性地图示的那样。因此，根据一个或多个实施例，第一电极19-1和第二电极19-2之间的电压差不包括跨半导体漂移区101的任何显著的另外的电压降。
另外，穿过半导体本体10的所述区段的负载电流路径的区段（其在传感器电极132附近）可以被视为电压源15，因为其可以在传感器电极132内感生一定量的电荷。在图6中，负载电流路径的所述区段因此被图示为电压源15，该电压源15被配置成生成相对于第一参考电势16a的电压，该第一参考电势16a可以是例如第一负载端子11或第二负载端子12的电势。因此，打个比方说，根据电压源15所生成的电压，即根据负载电流路径的电荷载流子密度，在第一电极19-1上存在的电荷量（即，第一电极19-1的电势）可以变化。第一电极19-1的电势可以作为传感器信号而被传递给传感器信号输入331，该传感器信号输入331可以如以上所陈述地那样被设定为高阻抗状态。可以例如由传感器电极132的电极材料的有限电导率以及传感器电极132与评估单元33的传感器信号输入331的连接来表示传感器电极132的电阻18，并且电阻18因此可以相对低，例如，小于10Ω。
如以上已经解释的，评估单元33的处理构件333可以以完全无源部件的形式存在，处理构件333的示意性示例被图示在图7A中。在那里，评估单元33包括耦合到第二参考电势16b的传感器电阻器17，该第二参考电势16b可以是例如第一负载端子11和第二负载端子12之一的电势。第一参考电势16a可以与第二参考电势16b相同。根据一个或多个实施例，跨传感器电阻器17的电压降可以形成结果信号。
根据另一实施例，该实施例的示例被示意性地图示在图7B中，评估单元33可以包括滤波器件3331，该滤波器件3331被配置成对经由传感器信号输入331接收到的传感器信号进行滤波。例如，滤波器件3331上游连接至处理构件333（参照图6，未被图示在图7B中），以便向处理构件333提供经滤波的结果信号。在另一实施例中，滤波器件3331形成处理器构件333的一部分或者相应地完全实现处理构件333。
滤波器件3331可以呈现滤波特性。这种滤波特性可以通过无源部件和/或数字部件的配置限定。例如，滤波特性通过滤波时间常数、带宽和增益中的至少一个限定。
评估单元33的滤波器件3331可以包括例如一个或多个电阻器、一个或多个电容器和/或一个或多个电感器，以便提供限定的滤波特性。在实施例中，半导体器件1将所述滤波器件3331中的至少一个部件单片集成例如在半导体本体10内。可替换地，滤波器件3331的至少一些部件可以通过外部单元来实现，外部单元诸如是布置在半导体器件1外部的分离电阻器、电容器和/或电感器。
在另一实施例中，评估单元33可以包括被配置成将传感器信号转换成数字传感器信号的模拟数字转换器（ADC）。在该实施例中，评估单元33可以包括被配置成对数字传感器信号进行数字化处理的数字信号处理构件，其中这种处理可以包括在滤波器件3331内进行数字滤波。
例如，滤波器件3331可以包括带通滤波器、低通滤波器和/或可以包括例如积分器。所述示例性低通滤波器可以呈现例如几百ns或几μs的时间常数。可以例如通过模拟部件实现和/或数字化实现积分器。
在实施例中，滤波器件3331可以是可控滤波器件3331，该可控滤波器件3331可以根据其滤波特性进行控制。例如，评估单元33可以被配置成控制滤波器件3331的滤波特性，例如，滤波器件3331的滤波时间常数、带宽和增益中的至少一个。
例如，评估单元33被配置成根据半导体器件1的操作状态来控制滤波器件3331的滤波特性，该操作状态可以包括例如阻断状态和导通状态。
例如，通过评估单元33来控制滤波特性，使得滤波器件3331在预定消隐时间段内阻断传感器信号。在实施例中，以从阻断状态到导通状态的转变来触发消隐时间段的开始。例如，这种触发可以由控制信号的对应曲线引起。为此，评估单元33可以被配置成还接收由驱动器33提供的控制信号。另外，消隐时间段可以在例如100 ns到例如2μs的范围内。因此，在消隐时间段期间，传感器信号被“忽视”，例如在消隐时间段期间，结果信号不改变。这可以允许防止故障测量。控制滤波器件3331的另外的可选方面在下面进行解释。
在实施例中，滤波特性（例如，滤波器件3331的滤波时间常数、增益和/或带宽）可以根据在控制信号输出311处存在的信号被改变。例如，正好在控制信号的转变之后，可以使滤波器件3331处于下述模式：在该模式中滤波器件3331不会快速地对输入至滤波器件3331的传感器信号的小改变作出反应。可以另外或可替换地还根据实际滤波器件输出值（例如，如果经滤波的传感器信号在某一时间内低于或高于某一阈值）而改变滤波特性。另外，可以另外或可替换地还根据与一个或多个其它功率开关有关的另一控制信号修改滤波特性，例如以便增加针对开关噪声的鲁棒性。
图8示意性地图示根据一个或多个实施例的控制半导体器件的方法2的流程图。
例如，方法2可以构成控制图1至图4和图9中图示的半导体器件1的一个实施例的方法。另外，方法2可以构成操作图5中图示的电路布置3的实施例的方法。因此，以上关于图1至图7B描述的实施例的方面类似地可以适用于方法2。因此，要控制的半导体器件可以包括半导体本体，该半导体本体被配置成在导通状态和阻断状态中的每个状态中操作，在导通状态期间，负载电流在半导体器件的第一负载端子和第二负载端子之间的负载电流路径中进行传导，在阻断状态期间，阻断施加在第一负载端子和第二负载端子之间的电压并且防止负载电流流动。
方法2可以包括：在步骤20中借助于控制单元将控制信号输出至半导体器件的控制电极，以用于将半导体器件设定为导通状态和阻断状态之一。例如，控制单元可以至少包括以上图示的驱动器31。另外，控制单元还可以包括以上图示的系统控制器35。另外，可以通过在控制电极与半导体器件的负载端子中的一个负载端子之间施加特定电压来提供控制信号。
该方法还包括：在步骤21中从电浮动传感器电极接收传感器信号，该电浮动传感器电极与半导体本体和控制电极中的每个电绝缘并且电容性耦合到负载电流路径。如以上已经解释的，所述传感器信号可以指示通过半导体本体实际传导的负载电流的大小。
随后，在步骤22内可以借助于评估单元在第一时间间隔内将接收到的传感器信号与第一阈值范围进行比较。例如，可以通过以上图示的电路布置3的评估单元33来执行所述比较。第一时间间隔的持续时间可以在例如滤波器件3331的滤波时间常数的范围内。
在实施例中，第一阈值范围指示小于和等于乘以特定倍数的额定负载电流（例如，额定正向负载电流或额定反向负载电流）的值，针对额定负载电流来设计半导体器件。例如，该倍数可以根据其中要采用半导体器件的应用进行选择，并且举几个例子，该倍数可以总计为例如1.0、1.2、1.5、3.0 或4.0。因此，第一阈值范围的上边界可以指示额定负载电流的1.0、1.2或1.5倍，针对该额定负载电流来设计半导体器件。下边界可以总计为零，或者根据应用总计为指示额定负载电流的0.8、0.9、0.95、1.0或1.1倍，针对该额定负载电流来设计半导体器件。
在实施例中，上边界和下边界中的至少一个是可变的且可控的。
然后，在步骤23中，可以根据步骤22中执行的比较来确定结果信号。随后，可以在步骤24中将该结果信号输出至控制单元。
在示例中，将结果信号输出至控制单元可以包括：在步骤24-1中输出结果信号使得如果在第一时间间隔期间传感器信号在第一阈值范围之外则结果信号指示半导体器件的第一操作状态。另外，所述输出还可以包括：在步骤24-2中输出结果信号使得如果传感器信号在第一阈值范围内则结果信号指示半导体器件的第二操作状态。
例如，如果，如（可选地滤波的）传感器信号表示的实际传导的负载电流稍微高于上边界，例如稍微高于额定负载电流，则这可以在某一时间量（例如几秒）内被容许，其中所述时间量可以取决于实际传导的负载电流和上边界之间的差的大小。然而，如果负载电流大大超过上边界，例如如果实际传导的负载电流总计大于额定负载电流的四倍，则这可能导致输出结果信号，使得例如通过提供具有所述第二信号曲线的控制信号启动半导体器件的立即关断。
因此，在实施例中，输出结果信号的决定准则可以包括一个或多个方面，例如（可选地滤波的）传感器信号超出第一阈值范围有多长时间和/或多频繁。这可以包括例如与第一阈值范围的可变下边界和/或上边界结合的绝对时间长度或平均时间长度。例如，边界可以取决于已经滤波的传感器信号或其中已经输出的结果信号基本上恒定的持续时间。措辞“在第一时间间隔期间”可以指示（可选地滤波的）传感器信号在所述时间间隔内至少部分地超出第一阈值范围。根据一个或多个实施例，该传感器信号可以再次降至第一阈值范围以下，而不需要再次开始完全的评估（整合效应）。
例如，第一操作状态不同于第二操作状态。半导体器件的操作状态可以包括阻断状态、导通状态、过载状态，诸如临界状态或短路状态等。例如，如果负载电流大于零且小于额定值，则通过结果信号指示操作状态“导通状态”。如果负载电流基本上为零，则可以通过结果信号指示操作状态“阻断状态”。如果负载电流显著大于额定负载电流，则可以通过结果信号指示操作状态“过载状态”。如果负载电流略大于额定负载电流，则可以通过结果信号指示操作状态“临界状态”。
在实施例中，方法2还包括：在步骤21-1中借助于呈现可控滤波特性的滤波器件对传感器信号进行滤波；以及在步骤21-2中控制滤波特性。例如，通过采用如以上已经示例性图示的滤波器件3331来执行所述滤波。因此，已经由半导体器件的传感器电极提供的传感器信号可以经受受控滤波。例如，根据传感器信号与所述第一阈值范围的比较来执行控制滤波。
在实施例中，可以根据提供给控制电极的控制信号的曲线来执行控制滤波器件。在另一实施例中，可以根据以下来控制滤波器件：由输出结果信号指示的半导体器件的实际操作状态和与第一操作状态和第二操作状态之间的转变有关的定时中的至少一个。
将另外的实施例的特征限定在从属权利要求中。另外的实施例的特征和以上描述的实施例的特征可以彼此组合以用于形成附加的实施例，只要特征未被明确描述为彼此可替换。
如以上已经解释的，传感器电极可以是电浮动电极。根据实施例，传感器电极因此不经受固定电势。然而，如以上已经解释的，在一个或多个实施例中，传感器电极可以接收载波信号（例如呈现正弦波曲线的载波信号），或者可以以其它方式被偏置以便允许由于负载电流路径的某一电荷载流子密度而可以在传感器电极中感生的电荷量的差分检测。
另外，以上介绍的一个或多个控制电极的材料可以与传感器电极的材料相同。例如，控制电极和传感器电极中的每个可以由多晶硅制成。例如，传感器电极的电导率大于104 Ω-1m-1。在制造半导体器件的实施例中，例如同时以与形成一个或多个控制电极相同的方式执行形成传感器电极/以形成一个或多个控制电极。
如以上已经解释的，传感器电极提供的传感器信号可以指示通过半导体器件实际传导的负载电流的大小。例如，负载电流的确定可以包括：例如通过将传感器信号馈送至与参考电势耦合的传感器电阻器并且通过测量跨所述传感器电阻器的电压进行的电压测量。可替换地或另外，可以通过采用用于评估传感器信号的电流测量电路（诸如，电流镜）来确定负载电流的大小，其中所述电流测量电路可以直接集成在驱动器中。
因为传感器电极可以是未电连接至第一负载端子和第二负载端子之一的电浮动电极，所以可以采用相对薄的绝缘结构以用于将传感器电极与半导体本体电绝缘。
在上文中，解释了涉及功率半导体晶体管的实施例。例如，这些半导体晶体管基于硅（Si）。因此，示例性实施例的单晶半导体区或层，例如半导体区10、101、102、103、103-1和103-2，可以是单晶Si区或Si层。在其它实施例中，可以采用多晶硅或非晶硅。
然而，应当理解，半导体区10、101、102、103、103-1、103-2可以由适合于制造半导体器件的任何半导体材料制成。这种材料的示例包括而不限于：元素半导体材料, 诸如硅（Si）或锗（Ge）；IV族化合物半导体材料，诸如碳化硅（SiC）或硅锗（SiGe）；二元、三元或四元III-V半导体材料，诸如氮化镓（GaN）、砷化镓（GaAs）、磷化镓（GaP）、磷化铟（InP）、铟镓磷（InGaP）、铝镓氮（AlGaN）、铝铟氮（AlInN）、铟镓氮（InGaN）、铝镓铟氮（AlGaInN）或铟镓砷磷（InGaAsP）以及二元或三元II-VI半导体材料，诸如碲化镉（CdTe）和碲镉汞（HgCdTe），举这几个例子。上述半导体材料还被称为“同质结半导体材料”。当将两个不同的半导体材料组合时，形成异质结半导体材料。异质结半导体材料的示例包括而不限于：铝镓氮（AlGaN）-铝镓铟氮（AlGaInN）、铟镓氮（InGaN）-铝镓铟氮（AlGaInN）、铟镓氮（InGaN）-氮化镓（GaN）、铝镓氮（AlGaN）-氮化镓（GaN）、铟镓氮（InGaN）-铝镓氮（AlGaN）、硅-碳化硅（SixC1-x）和硅-SiGe异质结半导体材料。对于功率半导体器件应用，目前主要使用Si、SiC、GaAs 和 GaN材料。
诸如“在...下面”、“在...之下”、“下”、“在...之上”和“上”等的空间相对术语用于便于描述一个元件相对第二元件的定位。这些术语旨在涵盖除了与附图中描绘的取向不同的取向以外的相应器件的不同取向。另外，诸如“第一”、“第二”等的术语还可以用于描述各种元件、区、区段等，并且也不旨在是限制的。遍及描述，相同的术语指代相同的元件。
如本文中所使用的，术语“具有”、“含有”、“包含”、“包括”、“呈现”等是开放式术语，该开放式术语指示存在所陈述的元件或特征，但是不排除附加的元件或特征。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文另外清楚地指示。
考虑到上述应用和变化的范围，应当理解，本发明既不受前述描述所限制，也不受附图所限制。代替地，本发明仅由所附权利要求及其法律等价物限制。

Claims (16)

1.一种半导体器件（1），包括第一负载端子（11）、第二负载端子（12）和耦合到所述第一负载端子（11）和所述第二负载端子（12）的半导体本体（10），其中所述半导体本体（10）被配置成沿着所述第一负载端子（11）和所述第二负载端子（12）之间的负载电流路径传导负载电流，所述半导体器件（1）还包括：
-控制电极（131），与所述半导体本体（10）电绝缘并且被配置成控制所述负载电流路径的一部分；
-电浮动传感器电极（132），布置成与所述控制电极（131）相邻，其中，所述传感器电极（132）与所述半导体本体（10）和所述控制电极（131）中的每个电绝缘，并且电容性耦合到所述负载电流路径；以及
沿着竖直方向Z延伸到所述半导体本体（10）中的沟槽（13），所述沟槽（13）包括所述控制电极（131），
其中所述传感器电极（132）沿着竖直方向Z延伸至少直到所述控制电极（131），
其中所述沟槽（13）包括所述传感器电极（132）和所述控制电极（131）中的每个。
2.根据权利要求1所述的半导体器件（1），还包括绝缘结构（133），所述绝缘结构（133）被配置成使所述控制电极（131）和所述传感器电极（132）中的每个与所述第一负载端子（11）和所述半导体本体（10）中的每个电绝缘。
3.根据权利要求2所述的半导体器件（1），其中，所述绝缘结构（133）至少部分地被包括在所述沟槽（13）中，并且形成所述沟槽（13）的侧壁（138）和底部（139）。
4.根据权利要求3所述的半导体器件（1），其中，所述沟槽侧壁（138）包括上部分和下部分，并且其中，所述绝缘结构（133）在所述下部分的厚度d2等于或小于所述绝缘结构（133）在所述上部分的厚度d1。
5.根据权利要求2所述的半导体器件（1），其中，所述绝缘结构（133）使所述控制电极（131）与所述传感器电极（132）隔离。
6.根据权利要求1所述的半导体器件（1），其中，所述控制电极（131）与所述传感器电极（132）之间的距离总计小于3μm。
7.根据权利要求1所述的半导体器件（1），其中，所述传感器电极（132）被配置成提供传感器信号，所述传感器信号指示由半导体本体（10）经由所述负载电流路径传导的负载电流的大小。
8.根据权利要求2所述的半导体器件（1），其中，所述传感器电极（132）与所述半导体本体（10）的被所述负载电流路径穿过的至少一区段形成电容器（19）。
9.根据权利要求8所述的半导体器件（1），其中
-所述传感器电极（132）形成所述电容器（19）的第一电极（19-1）；
-所述半导体本体（10）的所述区段形成所述电容器（19）的第二电极（19-2）；以及
-所述绝缘结构（133）使所述第一电极（19-1）和所述第二电极（19-2）彼此电隔离。
10.一种电路布置（3），包括半导体器件（1）、驱动器（31）和评估单元（33），其中：
-所述半导体器件（1）包括：
-第一负载端子（11）、第二负载端子（12）和耦合到所述第一负载端子（11）和所述第二负载端子（12）的半导体本体（10），其中，所述半导体本体（10）被配置成沿着所述第一负载端子（11）和所述第二负载端子（12）之间的负载电流路径传导负载电流；
-控制电极（131），与所述半导体本体（10）电绝缘并且被配置成控制所述负载电流路径；
-电浮动传感器电极（132），其中，所述传感器电极（132）与所述半导体本体（10）和所述控制电极（131）中的每个电绝缘并且电容性耦合到所述负载电流路径；
-沿着竖直方向Z延伸到所述半导体本体（10）中的沟槽（13），所述沟槽（13）包括所述控制电极（131），
-其中所述传感器电极（132）沿着竖直方向Z延伸至少直到所述控制电极（131），以及
- 其中所述沟槽（13）包括所述传感器电极（132）和所述控制电极（131）中的每个；
-所述驱动器（31）包括电耦合到所述控制电极（131）的控制信号输出（311）；以及
-所述评估单元（33）包括传感器信号输入（331），所述传感器信号输入（331）电耦合到所述传感器电极（132）并且被配置成从所述传感器电极（132）接收传感器信号。
11.根据权利要求10所述的电路布置（3），还包括被配置成控制所述驱动器（31）的系统控制器（35），其中，所述评估单元（33）被配置成向所述驱动器（31）和所述系统控制器（35）中的至少一个提供从接收到的传感器信号得出的结果信号。
12.根据权利要求10或11所述的电路布置（3），其中，所述评估单元（33）被配置成将所述传感器信号输入（331）设定在高阻抗状态。
13.根据权利要求10或11所述的电路布置（3），其中，所述评估单元（33）包括被配置成对接收到的传感器信号进行滤波的可控滤波器件（3331）。
14.一种控制半导体器件（1）的方法（2），所述半导体器件（1）具有半导体本体（10），所述半导体本体（10）被配置成在导通状态和阻断状态中的每个状态中操作，在所述导通状态期间，负载电流在所述半导体器件（1）的第一负载端子（11）和第二负载端子（12）之间的负载电流路径中进行传导，在所述阻断状态期间，阻断施加在所述第一负载端子（11）和所述第二负载端子（12）之间的电压并且防止负载电流的流动，其中，所述方法（2）包括：
-借助于控制单元（35；31）将控制信号输出（20）至所述半导体器件（1）的控制电极（131），以用于将所述半导体器件（1）设定在导通状态和阻断状态之一；
-从电浮动传感器电极（132）接收（21）传感器信号，所述电浮动传感器电极（132）与所述半导体本体（10）和所述控制电极（131）中的每个电绝缘并且电容性耦合到所述负载电流路径，所述传感器信号指示由所述半导体本体（10）传导的负载电流的大小，其中所述电浮动传感器电极（132）和所述控制电极（131）被布置在半导体本体（10）的同一沟槽中；
-借助于评估单元（33）在第一时间间隔内将接收到的传感器信号与第一阈值范围进行比较（22）；
-根据所述比较确定（23）结果信号；以及
-将结果信号输出（24）至所述控制单元（35；31），其中，所述输出包括：
-输出（24-1）结果信号，使得如果在所述第一时间间隔期间所述传感器信号在所述第一阈值范围之外则所述结果信号指示所述半导体器件（1）的第一操作状态；以及
-输出（24-2）结果信号，使得如果所述传感器信号在所述第一阈值范围内则所述结果信号指示所述半导体器件（1）的第二操作状态。
15.根据权利要求14所述的方法（2），还包括：
-借助于具有可控滤波特性的滤波器件（3331）对所述传感器信号进行滤波（21-1）；以及
-控制（21-2）滤波特性。
16.根据权利要求15所述的方法（2），其中，根据由输出结果信号指示的半导体器件（1）的实际操作状态和与所述第一操作状态和所述第二操作状态之间的转变有关的定时中的至少一个来执行所述滤波器件（3331）的所述控制。
CN201611152008.5A 2015-12-14 2016-12-14 功率半导体器件中的电流测量 Active CN106896255B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015121722.8 2015-12-14
DE102015121722.8A DE102015121722B4 (de) 2015-12-14 2015-12-14 Strommessung in einem Leistungshalbleiterbauelement

Publications (2)

Publication Number Publication Date
CN106896255A CN106896255A (zh) 2017-06-27
CN106896255B true CN106896255B (zh) 2021-05-25

Family

ID=58773481

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611152008.5A Active CN106896255B (zh) 2015-12-14 2016-12-14 功率半导体器件中的电流测量

Country Status (3)

Country Link
US (1) US10153764B2 (zh)
CN (1) CN106896255B (zh)
DE (1) DE102015121722B4 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7335190B2 (ja) * 2020-03-23 2023-08-29 株式会社東芝 半導体装置
CN112002756B (zh) * 2020-09-24 2022-04-08 电子科技大学 带有igbt单元和电流电压感测及控制单元的半导体器件
CN113325220B (zh) * 2021-06-29 2022-09-20 三峡大学 基于电场几何效应的微电流检测器件及微电流测量方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4156717B2 (ja) * 1998-01-13 2008-09-24 三菱電機株式会社 半導体装置
DE102005041358B4 (de) 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102009028049B3 (de) 2009-07-28 2011-02-24 Infineon Technologies Ag Leistungshalbleiterbauelement mit Potenzialsonde, Leistungshalbleiteranordnung mit einem eine Potenzialsonde aufweisenden Leistungshalbleiterbauelement und Verfahren zum Betrieb eines Leistungshalbleiterbauelements mit einer Potenzialsonde
JP2013247804A (ja) * 2012-05-28 2013-12-09 Mitsubishi Electric Corp 半導体駆動回路および半導体装置
WO2013190752A1 (ja) * 2012-06-22 2013-12-27 富士電機株式会社 過電流検出装置及びこれを使用したインテリジェントパワーモジュール
EP2712084B1 (en) * 2012-09-20 2019-11-06 Infineon Technologies AG Semiconductor device including short-circuit protection with a variable threshold

Also Published As

Publication number Publication date
CN106896255A (zh) 2017-06-27
US20170170823A1 (en) 2017-06-15
DE102015121722B4 (de) 2021-09-23
US10153764B2 (en) 2018-12-11
DE102015121722A1 (de) 2017-06-14

Similar Documents

Publication Publication Date Title
US11721689B2 (en) Semiconductor device having a semiconductor channel region and a semiconductor auxiliary region
US10134835B2 (en) Power semiconductor device having fully depleted channel regions
JP6618960B2 (ja) ドリフト空間にｐ層を有するｎチャネルバイポーラパワー半導体素子
US10600862B2 (en) High voltage termination structure of a power semiconductor device
US9966461B2 (en) Power semiconductor device
CN117976703A (zh) 具有dV/dt可控性的IGBT
CN106896255B (zh) 功率半导体器件中的电流测量
US10644141B2 (en) Power semiconductor device with dV/dt controllability
US11394194B2 (en) Semiconductor device with surge current protection
US20180114841A1 (en) Power semiconductor device termination structure
US10879363B2 (en) Needle cell trench MOSFET
US9691892B2 (en) High voltage transistor operable with a high gate voltage
US10096531B2 (en) Semiconductor device with sensor potential in the active region
US11133380B2 (en) Diode structure of a power semiconductor device
US10580873B2 (en) Power semiconductor device having a field electrode
CN109638075B (zh) 功率半导体器件的高电压终止结构
US20170352602A1 (en) Sensor for a Semiconductor Device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant