CN1059615A

CN1059615A - 音调信号发生器

Info

Publication number: CN1059615A
Application number: CN91108664A
Authority: CN
Inventors: 神月宏一; 冈村和久; 市来哲二
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1990-09-05
Filing date: 1991-09-04
Publication date: 1992-03-18
Anticipated expiration: 2006-09-04
Also published as: JPH04114199A; KR920006909A; EP0474177A2; CN1022071C; KR0150223B1; EP0474177B1; TW199930B; JP2623942B2; EP0474177A3; DE69128857T2; DE69128857D1; US5252773A

Abstract

本发明为一种音调信号发生装置，包括：提供了以下几个部分波形产生部分，产生与指定音调高度相应频率的波形取样数据；系数产生部分，产生相应于希望内插特性的n个系数；特性控制部分，改变在系数产生部分所生成的系数，从而可变地控制内插特性；以及内插操作(运算)部分，将系数与n个顺序来自波形产生部分的数字波形取样数据进行操作(运算)并将所得到的结果合成，产生一个取样数据。

Description

本发明涉及一种音调信号发生器，它利用数字滤波来进行波形内插，从而产生一个具有平滑波形的音调信号。更具体地说，本发明根据要产生的音调的高度（Pitch）来控制其内插特性（interpolation characteristic）。

公开号为63-168695的日本专利（相应于美国专利申请№.139，659号）建议一种简化的滤波操作，它通过对几个音调信号取样数据进行m阶滤波操作（这里n＞m）来实现。更具体地说，该专利披露，当音调信号取样数据是相应于指定地址的信号的整数部分而顺序产生时，滤波器的n个系数是从m阶滤波器的系数中挑选出来的相应于指定地址信号的小数部分之值（根据指定地址信号小数部分之值而有不同的滤波器系数阶的组合），然后这选出的几个滤波器系数与几个音调信号数据进行算术运算，从而实际上完成了m阶的滤波操作。

在这个公开号为63-168695号日本专利中还披露出，作为几个音调信号取样数据来使用的数据是在波形存贮器中几个地址里存贮的数据。而不是在各个固定的几个取样周期期间所产生的数据。这就意味着不是根据固定的取样周期来进行简单的滤波操作，而是随着要产生的音调的高度来改变取样周期，并根据这个可变的取样周期来进行滤波操作，从而实现对几个取样的波形内插操作。作为这种内插操作的结果，便产生了一个取样数据。

已经知道，当要用数字滤波器来消除混淆噪声（aliasing noise）时，所需要做的便是将滤波器设置成低通滤波特性，并把截止频率设置成低于取样频率fs的一半。因此，在上述波形内插操作中，消除混淆噪声也能通过设置滤波器为低通滤波特性并将截止频率设成低于取样频率fs的一半来实现。

然而，如果象公开号为63-168695的日本专利所示那样用数字滤波器来实现波形内插操作，那么当音调高度改变时，实际取样周期也将变化，因而所造成的滤波特性也将随着音调高度的改变而出现所不希望的偏移（其系数值不变）。这是由于下述事实造成的：在使用数字滤波器来完成波形内插操作时，数字滤波器中的单位延迟时间不为常数，而是随音调高度的变化而变化。于是当希望不因音调高度变化而移动滤波特性时，上述情况便带来了不方便。

例如，当要同时完成波形内插和消除混淆噪声时，如果用作内插特性的滤波器特性被作成低通滤波特性，那么所需低通滤波特性的截止频率就将音调高度而变化。这样，如果音调高度升高而且截止频率变得高于混淆噪声的频率，便会出现不能消除混淆噪声的情况。如果能预先产生足够高分辨力的波形，从而在要产生的音调的最大高度也不会产生上述情况，那么这种不方便的情况就可以防止了。然而，在这种情况下进行波形内插也就没有多大用处了。

所以，本发明的一个目的是提供一种音调信号发生器，当它在利用滤波器操作来实现波形内插以产生平滑波形的音调信号时，它能够根据要产生的音调的高度来控制内插特性，从而控制其滤波特性。

更具体地说，本发明试图提供一种音调信号发生器，它根据要产生的音调的高度来控制其内插特性，从而防止滤波特性的偏移。

本发明的另一个目的是提供一种音调信号发生器，当利用数字滤波操作来实现波形内插借以产生有光滑波形的音调信号时，它能根据要产生音调的高度来控制内插特性，从而可靠地消除混淆噪声。

根据本发明的音调信号发生器包括：音调高度指定部分，用于指定要产生音调的高度;波形生成部分，用于产生一个相应于由指定调高部分指定的频率的数字波形取样数据;系数生成部分，用于生成相应于所需内插特性的几个系数;特性控制部分，它根据音调高度指定部分所指定的音调高度来改变生成系数部分所生成的系数，从而可变地控制内插特性;以及内插操作部分，它将系数作用于产生波形部分所产生的几个数字波形取样数据，并将被操作过的数据加以合成，产生一个取样数据。

系数生成部分产生几个符合所需内插特性的系数。特性控制部分改变在系数生成部分所生成的系数，从而可以根据音调指定高度部分所指定的音调高度来可变地控制内插特性。在内插操作部分，将几个系数分别作用于几个数字波形数据，并将操作结果（或者说被操作过的数据）合成为一个取样数据，从而实现了内插操作。这几个相应于所需内插特性的系数也确定了相应的滤波器特性;就是说，这同一组几个系数不仅可以认为是用于波形内插的内插系数，也可以认为是滤波器系数。

在传统作法中，当利用滤波操作来实现波形内插操作时，其滤波特性不能被控制，而且它随着指定音调高度的变化而发生不希望的移动。与此相反，根据本发明，用于内插操作的几个系数能被可变地控制，从而能依照指定的音调高度来控制其内插特性，结果便有可能控制最终的滤波特性。

现在来说明这一特点。

这里假定，使用相应于图1（a）所示脉冲响应特性的几个系数作为相应于所需内插特性的几个系数。还假定n＝7，而且相应的滤波器特性是图2（a）中所示的低通滤波器特性。再有，为方便起见，假定在预先确定的指定音调高度上其低通滤波器特性的截止频率fc已经得到，如图2（a）所示。当音调高度比预先确定的高时，则使有效取样间隔变窄，所以脉冲响应实际上沿时间轴方向被压缩，如图1（b）所示。由于这种变化，结果滤波特性也发生了改变，如图2（b）所示，而且截止频率f_c1升高。反之，当音调高度变得低于预先确定的音调高度时，使有效取样间隔加宽，从而使脉冲响应实质上沿时间轴方向扩展，如图1（d）所示，由于这一变化，结果滤波特性也发生变化，如图2（d）所示，而且截止频率f_c2变低。在图1中，沿水平轴的各单个点相应于系数阶，同时使水平轴与时间轴相似，从而也适当地显示出相应于各系数阶的波形信号取样数据之间的取样间隔。

图1中的（b）和（d）给出用传统技术获得的脉冲响应特性，它没有进行本发明的系数控制。在这种情况下，相应于各阶的系数值不变，因此，随着波形取样间隔的变化，实际脉冲响应会立即被压缩或展开。

与此相反，如果根据本发明可变地控制相应于各阶的系数值，以便改变其内插特性，那么就能把图中（b）和（d）所示的脉冲响应变成所希望的脉冲响应。例如，当希望移动截止频率时，所要做的便是沿时间轴方向压缩或扩展脉冲响应特性从而改变各系数之值。例如，当音调高度变得高于预先确定的音调高度时，其单个系数的变化方式是使脉冲响应特性沿时间轴方向扩展。这样，实际脉冲响应便能够从图1（b）所示的那样变换成图1（c）所示的那样，于是所得到的滤波器特性可变成图2（c）所示的那样，其截止频率fc没有移动。另一方面，当音调高度变得低于预先确定的音调高度时，各系数之值根据这两个音调高度之差来改变，使其脉冲响应特性沿时间轴方向压缩。这样，最终的实际脉冲响应可以从图1（d）所示的那样变成图1（e）所示的那样，于是所造成的滤波特性可以变成图2（e）所示的那样，其截止频率fc不移动。

如前面所述，根据本发明，对用于内插操作的几个系数，可根据指定的音调高度进行可变控制，从而可防止结果的滤波特性的移动。

不只是低通滤波特性，任何滤波特性都能用来实现本发明的目的。

当试图使用低通滤波特性来消除混淆噪声时，如果象图2（b）所示那样提高截止频率f_c1，那么就有可能由于截止频率高于取样频率的一半而不再能够去掉混淆噪声。另一方面，如果象图2（d）所示那样截止频率降低，则仍能消除混淆噪声。所以，在想要消除混淆噪声的情况下，当已经指定的音调高度高于预先确定的标准音调高度时，唯一足以满足要求的作法是改变各系数之值，使其脉冲响应特性沿时间轴方向扩展，如图1（a）所示。这里，需要理解的是，上述预先确定的标准音调高度是指这样一个音调高度，对于为响应一个指定音调高度而要得到的低通滤波特性而言，这个标准调高的截止频率低于图1（a）所示取样频率的一半。

当不打算消除混淆噪声时，不必针对每个指定的音调高度来对各系数进行可变控制，而是可以只针对所希望的音调高度范围来完成这种可变控制，从而可以只针对一个特定的音域来构成一个滤波器特性。

本发明不仅能用于通常类型的内插操作（这里的全部n阶的系数直接用作n个系数），而且能用于另一种类型的内插操作，那里使用n个系数（其数目n小于总阶数m）的简单操作来实现滤波操作。在这后一种情况里，产生波形部分中可以包括产生指定地址信号的部分，这个指定地址信号由整数部分和十进小数部分组成，它们的变化速率与指定音调高度相对应。产生系数部分可以根据上述地址信号，从相应于所需内插特性的m阶系数数据中选出和生成n个系数（n＜m）。在下文的实施例中，将描述把本发明应用于一种波形内插操作，其中m阶操作实质上通过n个系数的简化操作来实现。

当由特性控制部分来改变单个系数之值使其脉冲响应特性沿时间轴方向压缩或扩展时，有可能引起有限阶系数当中的边缘阶（marginal order）系数（即较高阶系数）从各过零点移开并沿着预先确定的脉冲响应特性曲线移动一半距离（halfway）。结果，不能再保持脉冲响应特性的连续性，在这种情况下便会出现噪声问题和其他问题。因此，在本发明的一种模式（mode）中可以将某些边缘阶系数抛掉或切除掉，从而保持脉冲响应特性的连续性。例如，可以把沿脉冲响应特性曲线的过零点作为抛数的边界来实现这种抛掉系数的操作，因为在过零点抛数不会损害脉冲响应特性的连续性。

图1以例说明一个脉冲响应特性如何随着指定的音调高度而改变和受到控制;

图2给出相应于图1所示脉冲响应特性的滤波器特性举例;

图3中的框图给出实现本发明的一个电子乐器实例的总体结构;

图4是图3中的波形生成电路的一个实例;

图5是一个时序图，给出各种时钟脉冲和分时操作时序的实例;

图6中的框图给出图3所示内插操作电路、系数生成电路及特性控制电路的实例;

图7给出一个脉冲响应特性的实例，它的系数存贮于滤波器系数存贮器;

图8中的框图给出图3中的系数生成电路和特性控制电路的另一实例;

图9给出图8中滤波器系数存贮器中存贮内容的实例。

图3中的框图给出了实现本发明的一个电子乐器实例的总体结构。键盘10有一组键，用于指定要产生的音调的调高。一个按键检测电路11检测出键盘10上的被按键，输出一个指示被按键的键代码KC以及一个“有按键”（key-on）信号。波形产生电路12根据按键检测电路11提供的键代码KC，生成具有相应于指定音调高度的频率的数字波形取样数据。由音色选择装置13所选定音色的音色数据TC被送到波形生成电路12，使波形生成电路12能产生出相应于选定音色的音调波形的数字波形取样数据。

系数生成电路14生成相应于所需内插特性的n个系数。与系数生成电路14一起提供的特性控制电路15控制系数生成电路14所产生的系数的修改过程，从而使内插操作能按照指定的音调高度受到可变控制。内插操作电路16将n个数字波形取样数据（由波形生成电路12顺序生成）分别与n个系数（由系数生成电路14产生）进行算术运算。然后，内插操作电路16完成内插操作并将操作结果合成，产生一个取样数据。

包络生成器根据按键检测电路11提供的有按键信号来产生一个包络波形信号。乘法器18将内插操作电路输出的音调信号取样数据乘以包络波形信号，以把音量包络加到音调信号上。已经加上音量包络的音调信号取样数据还被加上所希望的效果，例如由附加效果电路19产生的混响（reverberation）效果。然后，这些数据由数字-模拟转换器20转换成模拟信号，再送到音响系统21。

下面将参考图4来描述波形生成电路12的一个实例，在这张图中给出的波形生成电路12含有一个波形存贮器22作为音调源。在波形存贮器22中存有相应于各种音色的不同波形。可以以任何传统的方式将波形存入存贮器或从存贮器中读出：例如，一种方式是存入一个周期的波形然后重复读出;另一种方式是存入半个周期波形，然后以往复方式（或者说正向和逆向）重复读出;再一种方式是存入多个周期的波形，一次性或重复地读出;再一种方式是一次读出起始部（attack portion）的多周期波形，然后再重复读出持续部（sustained portion）的一个或多个周期的波形;再一种方式是其波形相应于由生成起始到生成结束的整个音调生成周期。再有，用于在存贮器22中存贮数据的数据编码技术并不限于PCM（脉冲编码调制），也可以使用所希望的任何其他类型，例如DPCM（差分脉冲编码调制）、ADPCM（自适应差分脉冲编码调制）或增量调制（delta modulation）。

除了波形存贮器22，波形产生电路12还包括读存贮器22的电路。图4给出用于读取波形存储器22的这种读存贮器电路的一例，存贮器22中存贮每个音色的相应于整个生成周期的波形。例如，完成这种波形存贮的一种办法是将来自外部的具有预定标准音调高度的音调信号记录下来，然后根据固定频率的取样时钟脉冲对所记录音调信号进行取样，再把取样的音调信号存贮于波形存贮器22。当要从存贮器中读出标准音调高度的波形时，读取波形存贮器所依据的地址信号的变化速率是在每个取样时钟脉冲周期SMC产生一个地址增量。当要从存贮器中读出一个与标准音调高度不同的所希望的音调高度波形时，则根据所希望音调高度与标准调高的频率比来控制地址信号的变化速率。

在图4所示的标准F数寄存器23中，以对数值（即以音程（cent）值）来存贮标准音调高度频率的数值指示（标准F数RFN）。在F数寄存器24中，以对数值（即以音程值）来存贮对应各单个键的音调高度频率的数值指示（F数）。为响应按键检测电路11生成的键代码KC，从F数存贮器24中读出相应于按键音调高度的F数FN。减法器25从相应于按键音调高度的F数中减去标准F数RFN（FN-RFN），以得到按键音调高度与标准音调高度之间的频率比，这是因为对数值之间相减等效于反对数值之间相除。对数到线性转换器26将减法器25的输出转换成线性值，从而得到指示频率比的线性值。

将这个对数到线性转换器26的输出送到累加器27，作为地址增量值FX。这个含有小数部分的地址增量值FX的取值情况是：如果被按键音调高度等于标准音调高度，则FX为“1”;如果被按键音调高度高于标准音调高度，则FX大于“1”;如果被按键音调高度低于标准音调高度，则FX值小于“1”。

累加器27根据取样时钟脉冲SMC确定的频率重复累加输入的地址增量值FX，并作为地址计数器使用。在产生音调的开始，对累加器27复位（Reset），使累加地址增量值FX初始化为零值。累加器27的输出是用于从波形存贮器22中读出波形取样数据的相对地址信号，在加法器28中将它与起始地址数据SA相加，成为指示波形存贮器22中一个绝对地址的地址信号。

在起始地址存贮器29中存有相应于波形存贮器22中存贮的各个音色单个波形的起始地址。根据所选音色的音色数据指示以及其他音色参数〔如键标度（Key Scaling）参数和键弹力（touch）数据等〕，从起始地址存贮器29中读出一个预先确定的起始地址。这个起始地址SA被送到加法器28，在那里它与来自上述累加器27的相对地址信号相加。

从加法器28输出的地址信号由整数部分IAD和小数部分FAD组成，其整数部分IAD的数据经由加法器30送到波形存贮器22的地址输入端。

整数部分IAD的值指定了某个数字波形取样数据的地址。加法器30将一个地址偏移量SLCTR加到整数部分IAD上，以便产生n个地址，用于读出n个数字波形取样数据，以供内插操作使用。现在假定n＝6，在这种情况下，如图5所示，取样时钟脉冲SMC的一个周期时间被主时钟脉冲MC分成6个子周期，因为这个主时钟脉冲的频率为取样时钟脉冲SMC频率的6倍，同时，按时分制依次响应各自的时隙（slot）提供出数值-2，-1，0，1，2，3作为地址偏移量SLCTR。整数部分IAD的定时（timing）相应于取样时钟脉冲SMC的一个周期，因此，相加器30对各个时隙输出6个地址值IAD-2、IAD-1、IAD、IAD+1、lAD+2、IAD+3。对此做出响应，在一个取样周期（即一个SMC周期）内从波形存贮器22中按时分制方式读出分别对应于地址值IAD-2、IAD-1、IAD、IAD+1、IAD+2及IAD+3共6个（n＝6）波形取样数据。

比较器31将地址增量值FX与数值“1”及“1.5”进行比较，如果FX＞1，则提供“1”作为输出信号FCON1，如果FX＞1.5，则提供“1”作为输出信号CON2。

下面，将参考图6来描述系数产生电路14，特性控制电路15及内插操作电路16的一些具体实例。

参看图6所示内插操作电路16，从波形存贮器22读出的数字波形取样数据作为乘法器32的输入，该乘法器用于系数乘法运算。内插系数是由系数产生电路14根据地址信号的小数部分FAD（下文中描述）来提供的。乘法器32的输出作为累加器33的输入，在那里得到一个褶积和。累加器33以主时钟脉冲MC定时进行累加（即在地址偏移量SLCTR每改变一步进行一次累加），并且在每个取样时钟脉冲SMC时刻累加器33被复位。在累加器33中的累加值即将被清除掉之前，通过当前操作将已经得到的这个“褶积和”寄存到寄存电路34中。

系数产生电路14包括：滤波器系数存贮器35和36，它们每一个当中存有m＝97阶（第0阶至第96阶）滤波系数;用于根据小数值FAD从97阶滤波器系数中选定并读出n＝6个滤波系数的电路;以及内插电路37，用于实现从存贮器35、36中读出的系数的内插。

在两个滤波器系数存贮器35和36中的内容是彼此完全相同的，提供这样两个存贮器是为了能够并行地读出两个相邻的滤波器系数，用于在内插电路37中实现内插。存贮在滤波系数存贮器35和36的每一个中的滤波系数具有如图7所示的脉冲响应，而由这一脉冲响应所实现的滤波特性如图2（a）所示，其截止频率fc建立在一个低于取样频率一半的预先确定的频率上。

从第0阶到第36阶滤波系数的分布情况是：第0至第47阶与第49至第96阶彼此对称，而以第48阶介于这两部分之间。考虑到滤波系数的这种分布，只在滤波系数存贮器35和36中的地址1-48存贮了第48至第96阶滤波系数。从存有第49至第96阶滤波系数的地址1-48中沿相反方向读取，便能得到第0至第47阶滤波系数。为达到这一目的，对第0阶至第47阶滤波系数赋以地址-48至-1，当访问存贮器35和36时，由绝对值电路42将地址-48至-1的负号去掉，于是能以绝对值48-1来访问存贮器35和36。

根据小数部分FAD之值以及地址偏移量SLCTR，由乘法器38和39及加法器40产生一个“阶地址信号（order address Signal）”，用于根据n＝6个取样的各个整数部分IAD-2、IAD-1、IAD、IAD+1、IAD+2及IAD+3来读出相应的系数。将地址信号的小数部分的6比特（bit）数据送入乘法器38，在那里被乘以“-1”。地址偏移量SLCTR被送入乘法器39，该乘法器实现乘法“16×SLCTR”。乘法器38和39的输出在加法器40中被加在一起。加法器40的输出也就是读出滤波器系数所需的阶地址信号，它是以下述方式确定的。

表4

SLCTR	6个取样点的整数部分	加法器40的输出（阶地址）
			－2	IAD-2	-32-FAD
-1	IAD-1	-16-FAD
			0	IAD	-FAD
1	IAD+1	16-FAD
			2	IAD+2	32-FAD
3	IAD+3	48-FAD

乘法器38把小数部分FAD的6位数据中的高4位作为整数部分对待，而将其低2位作为小数部分对待，并且把这样的数据输出给加法器40。例如，当高4位整数部分取其极大值16时，相应于SLCTR＝-2时的加法器40的输出将为-48。这样，从加法器输出的阶地址将取值在-48至48范围内，然后将这个值再加上低2位小数部分。

将加法器40的输出经由乘法器41送给绝对值电路42。乘法器41的功能是根据特性控制电路15提供的特性控制信号CX来改变阶地址。当不希望修改阶地址时，所提供的特性控制信号为“1”，于是加法器40的输出不受乘法器41的改变而输出给绝对值电路42。当阶地址为-48至-1之间的一个负值时，绝对值电路42去掉该值的负号，将阶地址变成48至1之间的一个值。

从绝对值电路42输出的高6位指示一个阶地址0-48，而低2位指示其小数部分。绝对值电路42的输出被送到选择器43的0（零）输入端。加到选择控制输入端S的选择控制信号通常为“0”，因此选择器43选择并输出在输入端0的输出数据。由选择器43选定输出的绝对值电路42输出值中，指示其阶地址0-48的高6位被输入到滤波器系数存贮器35，同时经加法器44加上1之后再送入滤波器系数存贮器36。

然后，从滤波器系数存贮器35和36中读出相邻阶地址的两个系数数据，将这两个系数数据送到内插电路37。另一方面，从选择器43输出的低2位，也就是小数部分数据，也被送到内插电路37。对此作出的响应是上述两个相邻系数数据以一个4步（step）内插特性（例如一个线性内插特性）来进行内插。这样，尽管在存贮器35和36中实际只存贮了m＝97个滤波器系数，但通过内插可提供出实质上等效于在存贮器中密集地存放4×97个滤波器系数时所得到的滤波器系数数据。内插电路37的输出作为内插系数数据输入给内插操作电路16的乘法器32。当然，系数内插（以及由此引出的内插电路37及其相关的加法器44和存贮器36）对于本发明并不一定是必要的，或者说可以略掉。

以上述方式，系数产生电路14根据图6所示6个地址偏移量的分时（time-divisional）定时产生出内插系数。乘法器32把根据6个地址偏移量的各个分时定时所产生的n＝6个数字波形取样数据与相应的n＝6个内插系数数据分别相乘。如前所述，这个乘法器32的输出相加合成为一个数字波形取样数据，并被寄存在寄存器34中。以这种方式便实现了波形内插，同时也实现了依据所用内插系数的脉冲响应来进行的滤波过程。在本实施例中，实现的是低通滤波过程，其截止频率设置为小于标准音调高度下取样频率的一半，因此可以象希望的那样消除混淆噪声。

从滤波过程的角度来看，只从97阶脉冲响应系数（如果也考虑系数的内插则有388阶）中选用了n＝6个系数，但这不会以任何方式改变或影响所希望的滤波特性。再有，在本实施例中，在乘法器39中完成了乘法“16×SLCTR”，因此在n＝6个系数之间的阶间隔为16，所以是在97阶系数中以16阶为间隔进行选用的。这等效于每个没有使用的中间系数被乘以取样数据值0，这样实际上是实现了根据97阶（如果也考虑系数内插则为388阶）脉冲响应特性的滤波操作。如果所希望的脉冲响应的阶数为m（在本实施例中m＝97），根据本实施例所设的m大于n（m＞n）;然而，关系式m＝n当然也是可以的。

现在描述特性控制电路15。地址增量值数据FX和图4所示电路输出的控制信号FCON1和FCON2被输入到该特性控制电路，就是说，地址增量值数据FX被加到选择器45的输入端1，而控制信号FCON1被送到选择器45的选择控制输入端S。控制信号FCON1和FCON2也被送到选择器46的选择控制输入端S0和S1。当给选择器45的输入口的0的数值为1，同时加到选择控制信号S上的控制信号FCONT1为0，也就是当地址增量值数据FX等于或小于1时，选定值为“1”;另一方面，当地址增量值数据FX大于1时，则选定地址增量值数据FX本身。将选择器45的输出加到倒数电路47，它那里便得到了该输出的倒数。倒数电路47的输出作为特性控制信号CX送到乘法器40。

于是，当FX≤1，即当指定音调高度等于或低于标准音调高度时，将输出数值“1”作为特性控制信号CX。在这种情况下，加法器40的输出经乘法器41送给绝对值电路42，而如前所述，在乘法器41中其值没有作任何改变。结果用于读滤波系数存贮器35和36的地址没有改变，于是在内插操作电路16中完成了一个低通滤波控制，它依据的是存贮器35和36中存贮的脉冲响应特性。如果在这种情况下是指定音调高度与标准音调高度相同，那么图2（a）所示截止频率仍然是预先确定的截止频率，它低于取样频率的一半，因而能消除混淆噪声。另一方面，如果指定音调高度低于标准音调高度，则有效取样间隔变宽，这样如图1（a）所示，其脉冲响应实际上沿时间轴方向扩展，结果造成滤波特性改变，如图2（d）中的举例那样，其截止频率也变低了。但是，因为降低截止频率不会对消除混淆噪声产生不利作用，所以尽管其滤波特性实际上发生了变化，但在本实施例中并未作专门的调整。

当FX＞1，即当指定音调高度高于标准音调高度时，其值FX的倒数1/FX被输出作为特性控制信号CX。在这种情况下，倒数1/FX是一个小于1的值，而且与FX成反比，因此当FX增加时1/FX减小。因为有小于1的1/FX＝CX送到乘法器41，因此，由加法器40给出的阶地址受到改变，其变化方向是以相应于CX的比率减小。这样，从滤波系数存贮器35和36中的读数地址也变小了。结果，在存贮器35和36中的每一个中设置的脉冲响应特性表面看起来是沿时间轴方向扩展了。换句话说，从系数存贮器中读出的各系数的地址之间的间隔变短了，而相应的偏移量值SLCTR（-2，-1，0，1，2，3）不变（取样数据之间的时间间隔不变）。这样，即使地址间隔已变短了，但相应于系数本身之间的地址间隔的时间并没有改变。因此，根据已经在减小的方向上改变了的阶地址来读取系数存贮器，便能够得到这样的脉冲响应特性：它与每个系数存贮器中设定的脉冲响应特性相比在时间轴方向上看起来是扩展了。当然，在这种情况下，相应于n＝6个波形取样数据中每一个的内插系数值依据FX值而改变，因而内插的结果也改变了。

这样，在内插操作电路16中，根据在时间轴方向上扩展了的脉冲响应特性实现了波形内插操作和低通滤波控制。在这种情况下，因为指定音调高度高于标准音调高度，所以在没有做上述特性改变控制的情况下，（换句话说，条件CX＝1不变）有效取样间隔变窄，这时脉冲响应实际上如图1（b）所示那样沿时间轴方向压缩了。对此作出的反应是所得到的低通滤波特性如图2（b）所示那样改变，于是截止频率f_c1变高。但在本实施例中，由于作出了安排，如满足条件CX＝1/FX，而且相应于单个取样点的系数值改变了，因此根据差值或比值（FX）沿时间轴方向扩展了脉冲响应特性，作为内插操作结果而得到的实际脉冲响应变成如图1（c）所示那样，它等效于图1（a）所示的脉冲响应。于是，所造成的低通滤波特性能够是图2（c）所示的那样，其截止频率fc不发生移动。结果，即使产生一个音调高度高于标准音调高度的音调，也能消除混淆噪声。

下面，将描述限定功能（limiting functions）。

当改变阶地址以在时间轴方向按上述方式扩展脉冲响应特性时，例如最大地址“48”也变成了一个较小的值，于是设置在系数存贮器中的脉冲响应便不能再被充分利用，而脉冲响应的利用也不可避免地限定在半路上。结果，脉冲响应的连续性不能维持下去，以致可能产生噪声问题。为解决这一问题，最好是增加限定功能，以抛掉某些边缘的或较高阶的系数。例如，如果沿脉冲响应特性曲线的过零点进行这种抛数，那么就能改善脉冲响应的连续性，以致一般能保证脉冲响应的自然连续性。因此，最好是提供这种用于在这类点上抛掉一些系数的限定功能。

在脉冲响应特性如图7所示的情况里，阶地址16、32和48处于过零点，因此被指定为被抛点。为此目的，在图6中所示的特性控制电路15中，数值“48”、“32”和“16”分别被送到数据输入端0、1和3，于是，当加到控制选择输入端的控制信号FCON1和FCON2双双为“0”（即当FX≤1）时，在数据输入端0的数值“48”被选定为选择器46的输出;当控制信号FCON1和FCON2分别为“1”和“0”（即当1.5≥FX＞1）时，在数据输入端1的数值“32”被选定为选择器46的输出;当控制信号FCON1和FCON2双双为“1”（即FX＞1.5）时，在数据输入端3的数值“16”被选定为输出。

选择器46的输出作为限定阶地址LX被加到选择器43的输入端1和比较器48的输入端B。从绝对值电路42输出的阶地址数据被加到比较器48的输入端A。当A＞B时，比较器48输出“1”作为比较输出信号;在其他条件下它输出“0”。换句话说，当绝对值电路42的阶地址数据输出值不超过限定阶地址LX时，从比较器48输出“0”，从而使选择器43直接输出如绝对值电路42输出的那些阶地址数据;另一方面，当绝对值电路42的阶地址数据输出超过限定阶地址LX时，从比较器48输出“1”，于是选择器43抛掉来自绝对值电路42的阶地址数据输出，代之以输出限定阶地址LX。

当1.5≥FX＞1时取限定阶地址LX为“32”的理由是：根据1/FX之值，将原来的极大地址值48在乘法器41中乘以CX＝1/FX，因而使之在48至32范围内变化，而且所选“32”这个地址又处在要复盖（Cover）的过零点上。

再有，当FX＞1.5时，取限定阶地址为“16”的理由是：原来的极大地址值“48”在乘法器41中被乘以CX＝1/FX，根据1/FX之值的大小，原来的极大地址值变成小于32的值，而所选“16”又在过零点上，借以补偿极大地址的变化。

现在，参考图8来描述为实现所述限定功能而对电路结构所做修改的一个实例。

在图8所示实例中，滤波系数存贮器35a和36a在其存贮内容上与图6所示滤波系数存贮器35和36稍有不同。更具体地说，如图9的（a）（b）和（c）所示，滤波系数存贮器35a和36a分别对每个不同的限定点（jimiting Points）存放脉冲响应特性系数，从而对任何一个限定点都可以从这些存贮器中分别读出脉冲响应特性系数。换句话说，如图9（a）所示，与图7所示相似的脉冲响应特性系数存放在地址区间0至48。同样，如图9（b）所示，与图7中地址0-32的系数相似的脉冲响应特性系数存放在地址区间64至96。在这种情况下，在地址区间97至112存放系数0（零），这与选“32”为限定阶地址LX的情况相同。再有，如图9（c）所示，图7中地址0-16的脉冲响应系数存放在地址区间128至144。在这种情况下，系数0存放在地址区间145至176，这与选“16”为限定阶地址LX的情况相同。

同样，根据这一修正，在特性控制电路15中，选择器46由与（AND）门49和反向器50所代替。送到与门49的输入是控制信号FCON1和一个在反向器50中对控制信号FCON2反向所生成的信号。于是产生了一个2位的地址控制数据SX，它的较低位是与门49的输出，它的较高位是控制信号FCON2。这个地址控制数据SX被输入到“乘64电路”51，在那里数据SX被乘以64。提供了一个加法器52代替图6中的选择器43，用以把乘64电路51的输出数据加到从绝对值电路42输出的阶地址数据上。乘64电路51的输出数据用作为地址偏移量。

当控制信号FCON1和FCON2均为“0”（即当FX≤1）时，地址控制数据SX之值为“0”，因此，乘64电路51输出“0”，来自绝对值电路42的阶地址输出直接成为加法器52的输出。结果，没有发生地址偏移，于是从滤波系数存贮器35a和36a中读出的是如图9（a）所示存贮地址范围为0至48的脉冲响应特性系数。

当控制信号FCON1和FCON2分别为“1”和“0”（即当1.5≤FX＞1）时，地址控制数据SX之值为“0”因此乘64电路51的输出为“64”，于是来自绝对值电路42的阶地址数据在加上“64”之后从加法器52输出出来。结果，系数存贮器的读出地址有一个64的地址的偏移量，因此从滤波系数存贮器35a和36a中读出的是存放在图9（b）所示的地址区间64至112内的脉冲响应特性系数。需要指出的是：这里得到了预先确定的限定功能，因为在地址96作了限定。

再有，当控制信号FCON1和FCON2均为“1”（即当FX＞1.5）时，地址控制数据SX为“2”，因此，乘64电路51的输出为“128”，于是来自绝对值电路42的阶地址数据在加上“128”之后从加法器52输出出来。结果，系数存贮器的读出地址有一个128的地址偏移量，因此从滤波系数存贮器35a和36a中读出的是存放在图9（c）所示的地址区间128至176内的脉冲响应特性系数。需要指出的是：这里得到了预先确定的限定功能，因为在地址144作了限定。

尽管上述实施例中描述的是产生单音调类型的装置，但本发明当然能够应用于其他类型的装置，那些装置能以分时或并行方式在多个通道中产生多个音调。

尽管在上述实施例中，作为波形内插结果的滤波特性被设置成低通滤波特性，但本发明当然不限于此。根据系数的设置方式，可以利用任何所希望的滤波特性。

再有，当要在上述实施例中产生一个音调高度高于标准音调高度的音调时，其内插系数受到可变的控制，从而控制其内插特性和所造成的滤波特性。但是，本发明并不限于此，即使当要产生一个音调高度低于标准音调高度的音调时，其内插特性和所造成的滤波特性也可以受到控制。在这种情况下，当要指定产生一个音调高度高于标准音调高度的音调时，脉冲响应特性沿时间轴方向扩展，而当要指定产生一个音调高度低于标准音调高度的音调时，脉冲响应特性沿时间轴方向被压缩。这样，可以根据所有的音调高度或音域来可变地控制波形内插特性。特别是当滤波特性被用于音色控制时，这种控制作用特别有效。

再有，这种对系数的可变控制可以只对于所需要的音调高度范围来实施，而不必对任何音调高度都进行系数的可变控制。以这种方式，可以对特定的音调范围控制波形内插特性，从而也控制其滤波特性。

当然，将音调高度分成各含有一定数量音调高度的小组并对每个音调高度组可变地控制内插系数，从而控制其波形内插特性和结果的滤波特性，这样一种思想也属“根据指定音调高度来进行控制”这一范围之内。

正如到目前为止所描述的那样，根据本发明，当利用数字滤波操作进行波形内插来产生平滑波形的音调信号时，确定波形内插特性的系数受到可变控制。以这种结构，使造成的滤波特性能被控制，而且能使波形内插电路也作为一个有效的数字滤波器使用，所以能够同时实现波形内插和可控制的数字滤波器两项功能。于是，可以预期得到多种有益的结果。例如，当使用其作为低通滤波器的功能来消除混淆噪声时，它的滤波特性避免了随指定音调高度而发生偏移。因此，将达到极其有益的结果，即在任何指定的音调高度都能可靠地消除混淆噪声。

Claims

1、一种音调信号发生装置，其组成是：

音调高度指定装置，用于指定要产生音调的音调高度；

波形产生装置，用于产生数字波形取样数据，其频率相应于音调高度指定装置所指定的音调高度；

系数产生装置，用于产生相应于所需内插特性的n个系数；

特性控制装置，用于修改根据音调高度指定装置所指定的音调高度而在系数产生装置中产生的系数，从而可变地控制其内插特性；以及

内插操作装置，用于将这些系数与波形产生装置是顺序产生的n个数字波形取样数据进行操作(运算)，并将操作结果数据合成为一个取样数据。

2、根据权利要求1所述的音调信号发生装置，这里所述系数产生装置是根据所希望的脉冲响应特性来产生所述的系数，而所述特性控制装置根据指定音调高度来改变单个系数之值，以便在时间轴方向压缩或扩展脉冲响应特性。

3、根据权利要求2所述的音调信号发生装置，这里所述特性控制装置改变单个系数之值，使其脉冲响应特性依据预先确定的标准音调高度与指定调高之差而在时间轴方向压缩或扩展，其改变方式是：当指定音调高度高于标准音调高度时脉冲响应特性被扩展，当指定音调高度低于标准音调高度时，脉冲响应特性被压缩，从而使得作为可变控制内插特性的结果而得到的滤波特性避免了偏移（shifting）。

4、根据权利要求2所述的音调信号发生装置，这里所述希望的脉冲响应特性是一种相应于低通滤波器的特性，当音调高度指定装置是所指定的音调高度高于标准音调高度时，所述特性控制装置改变各单个系数之值，从而使其脉冲响应特性依照预先确定的标准音调高度与指定音调高度之差在时间轴方向扩展。

5、根据权利要求1所述的音调信号发生装置，这里，当已经指定了一个处在特定区间内的音调高度时，所述特性控制装置改变在系数产生装置中产生的各系数之值，从而根据指定音调高度来可变地控制其内插特性。

6、根据权利要求1所述的音调信号发生装置，这里所述产生波形装置包括：产生由整数部和小数部组成的地址信号的装置，这个地址信号以相应于指定音调高度的速率来改变;以及根据该地址信号的整数部分来产生数字波形取样数据的装置;而所述系数产生装置根据地址信号的小数部分，从相应于所希望的内插特性的m阶系数数据中有选择地产生出n个系数（假定m大于n）。

7、根据权利要求2所述的音调信号发生装置，这里当改变各系数值以在时间轴方向压缩或扩展其脉冲响应特性时，所述特性控制装置抛掉一些边缘阶（marginal orders）系数，以保持脉冲响应的自然连续。