CN1457550A - 内插函数生成装置及方法、数字－模拟变换装置、数据内插装置、程序及存储介质 - Google Patents

内插函数生成装置及方法、数字－模拟变换装置、数据内插装置、程序及存储介质 Download PDF

Info

Publication number
CN1457550A
CN1457550A CN02800550A CN02800550A CN1457550A CN 1457550 A CN1457550 A CN 1457550A CN 02800550 A CN02800550 A CN 02800550A CN 02800550 A CN02800550 A CN 02800550A CN 1457550 A CN1457550 A CN 1457550A
Authority
CN
China
Prior art keywords
data
adder
addition
input
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02800550A
Other languages
English (en)
Other versions
CN1270443C (zh
Inventor
小柳裕喜生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Neuro Solution Corp
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN1457550A publication Critical patent/CN1457550A/zh
Application granted granted Critical
Publication of CN1270443C publication Critical patent/CN1270443C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0657—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is higher than the input sampling frequency, i.e. interpolation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
    • H03M3/508—Details relating to the interpolation process

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Complex Calculations (AREA)

Abstract

一种内插函数生成装置及方法、数字－模拟变换装置、数据内插装置、程序及存储介质，通过对数字输入过取样为8倍，并将该过取样数据通过乘法、加法器4～10加工成所定数字基本波形，同时通过延迟电路11－1～11－4及乘法、加法器12～15仅进行卷积运算以获得连续的内插值，因而即使不设置会引起相位特性劣化的低通滤波器也行，同时通过将所得内插函数予以设成有限台避免了发生内插的截尾误差。并且，通过用“与”门2将过取样数据的一部分获取为输入数据，大大地简化了其后的数字基本波形加工及卷积运算。

Description

内插函数生成装置及方法、数字—模拟变 换装置、数据内插装置、程序及存储介质
技术领域
本发明涉及内插函数生成装置及方法、数字—模拟转换装置、数据内插装置、程序及存储介质。具体地说，是涉及对离散的数字数据进行内插而转换为连续的模拟信号所需的装置及方法。
背景技术
在CD(小型光盘)唱机、或DVD(数字视频光盘)重放设备等的数字音频装置中，为了从离散的数字声音数据获得连续的模拟声音信号，采用了利用过取样(over sampling)技术的数字—模拟转换器(D/A转换器)。在这种D/A转换器中，为了在以离散方式输入的数字数据之间进行内插而模拟性提高取样频率，一般要进行采用数字滤波器的数据内插。
通常，通过D/A转换器中的数字滤波器进行的数据内插，是通过采用被称为sinc函数的取样函数的卷积运算而进行的。图1为sinc函数的说明图。sincc函数，是对狄拉克的δ函数进行傅立叶逆变换时出现的，并在设取样频率为f时将其定义为sin(πft)/(πft)。该sinc函数，仅在t＝0的取样点上其值为1，而在其他所有取样点上其值为0。
图2示出了离散数据与其间内插值的关系的图。在图2中，将等间隔的取样点t1、t2、t3、t4上各自的离散数据值设为Y(t1)、Y(t2)、Y(t3)、Y(t4)，例如要求得对应于取样点t2与t3之间的所定位置t0(离开t2距离a)的内插值y的情况。
一般，利用取样函数求取内插值y时，先就所付予的各离散数据分别求得内插位置t0的取样函数值，再利用此值进行卷积运算即可。具体地说，使t1-t4各取样点的取样函数中心位置的峰值高度一致，求取此时的各个内插位置t0的取样函数值(以×记号表示)，再将它们全部相加。
另外，虽然内插位置t0会随着时间经过而变动，但由于各取样位置所对应的各个电平也随着时间经过而一起变化，所以内插值y(t)也连续地进行变化，因而能获得将各离散数据之间平滑连接的连续的模拟信号。
但是，采用上述过取样技术的现有D/A转换器，是通过内插得到阶段状信号波形，并使其通过低通滤波器而生成平滑的模拟信号的。因此，存在在所输出的模拟信号中重叠有低通滤波器所致的相位特性劣化的问题。
另外，上述sinc函数，是在±∞收敛为0的函数，因而如果要求得正确的内插值时，需就全部离散数据求出sinc函数值并进行卷积相加。但实际上，由于处理能力或电路规模等关系，数字滤波器的处理是在限定了考虑的离散数据范围后进行的。因此，也存在因所获得内插值含有截尾误差，而无法获得正确的内插值的问题。
发明内容
本发明即为解决如此问题所开发的，其目的在于，可以生成因低通滤波器所致相位特性劣化或因使用sinc函数的内插截尾误差所致波形失真少并且平滑的模拟信号。
另外，本发明目的还在于，能通过更简单的逻辑或更简单的算法，得到用于生成这种平滑的模拟信号的内插函数。
本发明的内插函数生成装置，其特征在于，具有：对单一的数字数据进行过取样、并将该过取样数据的一部分作为输入数据获取的数据输入装置、和通过对所述数据输入装置所获得的所述输入数据依照数字基本波形予以加工，并对经加工的数字数据进行移动平均运算或卷积运算以求取内插函数的运算装置。
还可以使本发明的内插函数生成装置的特征在于，所述数据输入装置，将所述过取样数据前半部分或后半部分获取为所述输入数据。
还可以使本发明的内插函数生成装置的特征在于，所述运算装置，具有：为了进行所述移动平均运算或卷积运算，将依照所述数字基本波形而加工的数字数据与按过取样周期相位份将其一个个错开的几个数据予以相加的第一加法装置、将依照所述数字基本波形而加工的数字数据各错开过取样周期相位份的几个数据予以相加的第二加法装置、以及将所述第一加法装置及所述第二加法装置的输出予以相加的第三加法装置。
另外，本发明的内插函数生成方法，其特征在于，包括：对单一的数字数据进行过取样、并将该过取样数据的一部分作为输入数据获取的第一步骤、对所述输入数据依照数字基本波形予以加工的第二步骤，和通过对依照所述数字基本波形而加工的数字数据进行移动平均运算或卷积运算以求取内插函数的第三步骤。
还可以使本发明的内插函数生成方法的特征在于，在所述第一步骤中，将所述过取样数据的前半部分或后半部分获取为所述输入数据。
还可以使本发明的内插函数生成方法的其特征在于，在所述第三步骤中，将通过所述第二步骤加工的输入数据与把其各错移过取样周期相位份的几个数据予以相加的同时，将依照所述数字基本波形而加工的输入数据各错移过取样周期相位份的几个数据予以相加，进而将这些相加结果予以相加。
另外，本发明的数字—模拟转换装置，其特征在于，具有：对多个离散数据分别予以过取样，并把各离散数据的过取样数据的一部分作为输入数据获取的数据输入装置、和通过对由所述数据输入装置所得到的所述数据输入依照数字基本波形予以加工，并对所加工的数字数据由移动平均运算或卷积运算加以合成，求出对于所述离散数据的内插值的运算装置。
还可以使本发明的数字—模拟转换装置的特征在于，所述数据输入装置，对依照各所定频率的时钟脉冲所得到的所述多个离散数据分别进行过取样，并在以所述所定频率的时钟脉冲加以分段的各时钟脉冲期间把所述过取样数据一部分作为所述输入数据获取。
还可以使本发明的数字—模拟转换装置的特征在于，所述数据输入装置，在所述各时钟脉冲期间将所述过取样数据的前半部分或后半部分作为所述输入数据获取。
还可以使本发明的数字—模拟转换装置的特征在于，所述运算装置，具有：为了进行所述移动平均运算或卷积运算，将依照所述数字基本波形而加工的数字数据与按过取样周期相位份将其一个个错开的几个数据予以相加的第一加法装置、将依照所述数字基本波形而加工的数字数据各错开过取样周期相位份的几个数据予以相加的第二加法装置、以及将所述第一加法装置及所述第二加法装置的输出予以相加的第三加法装置。
另外，本发明的数据内插装置，其特征在于，具有：对多个离散数据分别予以过取样，并把各离散数据的过取样数据的一部分作为输入数据获取的数据输入装置、和通过对由所述数据输入装置所得到的所述数据输入依照数字基本波形予以加工，并对所加工的数字数据由移动平均运算或卷积运算加以合成，求出对于所述离散数据的内插值的运算装置。
还可以使本发明的数据内插装置的特征在于，所述数据输入装置，对依照各所定频率的时钟脉冲所得到的所述多个离散数据分别进行过取样，并在以所述所定频率的时钟脉冲加以分段的各时钟脉冲期间把所述过取样数据一部分作为所述输入数据获取。
还可以使本发明的数据内插装置的特征在于，所述数据输入装置，在所述各时钟脉冲期间将所述过取样数据的前半部分或后半部分作为所述输入数据获取。
还可以使本发明的数据内插装置的特征在于，所述运算装置，具有：为了进行所述移动平均运算或卷积运算，将依照所述数字基本波形而加工的数字数据与按过取样周期相位份将其一个个错开的几个数据予以相加的第一加法装置、将依照所述数字基本波形而加工的数字数据各错开过取样周期相位份的几个数据予以相加的第二加法装置、以及将所述第一加法装置及所述第二加法装置的输出予以相加的第三加法装置。
另外，本发明的内插函数生成程序，用于使计算机起到对单一的数字数据进行过取样、并将该过取样数据的一部分作为输入数据获取的数据输入装置、及通过对所述数据输入装置所获得的所述输入数据依照数字基本波形予以加工，并对经加工的数字数据进行移动平均运算或卷积运算以求取内插函数的运算装置的作用。
另外，本发明的数据内插程序，用于使计算机起到对多个离散数据分别予以过取样，并把各离散数据的过取样数据的一部分作为输入数据获取的数据输入装置、及通过对由所述数据输入装置所得到的所述数据输入依照数字基本波形予以加工，并对所加工的数字数据由移动平均运算或卷积运算加以合成，求出对于所述离散数据的内插值的运算装置的作用。
另外，本发明的计算机可读取存储介质，其特征在于：存储有能使计算机起到权利要求15或16所述的各装置的作用的程序。
如上所述，本发明是通过对所输入的数字数据进行过取样，把其过取样数据依照数字基本波形加工，并进行移动平均运算或卷积运算以获得内插值的。在本发明中，由于仅进行如上述数字处理即能获得连续的内插值，所以将此D/A转换的结果就成为平滑的模拟信号，因而即使不设置低通滤波器也行，从而可抑制滤波器所致的相位特性劣化。并且，在本发明中，自基本数字波形所生成函数由于是有限台的取样函数，所以为了获得一个内插值可减少所需的离散数据的数量，并且即使将应作为处理对象的离散数据的数量予以减少时也不会发生截尾误差，所以能将输出波形的失真抑制于最小限度。因此，能明显提高所输出模拟声音信号的质量。
并且，依据本发明，由于能将过取样数据的一部分作为输入数据加以获取，使用其一部分过取样数据进行数字基本波形所致的加工及移动平均运算或卷积运算。这样，能将该数字基本波形所致的加工及移动平均运算或卷积运算以极为简单的处理予以进行。因此，当用硬件构成本发明时，能以更简单的逻辑将其实现，使电路规模格外小型化。另外，当由软件构成本发明时，能以极简单的算法将其实现，使处理负荷减轻予以进行高速的运算。
附图说明
图1为sinc函数的说明图。
图2为内插动作的说明图。
图3为本实施例的内插函数生成装置、D/A转换装置以及数据内插装置构成例的图。
图4为本实施例的数据输入部动作的时序图。
图5为通过软件实现本实施例时的动作的时序图及数值列的图。
图6为本实施例所使用的数字基本波形的图。
图7为将图5的数值列加以图形化后的波形图。
具体实施方式
以下，参照附图对本发明一实施例加以说明。
本实施例，是通过对所输入离散的数字数据进行如图6所示的数字基本波形的加工，并对其进行所定的移动平均运算或卷积运算，从而得到如图7中的实线C所示的内插函数的。
该图7的实线C所示的函数，就是取样函数，在全领域可予以一次微分，且在有限取样位置收敛为0的有限台(也就是说，函数值在局部领域具有0以外的有限值，在其他领域则为0的情况)函数。因此，替代图1所示的现有sinc函数，通过使用图7的取样函数进行依据各离散数据的叠加，因而在离散数据间可使用能一次微分的函数加以内插。
如使用此种技术，由于仅进行所定数字处理就能获得连续的内插值，所以将其予以D/A转换的结果可以得到平滑的模拟信号，因而即使不设置低通滤波器也无妨。另外，由基本数据波形所生成内插函数为有限台的取样函数，因而仅使用有限个离散数据，就可以获得不会发生截尾误差的正确的内插值，因而可将输出波形失真抑制于最小限度。
本申请人，就这种技术已提出有专利申请(例如，特愿平11-173245号)。但是，在由该专利申请所公开的技术中要获取如图7的内插函数时，需进行比较复杂的卷积运算。因此，将此以硬件加以实现时，就需要较多延迟电路或加法电路等，因而造成电路规模变大。另外，在以软件予以实现时，处理负荷变重，导致运算速度迟缓。以下所述本实施例即将此点已加以改良。
图3为本实施例的内插函数生成装置100构成例的图。在图3中，D型触发电路(以下，略记为D·FF)1，将所输入数字数据依照所定频率(例如44.1KHz)的时钟脉冲ck予以保持。“与”门2，则取由D·FF 1所输入数字数据与时钟脉冲ck的逻辑积输出至D·FF 3-1。D·FF 3-1，将自“与”门2所输出数字数据，例如依照8倍频率的时钟脉冲8ck加以保持。
由该D·FF 1、“与”门2及D·FF 3-1构成本发明的数据输入装置。图4为该数据输入装置的动作的时序图。图4(b)所示的数字数据是同步于图4(a)所示时钟脉冲ck的上升边被D·FF 1予以保持。“与”门2，通过求得D·FF 1所保持数字数据与时钟脉冲ck的逻辑积，仅在时钟脉冲ck为“H”的区间输出数字数据。
此时D·FF 3-1，如图4(c)所示，将自“与”门2输出的数字数据依照8倍频率的时钟脉冲8ck加以保持。由此，数据输入装置，将8倍过取样数据的前半部分(四时钟脉冲份)作为输入数据获取。
另外，在此虽然通过数字数据与时钟脉冲ck的“与”运算将8倍过取样数据前半部分作为输入数据获取，但是例如也可通过“与非”运算将8倍过取样数据后半部分作为输入数据获取。
在上述“与”门2的下级被串连连接的24个D·FF 3-1～D·FF 3-24，将自“与”门2输出的过取样数据(一个时钟脉冲ck期间中的前半部分数据)依照8倍频率的时钟脉冲8ck各延迟一时钟脉冲并依序加以保持。由这24个D·FF 3-1～D·FF 3-24依序予以延迟输出的数据B1～B24，分别被相应地分配并输入于第一～第三加法器4～6。
第一加法器4，被输入位于最靠近输入侧的4个D·FF 3-1～D·FF 3-4所输出数据B1～B4、和位于最靠近输出侧的4个D·FF 3-21～D·FF 3-24所输出数据B21～B24，且对其进行相加并输出。也就是说，该第一加法器4，相当于作出图6所示的数字基本波形两旁的“-1、-1”的部分。
第二加法器5，被输入位于正中间的8个D·FF 3-9～D·FF 3-16所输出数据B9～B16，且对其进行相加并输出。也就是说，该第二加法器5，相当于作出图6所示的数字基本波形中间的“8、8”部分。
第三加法器6，被输入自输入侧第5～8个的D·FF 3-5～D·FF 3-8所输出数据B5～B8，和自输出侧第5～8个的D·FF 3-17～D·FF 3-20所输出数据B17～B20，且对其进行相加并输出。也就是说，该第三加法器6，相当于作出图6所示的数字基本波形的“1、1”的部分。
-1/32倍乘法器7，对自第一加法器4输出的加法结果进行-1/32倍运算。1/4倍乘法器8，将自第二加法器5输出的加法结果予以1/4倍。1/32倍乘法器9，将自第三加法器6输出的加法结果予以1/32倍。第四加法器10，将各乘法器7～9输出的乘法结果相加。
各乘法器7～9的“-1/32”“1/4”“1/32”的相乘比率，相当于图6所示数字基本波形的“-1”“8”“1”的比率。因此，通过对这些各乘法器7～9的乘法结果在第四加法器10中予以相加，自数据输入装置所输入的数字数据，就经过了图6所示的数字基本波形的加工。当输入振幅为“1”的单一数字数据时，由第四加法器10所得数字波形就是图6的波形。
串连地连接于上述第四加法器10下级的4个延迟电路11-1～11-4，将自第四加法器10输出的数据依照8倍频率的时钟脉冲8ck依序予以各延迟一时钟脉冲。这些延迟电路11-1～11-4，在模拟处理时由取样保持等模拟延迟所构成、数字处理时由D·FF予以构成。
自上述第四加法器10输出的数据C20及将此由延迟电路11-1～11-4依序予以延迟输出的数据C21～C24，分别被相应地分配并输入于第五及第六加法器12、13。
第五加法器12，将自第四加法器10输出的数据C20(由数字基本波形加工的数字数据)，与自各延迟电路11-1～11-3输出的数据C21～C23(各错移过取样周期相位份的3个数字数据)予以相加。该第五加法器12，相当于本发明第一加法装置。
第六加法器13，将自各延迟电路11-1～11-4输出的数据C21～C24(将由数字基本波形加工的数字数据各错移过取样周期相位份的4个数字数据)予以相加。该第六加法器13，相当于本发明第二加法装置。
第七加法器14，将上述第五及第六加法器12、13的输出结果予以相加。该第七加法器14，相当于本发明第三加法装置。且由该等各延迟电路11-1～11-4及第五～第七加法器12～14实行移动平均运算或卷积运算。
1/8倍乘法器15，将自第七加法器14输出的相加结果予以1/8倍。这是为了使通过由移动平均运算或卷积运算的相加所增大的振幅与原来的数字输入的振幅一致。通过以上处理自1/8倍乘法器15，可输出接近于由原来数字数据所产生模拟的平滑内插值。
另外，上述D·FF 3-1以后的构成，相当于将过取样数据由数字基本波形予以加工而进行移动平均运算或卷积运算的本发明运算装置。
以上，虽然将如图7实线C所示内插函数由硬件构成所获得妁情形加以说明，但是由软件性处理也可获得。图5为由软件予以处理时的动作的图，图5(a)为其流程图，图5(b)为该流程图的各动作步骤所得数值列。
另外，图5(b)所示数值列为振幅“1”的单一数字数据处理结果的例示。另外，将该图5(b)所示数值列予以图形化即为图7所示波形图。
在图5(a)中，首先于步骤S1中，将一时钟脉冲ck期间中所含的8倍过取样数据中的前半部分获取为输入数据。该输入数据的数值列即被表示于自图5(b)左边第二列。另外，行号码1～24的“0”列，是假想相当于图3的D·FF 3-1～D·FF 3-24延迟份所付予的。另外，对应该数值列的波形则予以表示于图7的实线A。
其次，在步骤2中，进行-SUM(B1：B4)/4-SUM(B21：B24)/4+SUM(B5：B8)/4+SUM(B17：B20)/4+SUM(B9：B16)×2的运算(B1～B24即相当于自D·FF 3-1～D·FF 3-24输出的数据)。由该运算所得中间值的数值列，被表示于图5(b)第三列。另外，该数值列所对应波形，被表示于图7的点划线B。在此，求取最初中间值(行号码25的中间值)时，将行号码1～24的输入数据作为B1～B24予以实行运算。另外，例如求取行号码28的中间值(＝-0.25)时，则将行号码4～27的输入数据作为B1～B24予以实行运算。
另外，在此将相乘比率设为-1/4、2、1/4，虽然比起图3的情形变成8倍，不过是为容易观看图7的曲线图，为方便起见将倍率增大设定而已。
其次，在步骤3中，实行{SUM(C20：C23)+SUM(C21：C24)}/8的运算(C20～C24相当于自图3的第四加法器10及延迟电路11-1～11-4所输出的数据)。由该运算获得的输出数据数值列，被表示于图5(b)的第四列。另外，该数值列所对应波形则被表示于图7的实线C。在此欲求取最初输出数据(行号码25的输出数据)时，将行号码20～24的中间值数据作为C20～C24加以实行运算。另外，例如欲求取行号码29的输出数据(＝-0.03125)时，将行号码24～28的中间值数据作为C20～C24加以实行运算。
在图7，横轴表示8倍频率的时钟脉冲8ck，纵轴表示数据的振幅。此时的输入波形A，相当于图3的D·FF 3-1所保持的一时钟脉冲ck期间中的前半部分的8倍过取样数据的波形。另外，中间值的波形B则相当于自图3的第四加法器10所输出数据波形(被乘以8倍)。并且，输出波形C，相当于自图3的1/8倍乘法器15所输出数据波形(被乘以8倍)。
在以上说明中，虽然输入了作为数字数据的振幅为“1”的单一数据，并将此为根源求得如图7的内插函数，但是通过将振幅变化的离散的数字数据依序予以输入，也能将图3的装置原封不动地用作D/A转换装置或数据内插装置。也就是说，通过内插依每一时钟脉冲ck予以输入的离散的数字数据，能将数字数据转换为平滑的模拟信号。
此时，离散的数字数据，通过分别被8倍过取样且仅被采用前半部分，相邻输入之间形成四时钟脉冲份的空白并依序被予以输入。并且，各过取样数据由数字基本波形予以加工的同时，由移动平均运算或卷积运算不断加以合成。
换言之，具有对应于所输入的离散数据值振幅的多个数字基本波形，各被错移8倍频率的时钟脉冲8ck一半(四时钟脉冲)，并由移动平均运算或卷积运算加以合成。由此，离散的数字数据依照如图7的内插函数被予以内插。
在本实施例中，由于仅进行如上述数字处理就能获得连续的内插值，所以用它进行D/A转换的结果就可以得到平滑的模拟信号，因而即使不设置低通滤波器也行。因此可防止低通滤波器引起的相位特性劣化。另外，由基本数字波形产生的内插函数为有限台取样函数，因此，仅使用有限个的离散数据就能够进行正确的内插。也就是说，可不发生截尾误差以获得内插值，因而能将输出波形的失真抑制到最小。由此，例如当输入光盘(CD)的数字声音进行模拟转换时，能获得整体圆滑且高音颇为展开低音也醇厚的、极近于模拟录音机的声音。
另外，在本实施例中，在数字数据的输入级，对所输入的数字数据进行过取样，并将该过取样数据一部分获取为输入数据。由此，由下述理由能以极简单的处理，进行将其下级的数字基本波形加工及移动平均运算或卷积运算。
也就是说，如图6所示，本实施例所使用数字基本波形，是将数据值予以-1、1、8、8、1、-1变化所作成。在此，如将正中间相同数值连续的8、8部分设为一时钟脉冲ck期间时，剩余的-1、1、1、-1部分就是1/2时钟脉冲期间。因此，在输入级如果最初只输入过取样数据的一半，就能将输入数据通过第一～第三加法器4～6等单纯地相加加工为数字基本波形。另外，其后的移动平均运算或卷积运算，也能通过延迟与单纯地相加予以进行。
由此，将内插函数生成装置、D/A转换装置或数据内插装置如图3由硬件构成时，能以更简单的逻辑电路实现它。因此，能由尽量少的延迟电路和加法电路等构成装置，从而可以缩小电路规模。
另外，将内插函数生成装置、D/A转换装置或数据内插装置由软件构成时，也能如图5以极简单的算法由极少处理量予以实现。由此，可减轻处理负荷以高速进行运算。
另外，在上述实施例中，虽然将数字基本波形设为-1、1、8、8、1、-1，并施加了其对应的加权指数(-1/32、1/4、1/32)，但是数字基本波形(加权值)并非限定于本例。也就是说，若使所得内插函数在全领域能予以一次微分，且为在有限取样位置能收敛为0的有限台函数，则施加任何加权值均可。例如，将相当于两旁部分的加权值不设为-1/32，而设为1/32或0也可。另外，将相当于正中间部分设为1/4以外的值也可。总之，皆能实现良好的曲线内插。
另外，上述实施例所示卷积运算也仅为例示而已，本发明并非被限定于此。
另外，上述实施例虽然对数字输入进行了8倍过取样，但是并不限定于8倍。例如2倍、4倍等地降低倍率也可，如16倍、32倍、……等提高倍率也可。降低倍率时能削减延迟电路的数目，同时还能缩小各个加法器的规模，可将装置整体加以小型化。另外，提高倍率时能提高内插精度，以提高所得模拟信号的品质。
另外，在上述实施例中，虽然将过取样数据前半部分或后半部分获取为输入数据，但不限定于此。只要是能将一时钟脉冲ck期间中的过取样数据一半获取为输入数据，隔一或随机地采用一半数据也可。
另外，以上说明本实施例的内插方法，可由硬件构成、DSP、软件中的任一种加以实现。例如由软件实现时，本实施例的内插函数生成装置、D/A转换装置或数据内插装置，实际上由计算机的CPU或MPU、RAM、ROM等所构成，可通过RAM或ROM中所存储程序的动作予以实现。
因此，把使计算机能完成上述本实施例功能而动作的程序存储于例如CD-ROM存储介质中，通过计算机读取可加以实现。作为存储上述程序的存储介质，除了CD-ROM以外，可使用软盘、硬盘、磁带、光盘、光磁盘、DVD、非易失存储卡等。另外，也可将上述程序通过互联网等网路下载于计算机中加以实现。
另外，除了通过计算机实行所供应程序以实现上述本实施例功能之外，通过将该程序与运行计算机的OS(操作系统)或其他应用软件等共同实现上述本实施例功能、或由计算机的功能扩展板或功能扩展单元执行所供给的程序处理的全部或一部分来实现上述本实施例功能，所涉及的程序也属于本发明的实施例。
另外，上述本实施例，无非是实施本发明的具体化一例示而已，不应由此以限定解释本发明的技术范围。也就是说，只要不脱离本发明的宗旨或其主要特征，可以种种形态加以实施。
本发明有利于生成因低通滤波器所致的相位特性劣化、和因使用sinc函数的内插的截尾误差所致的波形失真较少的平滑的模拟信号。
另外，本发明有利于用更简单的逻辑电路或更简单的算法以获得为了生成平滑的模拟信号所用的内插函数。

Claims (18)

1.一种内插函数生成装置，其特征在于，具有：对单一的数字数据进行过取样、并将该过取样数据的一部分作为输入数据获取的数据输入装置、和
通过对所述数据输入装置所获得的所述输入数据依照数字基本波形予以加工，并对经加工的数字数据进行移动平均运算或卷积运算以求取内插函数的运算装置。
2.如权利要求1所述的内插函数生成装置，其特征在于，所述数据输入装置，将所述过取样数据前半部分或后半部分作为所述输入数据获取。
3.如权利要求1所述的内插函数生成装置，其特征在于，所述运算装置，具有：为了进行所述移动平均运算或卷积运算，将依照所述数字基本波形而加工的数字数据与按过取样周期相位份将其一个个错开的几个数据予以相加的第一加法装置、
将依照所述数字基本波形而加工的数字数据各错开过取样周期相位份的几个数据予以相加的第二加法装置、以及
将所述第一加法装置及所述第二加法装置的输出予以相加的第三加法装置。
4.一种内插函数生成方法，其特征在于，包括：对单一的数字数据进行过取样、并将该过取样数据的一部分作为输入数据获取的第一步骤、
对所述输入数据依照数字基本波形予以加工的第二步骤，和
通过对依照所述数字基本波形而加工的数字数据进行移动平均运算或卷积运算以求取内插函数的第三步骤。
5.如权利要求4所述的内插函数生成方法，其特征在于，在所述第一步骤中，将所述过取样数据的前半部分或后半部分获取为所述输入数据。
6.如权利要求4所述的内插函数生成方法，其特征在于，在所述第三步骤中，将通过所述第二步骤加工的输入数据与把其各错移过取样周期相位份的几个数据予以相加的同时，将依照所述数字基本波形而加工的输入数据各错移过取样周期相位份的几个数据予以相加，进而将这些相加结果予以相加。
7.一种数字—模拟转换装置，其特征在于，具有：对多个离散数据分别予以过取样，并把各离散数据的过取样数据的一部分作为输入数据获取的数据输入装置、和
通过对由所述数据输入装置所得到的所述数据输入依照数字基本波形予以加工，并对所加工的数字数据由移动平均运算或卷积运算加以合成，求出对于所述离散数据的内插值的运算装置。
8.如权利要求7所述的数字—模拟转换装置，其特征在于，所述数据输入装置，对依照各所定频率的时钟脉冲所得到的所述多个离散数据分别进行过取样，并在以所述所定频率的时钟脉冲加以分段的各时钟脉冲期间把所述过取样数据一部分作为所述输入数据获取。
9.如权利要求8所述的数字—模拟转换装置，其特征在于，所述数据输入装置，在所述各时钟脉冲期间将所述过取样数据的前半部分或后半部分作为所述输入数据获取。
10.如权利要求7所述的数字—模拟转换装置，其特征在于，所述运算装置，具有：为了进行所述移动平均运算或卷积运算，将依照所述数字基本波形而加工的数字数据与按过取样周期相位份将其一个个错开的几个数据予以相加的第一加法装置、
将依照所述数字基本波形而加工的数字数据各错开过取样周期相位份的几个数据予以相加的第二加法装置、以及
将所述第一加法装置及所述第二加法装置的输出予以相加的第三加法装置。
11.一种数据内插装置，其特征在于，具有：对多个离散数据分别予以过取样，并把各离散数据的过取样数据的一部分作为输入数据获取的数据输入装置、和
通过对由所述数据输入装置所得到的所述数据输入依照数字基本波形予以加工，并对所加工的数字数据由移动平均运算或卷积运算加以合成，求出对于所述离散数据的内插值的运算装置。
12.如权利要求11所述的数据内插装置，其特征在于，所述数据输入装置，对依照各所定频率的时钟脉冲所得到的所述多个离散数据分别进行过取样，并在以所述所定频率的时钟脉冲加以分段的各时钟脉冲期间把所述过取样数据一部分作为所述输入数据获取。
13.如权利要求12所述的数据内插装置，其特征在于，所述数据输入装置，在所述各时钟脉冲期间将所述过取样数据的前半部分或后半部分作为所述输入数据获取。
14.如权利要求11所述的数据内插装置，其特征在于，所述运算装置，具有：为了进行所述移动平均运算或卷积运算，将依照所述数字基本波形而加工的数字数据与按过取样周期相位份将其一个个错开的几个数据予以相加的第一加法装置、
将依照所述数字基本波形而加工的数字数据各错开过取样周期相位份的几个数据予以相加的第二加法装置、以及
将所述第一加法装置及所述第二加法装置的输出予以相加的第三加法装置。
15.一种内插函数生成程序，用于使计算机起到
对单一的数字数据进行过取样、并将该过取样数据的一部分作为输入数据获取的数据输入装置、及通过对所述数据输入装置所获得的所述输入数据依照数字基本波形予以加工，并对经加工的数字数据进行移动平均运算或卷积运算以求取内插函数的运算装置的作用。
16.一种数据内插程序，用于使计算机起到
对多个离散数据分别予以过取样，并把各离散数据的过取样数据的一部分作为输入数据获取的数据输入装置、及
通过对由所述数据输入装置所得到的所述数据输入依照数字基本波形予以加工，并对所加工的数字数据由移动平均运算或卷积运算加以合成，求出对于所述离散数据的内插值的运算装置的作用。
17.一种计算机可读取存储介质，其特征在于：存储有能使计算机起到权利要求15所述的各装置的作用的程序。
18.一种计算机可读取存储介质，其特征在于：存储有能使计算机起到权利要求16所述的各装置的作用的程序。
CNB028005503A 2001-03-07 2002-03-04 内插函数生成装置及方法、数字－模拟变换装置、数据内插装置 Expired - Fee Related CN1270443C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP63132/2001 2001-03-07
JP63132/01 2001-03-07
JP2001063132A JP2002271204A (ja) 2001-03-07 2001-03-07 補間関数生成装置および方法、デジタル−アナログ変換装置、データ補間装置、プログラム並びに記録媒体

Publications (2)

Publication Number Publication Date
CN1457550A true CN1457550A (zh) 2003-11-19
CN1270443C CN1270443C (zh) 2006-08-16

Family

ID=18922171

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028005503A Expired - Fee Related CN1270443C (zh) 2001-03-07 2002-03-04 内插函数生成装置及方法、数字－模拟变换装置、数据内插装置

Country Status (7)

Country Link
US (1) US6700521B2 (zh)
EP (2) EP1701445A1 (zh)
JP (1) JP2002271204A (zh)
KR (1) KR20030005307A (zh)
CN (1) CN1270443C (zh)
TW (1) TWI232027B (zh)
WO (1) WO2002071620A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002366539A (ja) * 2001-06-08 2002-12-20 Sakai Yasue データ補間装置および方法、標本化関数生成装置、データ補間プログラム、記録媒体
JP5470942B2 (ja) 2009-03-18 2014-04-16 富士通株式会社 位相同期装置およびデジタルコヒーレント光受信器
EP2551531B1 (en) 2011-07-25 2017-03-22 Faurecia Interieur Industrie Attachment device for fixing on a plate having a hole and assembly comprising such an attachment device
JP5825158B2 (ja) * 2012-03-13 2015-12-02 富士通株式会社 補間回路および受信回路
CN108270416B (zh) * 2016-12-30 2021-09-03 中电长城圣非凡信息系统有限公司 一种高阶插值滤波器及方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3831167A (en) * 1972-11-08 1974-08-20 Bell Telephone Labor Inc Digital-to-analog conversion using multiple decoders
JPS5753144A (en) * 1980-09-16 1982-03-30 Nippon Telegr & Teleph Corp <Ntt> Digital-analogue converter
JP2600236B2 (ja) * 1987-12-29 1997-04-16 ソニー株式会社 サンプリング周波数変換回路
JPH0738561B2 (ja) * 1993-02-15 1995-04-26 日本電気株式会社 ディジタルフィルタ回路
JPH1155076A (ja) 1997-07-30 1999-02-26 Yamaha Corp サンプリング周波数変換装置
US6392398B1 (en) * 1998-02-26 2002-05-21 Niigata Seimitsu Co., Ltd. Sampling function generator
JP3992849B2 (ja) * 1998-07-16 2007-10-17 新潟精密株式会社 デジタル−アナログ変換器
EP1198065A4 (en) * 1999-06-18 2005-06-01 Sakai Yasue DIGITAL ANALOGUE TRANSDUCER AND METHOD THEREFOR, AND APPARATUS AND REFERENCE TO THE INTERPOLATION OF DATA
JP2001069010A (ja) 1999-08-27 2001-03-16 Sakai Yasue 圧縮方法及び装置、伸長方法及び装置、圧縮伸長システム、記録媒体

Also Published As

Publication number Publication date
WO2002071620A1 (fr) 2002-09-12
JP2002271204A (ja) 2002-09-20
US20030107508A1 (en) 2003-06-12
CN1270443C (zh) 2006-08-16
TWI232027B (en) 2005-05-01
EP1367721A4 (en) 2005-11-02
EP1367721A1 (en) 2003-12-03
US6700521B2 (en) 2004-03-02
EP1701445A1 (en) 2006-09-13
KR20030005307A (ko) 2003-01-17

Similar Documents

Publication Publication Date Title
US6286019B1 (en) High efficiency digital filter using sequential multiply and add operations
CN1022071C (zh) 音调信号发生器
CN1050116A (zh) 利用数字信号分频带编码的数字传输系统
CN101034548A (zh) 生成和控制用于音频信号的数字混响的方法和系统
EP1569168B1 (en) Finite impulse response filter method and apparatus
CN1270443C (zh) 内插函数生成装置及方法、数字－模拟变换装置、数据内插装置
CN1625920A (zh) 音频装置及其再生用程序
CN1591564B (zh) 形成乐音波形的方法和装置
JPH06101683B2 (ja) デイジタルアナログ変換装置
CN1154233C (zh) 数模变换器及方法,数据插值装置及方法
CN1318224A (zh) 数字－模拟变换器
CN1763841A (zh) 乐音数据产生方法、乐音合成方法及其设备
CN1706101A (zh) 数字滤波器的设计方法及装置、数字滤波器设计用程序、数字滤波器
JP5471603B2 (ja) 量子化ビット数拡張方法および量子化ビット数拡張装置
CN1160866C (zh) 过采样处理电路及数-模转换器
WO2005004373A2 (en) Continuous-time digital signal generation, transmission, storage and processing
CN1158770C (zh) 数字-模拟变换器
CN1215664C (zh) 模拟滤波器
CN1162975C (zh) 过采样处理电路及数-模转换器
CN1158771C (zh) 数-模转换器
CN110634512A (zh) 音频文件采样率的转化方法、装置、设备及储存介质
JPH08181572A (ja) 音響信号処理方法および装置
US9361905B2 (en) Voice data playback speed conversion method and voice data playback speed conversion device
US7085799B2 (en) Analog filter suitable for smoothing a ΔΣ-modulated signal
CN1245683C (zh) 数字音讯取样的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEURAL NETWORKS TREATMENT CO., LTD.

Free format text: FORMER OWNER: KANJO SAKAI

Effective date: 20031202

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20031202

Applicant after: Neuro Solution Corp.

Applicant before: Sakai Yasue

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee