CN105958973A - 时钟发生电路 - Google Patents

时钟发生电路 Download PDF

Info

Publication number
CN105958973A
CN105958973A CN201510634298.6A CN201510634298A CN105958973A CN 105958973 A CN105958973 A CN 105958973A CN 201510634298 A CN201510634298 A CN 201510634298A CN 105958973 A CN105958973 A CN 105958973A
Authority
CN
China
Prior art keywords
clock
inversion
signal
phase
reset signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510634298.6A
Other languages
English (en)
Other versions
CN105958973B (zh
Inventor
崔海郎
金龙珠
权大汉
姜信德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Priority to CN202011245362.9A priority Critical patent/CN112532209A/zh
Priority to CN202011247706.XA priority patent/CN112468117A/zh
Publication of CN105958973A publication Critical patent/CN105958973A/zh
Application granted granted Critical
Publication of CN105958973B publication Critical patent/CN105958973B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15006—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two programmable outputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/15026—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages
    • H03K5/15033—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages using a chain of bistable devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/15026—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages
    • H03K5/1504—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages using a chain of active delay devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Abstract

一种时钟发生电路，包括：时钟发生单元，适用于产生第一时钟、具有与第一时钟相反的相位的第一反相时钟、具有与第一时钟不同的相位的第二时钟以及具有与第二时钟相反的相位的第二反相时钟；以及重置控制单元，适用于比较第一时钟的相位与第二时钟的相位，并且当第二时钟领先第一时钟时，控制时钟发生单元以禁用第二时钟和第二反相时钟一段时间，然后使能第二时钟和第二反相时钟。

Description

时钟发生电路
相关申请交叉引用
本申请要求于2015年3月9日提交的第10-2015-0032591号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种时钟发生电路。
背景技术
随着集成电路的操作速度增加，时钟功耗和速度瓶颈变成严重问题。为了解决此类问题，集成电路以低时钟速度操作，并且仅I/O电路以高速度操作。此外，集成电路使用具有多个相位的多个内部时钟。
例如，从外部时钟产生四个内部时钟，每个内部时钟具有90°的相位差。在I/O操作速度仍然高的同时，使用四个内部时钟进行以低速操作的内部操作来减轻内部操作速度问题。在内部电路的输入和输出时，通过四个内部时钟的序列化来进行I/O操作。
可以通过产生具有0°和90°相位的两个内部时钟以及产生具有180°和270°相位的两个内部时钟(其是前面两个内部时钟的反相版本)来形成具有多个相位的内部时钟。即，产生具有0°和180°相位的一对内部时钟，以及产生具有90°和270°相位的另一对内部时钟。内部时钟之间的相位关系应该被一直维持。
图1是示出用于产生具有四个不同相位的内部时钟CK1至CK4的时钟发生电路。在图1中，内部时钟CK1至CK4之中的每个相位差是90°。
参照图1，时钟发生电路可以包括D触发器DFF1和DFF2以及反相器I1和I2。
第一D触发器DFF1可以在参考时钟CK的上升边缘处将输入节点D的值输出到输出节点Q。当重置信号RSTB被使能时，第一D触发器DFF1可以低禁用输出节点Q的信号。第一D触发器DFF1的输出信号可以被反相器I1反相，并被输入到第一D触发器DFF1的输入节点D。在这种情况下，从第一D触发器DFF1的输出节点Q输出的时钟可以是具有0°相位的第一时钟CK1，而输入到第一D触发器DFF1的输入节点D的时钟可以是具有180°相位的第三时钟CK3。
第二D触发器DFF2可以在参考反相时钟CKB的上升边缘处将输入节点D的值输出到输出节点Q。参考反相时钟CKB可以具有与时钟CK相反的相位。当参考重置信号RSTB被使能时，第二D触发器DFF2可以低禁用输出节点Q的信号。输出到第二D触发器DFF2的输出节点Q的信号可以由反相器I2反相，并输入到第二D触发器DFF2的输入节点D。在这种情况下，从第二D触发器DFF2的输出节点Q输出的时钟可以是具有90°相位的第二时钟CK2，而输入到输入节点D的时钟可以是具有270°相位的第四时钟CK4。
为了使集成电路操作，由图1的时钟发生电路产生的第一时钟CK1至第四时钟CK4需要具有恒定的相位关系。
图2是示出可以在图1的时钟发生电路中出现的问题的示图。
如图2所示，假设在时间点A处，参考时钟CK和参考反相时钟CKB的占空比由于集成电路中产生的噪声而失真。在假设的情况下，失真使第一时钟CK1未在时间点T1处触发。然而，第二时钟CK2已经在时间点T2处正确地转换，因此第一时钟CK1至第四时钟CK4具有图2中示出的失配的相位关系。即，第一时钟Ck1至第四时钟CK4具有90°相位、270°相位、0°相位和180°相位。在内部时钟CK1至CK4具有失配的相位关系的情况下，集成电路不能适当地操作。
发明内容
各种实施例针对一种能够在相位关系失真时恢复多个相位时钟之中的相位关系的时钟发生电路。
在实施例中，时钟发生电路可以包括：时钟发生单元，适用于产生第一时钟、具有与第一时钟相反的相位的第一反相时钟、具有与第一时钟不同的相位的第二时钟以及具有与第二时钟相反的相位的第二反相时钟；以及重置控制单元，适用于比较第一时钟的相位与第二时钟的相位，并在第二时钟领先第一时钟时，控制时钟发生单元以禁用第二时钟和第二反相时钟一段时钟，然后使能第二时钟和第二反相时钟。
在实施例中，时钟发生电路可以包括：第一时钟发生单元，适用于产生第一时钟和具有与第一时钟相反的相位的第一反相时钟，当第一重置信号被使能时禁用第一时钟和第一反相时钟，以及当第一重置信号被禁用时使能第一时钟和第一反相时钟；第二时钟发生单元，适用于产生具有与第一时钟不同的相位的第二时钟和具有与第二时钟相反的相位的第二反相时钟，当第二重置信号被使能时禁用第二时钟和第二反相时钟，以及当第二重置信号被禁用时使能第二时钟和第二反相时钟；检测信号发生单元，适用于通过在第一时钟的边缘处检测第二时钟的逻辑值或第二反相时钟的逻辑值来产生检测信号；以及重置信号发生单元，适用于在检测信号被使能时，响应于参考重置信号来产生第一重置信号，以及响应于第一重置信号来产生第二重置信号。
在实施例中，时钟发生电路可以包括：第一D触发器，适用于当第一重置信号被禁用时，在参考时钟的边缘处将通过第一输入节点输入的信号输出到第一输出节点，将第一输出节点的信号反相，以及将反相的信号反馈回第一输入节点；第二D触发器，适用于当第二重置信号被禁用时，在具有与参考时钟相反的相位的参考反相时钟的边缘处将通过第二输入节点输入的信号输出到第二输出节点，将第二输出节点的信号反相，以及将反相的信号反馈回第二输入节点；第三D触发器，适用于当参考重置信号被禁用时，在第一输出节点的信号的边缘处将第二输入节点的信号或第二输出节点的信号输出作为检测信号；以及第四D触发器，适用于当检测信号被禁用时，在第一输出节点的信号具有预定逻辑值时，在参考时钟的边缘处输出第一重置信号作为第二重置信号。
在实施例中，时钟发生电路可以包括：时钟发生单元，适用于产生第一时钟、具有与第一时钟相反的相位的第一反相时钟、具有与第一时钟不同的相位的第二时钟以及具有与第二时钟相反的相位的第二反相时钟；相位比较单元，适用于比较第一时钟的相位与第二时钟的相位；以及时钟传送单元，适用于根据基于比较结果的关系，传送第一时钟、第二时钟、第一反相时钟和第二反相时钟作为第一输出时钟至第四输出时钟。
在实施例中，时钟发生电路可以包括：第一时钟发生单元，适用于通过将参考时钟除以2来产生第一时钟，以及通过将第一时钟反相来产生第一反相时钟；第二时钟发生单元，适用于通过将具有与参考时钟相反的相位的参考反相时钟除以2来产生第二时钟，以及通过将第二时钟反相来产生第二反相时钟；检测单元，适用于在第一时钟的边缘处检测第二时钟的逻辑值或第二反相时钟的逻辑值；时钟传送单元，适用于根据基于比较结果的关系，传送第一时钟、第二时钟、第一反相时钟和第二反相时钟作为第一输出时钟至第四输出时钟。
附图说明
图1是示出用于产生具有四个不同相位的内部时钟的时钟发生电路的示图。
图2是示出可以在图1的时钟发生电路中出现的问题的示图。
图3是示出根据本发明的实施例的时钟发生电路的配置图。
图4是示出根据本发明的实施例的图3的时钟发生单元的配置图。
图5是示出根据本发明的实施例的重置控制单元的配置图。
图6是示出图3的时钟发生电路的初始化操作的示图。
图7是示出根据图3和图6的实施例的时钟发生电路的重置操作的示图。
图8是示出根据本发明的另一个实施例的时钟发生电路的配置图。
图9是示出图8的时钟传送单元的第一示例的配置图。
图10是示出图8的时钟传送单元的第二示例的配置图。
图11是示出包括图8和图9的时钟传送单元的第一示例的时钟发生电路的操作的示图。
图12是示出包括图8和图10的时钟传送单元的第二示例的时钟发生电路的操作的示图。
具体实施方式
以下将参照附图更详细地描述各种实施例。然而，本发明可以以不同形式实现，而不应解释为局限于本文所阐述的实施例。更确切地说，提供这些实施例使得本公开将是彻底的和完整的，这些实施例将向本领域技术人员完全传达本发明的范围。贯穿本公开，相同的附图标记在本发明的各种附图和实施例中始终指示相同的部分。
图3是示出根据本发明的实施例的时钟发生电路的配置图。
参照图3，时钟发生电路可以包括时钟发生单元310和重置控制单元320。
时钟发生单元310可以响应于参考时钟CK来产生第一时钟CK1和第一反相时钟CK3，以及响应于具有参考时钟CK的相反相位的参考反相时钟CKB来产生第二时钟CK2和第二反相时钟CK4。第一时钟CK1和第二时钟CK2以及第一反相时钟CK3和第二反相时钟CK4中的每对可以具有90°的相位差。第一时钟CK1可以具有0°相位，第二时钟CK2可以具有90°相位，第一反相时钟CK3可以具有180°相位，以及第二反相时钟CK4可以具有270°相位。
第一时钟CK1可以通过将参考时钟CK除以2来产生，第二时钟CK2可以通过将参考反相时钟CKB除以2来产生。通过2除法(2-division)，第一时钟CK1和第二时钟CK2可以具有参考时钟CK和参考反相时钟CKB的一半频率和两倍周期。
重置控制单元320可以控制时钟发生单元310的重置操作。重置操作可以禁用时钟CK1至CK4中的一个或更多个给定时间，使得目标时钟没有触发，然后恢复触发。
重置控制单元320可以比较第一时钟CK1的相位和第二时钟CK2的相位，并控制时钟发生单元310，使得第二时钟CK2和第二反相时钟CK4被禁用给定时间，然后当第二时钟CK2领先第一时钟CK1时被使能。重置控制单元320可以以若干方式比较第一时钟CK1和第二时钟CK2的相位。
例如，重置控制单元320可以通过在第一时钟CK1的上升边缘处检测第二时钟CK2的逻辑值来比较第一时钟CK1和第二时钟CK2的相位。当第一时钟CK1领先第二时钟CK2时，第二时钟CK2可以在第一时钟CK1的上升边缘处具有逻辑低值。当第二时钟CK2领先第一时钟CK1时，第二时钟CK2可以在第一时钟CK1的上升边缘处具有逻辑高值。因此，在后者的情况下，重置控制单元320可以对时钟发生单元310执行重置操作，使得第二时钟CK2和第二反相时钟CK4被禁用一段时间，然后被使能。
举另一个示例，重置控制单元320可以通过在第一时钟CK1的上升边缘处检测第二反相时钟CK4的逻辑值来比较第一时钟CK1的相位和第二时钟CK2的相位。如上所述，第二反相时钟CK4从第二时钟CK2反相。当第一时钟CK1领先第二时钟CK2时，第二反相时钟CK4在第一时钟CK1的上升边缘处具有逻辑高值。当第二时钟CK2领先第一时钟CK1时，第二反相时钟CK4的逻辑值可以在第一时钟CK1的上升边缘处具有逻辑低值。因此，在后者的情况下，重置控制单元320可以对时钟发生单元310执行重置操作，使得第二时钟CK2和第二反相时钟CK4被禁用给定时间，然后被再次使能。
此外，重置控制单元320可以通过各种方式来比较第一时钟CK1的相位和第二时钟CK2的相位，并根据比较结果来对时钟发生单元310执行重置操作。
当第一时钟CK1领先第二时钟CK2时，重置控制单元320可以控制时钟发生单元310，以保持第二时钟CK2和第二反相时钟CK4被使能。
参考重置信号RSTB可以在时钟发生电路的初始化之前保持高使能可以在时钟发生电路的初始化之前保持低使能，而在初始化操作期间和之后保持高禁用。参考重置信号RSTB可以在重置操作期间保持高禁用。在初始化操作期间，时钟发生电路可以被激活。在重置操作期间，时钟发生电路可以基于比较结果禁用第二时钟CK2和第二反相时钟CK4一定时间量，然后使能它们以校正第一时钟CK1和第二时钟CK2之间的相位差的失配。
当参考重置信号RSTB在激活时钟发生电路时被禁用时，重置控制单元320可以控制时钟发生单元310，以在参考时钟CK的上升边缘处使能第一时钟CK1和第一反相时钟CK3，然后在参考反相时钟CKB的上升边缘处使能第二时钟CK2和第二反相时钟CK4。例如，在激活时钟发生电路时，包括时钟发生电路的集成电路被上电。在激活时钟发生电路时，时钟发生电路的所有第一时钟CK1至第四时钟CK4可以在它们的初始状态被禁用。在该示例中，参考重置信号RSTB是高禁用和低使能的信号。
重置控制单元320可以检测第一时钟CK1和第二时钟CK2之间的相位差的失配，并且可以通过基于检测结果禁用第二时钟CK2和第二反相时钟CK4给定时间来校正失配。
作为参考，第一时钟CK1可以领先第二时钟CK2 90°的相位，因为第一时钟CK1和第二时钟CK2分别通过参考时钟CK和参考反相时钟CKB的2除法来产生。因此，当第一时钟CK1的相位和第二时钟CK2的相位失配(即，第二时钟CK2领先第一时钟CK1 90°)时，重置控制单元320可以通过基于检测结果禁用第二时钟CK2和第二反相时钟CK4给定时间来校正第一时钟CK1和第二时钟CK2之间的相位差的失配(即，第一时钟CK1领先第二时钟CK2 90°)。
以下参照图4至图7描述图3的时钟发生电路的详细配置和操作。
图4是示出根据本发明的实施例的图3的时钟发生单元310的配置图。
参照图4，时钟发生单元310可以包括第一时钟发生单元410和第二时钟发生单元420。
第一时钟发生单元410可以在第一重置信号RST1B被使能时禁用第一时钟CK1和第一反相时钟CK3，并且可以在第一重置信号RST1B被禁用时使能第一时钟CK1和第一反相时钟CK3。第一重置信号RST1B可以是高禁用和低使能的信号。当第一重置信号RST1B被禁用时，第一时钟发生单元410可以通过参考时钟CK的2除法来产生第一时钟CK1，并且通过将第一时钟CK1反相来产生第一反相时钟CK3。当第一重置信号RST1B被使能时，第一时钟发生单元410可以低禁用第一时钟CK1并高禁用第一反相时钟CK3。
第一时钟发生单元410可以包括第一D触发器411和第一反相器412。当第一重置信号RST1B被禁用时，第一D触发器411可以在时钟CK的上升边缘处将第一输入节点D1的逻辑值输出到第一输出节点Q1。第一输出节点Q1的信号可以通过第一反相器412反相，并输入到第一输入节点D1。当第一重置信号RST1B被使能时，第一D触发器411可以低禁用第一输出节点Q1的信号，并且可以高禁用第一输入节点D1的信号。作为参考，第一输出节点Q1的信号可以是第一时钟CK1，而第一输入节点D1的信号可以是第一反相时钟CK3。
第二时钟发生单元420可以在第二重置信号RST2B被使能时禁用第二时钟CK2和第二反相时钟CK4，并在第二重置信号RST2B被禁用时使能第二时钟CK2和第二反相时钟CK4。类似于第一重置信号RST1B，第二重置信号RST2B可以是高禁用和低使能的信号。当第二重置信号RST2B被禁用时，第二时钟发生单元420可以通过参考反相时钟CKB的2除法来产生第二时钟CK2，并通过将第二时钟CK2反相来产生第二反相时钟CK4。当第二重置信号RST2B被使能时，第二时钟发生单元420可以高禁用第二时钟Ck2并低禁用第二反相时钟CK4。
第二时钟发生单元420可以包括第二D触发器421和第二反相器422。当第二重置信号RST2B被禁用时，第二D触发器421可以在参考反相时钟CKB的上升边缘处将第二输入节点D2的逻辑值输出到第二输出节点Q2。由第二输出节点Q2输出的信号可以由第二反相器422反相，然后输入到第二输入节点D2。当第二重置信号RST2B被使能时，第二D触发器421可以高禁用第二输出节点Q2的信号，并且可以低禁用第二输入节点D2的信号。作为参考，第二输出节点Q2的信号可以是第二时钟CK2，而第二输入节点D2的信号可以是第二反相时钟CK4。
图5是示出根据本发明的实施例的重置控制单元320的配置图。
参照图5，重置控制单元320可以包括检测信号发生单元510和重置信号发生单元520。
检测信号发生单元510可以基于在第一时钟CK1的上升边缘处检测到的第二时钟CK2的逻辑值来产生检测信号DETB。当参考重置信号RSTB被使能时，检测信号发生单元510可以使能检测信号DETB。检测信号DETB可以是高禁用和低使能的信号。当参考重置信号RSTB被禁用时，检测信号发生单元510可以响应于第一时钟CK1的上升边缘处的高逻辑值的第二反相时钟CK4或低逻辑值的第二时钟CK2来高禁用检测信号DETB，并且可以响应于第一时钟CK1的上升边缘处的低逻辑值的第二反相时钟CK4或高逻辑值的第二时钟Ck2来低使能检测信号DETB。
检测信号发生单元510可以包括第三D触发器511，第三D触发器511用于在参考重置信号RSTB被使能时通过第三输出节点Q3输出低使能的检测信号DETB。当参考重置信号RSTB被禁用时，检测信号发生单元510可以在第一时钟CK1的上升边缘处将第三输入节点D3的逻辑值输出至第三输出节点Q3。第三输入节点D3的信号可以是从第二时钟CK2反相的第二反相时钟CK4，而第三输出节点Q3的信号可以是检测信号DETB。代替第二反相时钟CK4，检测信号发生单元510可以使用第二时钟CK2(其是第二反相时钟CK4的反相版本)作为到具有轻微修改的第三输入节点D3的输入。
重置信号发生单元520可以产生第一重置信号RST1B和第二重置信号RST2B。当参考重置信号RSTB被高禁用时，重置信号发生单元520可以在时钟CK的上升边缘处高禁用第一重置信号RST1B。当参考重置信号RSTB被低使能时，重置信号发生单元520可以低使能第一重置信号RST1B。当检测信号DETB被低使能时，重置信号发生单元520可以低使能第二重置信号RST2B。当检测信号DETB被高禁用时，重置信号发生单元520可以在第一时钟CK1具有逻辑低值时在参考时钟CK的下降边缘处输出第一重置信号RST1B作为第二重置信号RST2B。即，当第一重置信号RST1B在第一时钟CK1具有逻辑低值时在参考时钟CK的下降边缘处被低使能时，重置信号发生单元520可以低使能第二重置信号RST2B，并且当第一重置信号RST1B在第一时钟CK1具有逻辑低值时在参考时钟CK的下降边缘处被高禁用时，重置信号发生单元520可以高禁用第二重置信号RST2B。
重置信号发生单元520可以包括或非(NOR)门521以及第四D触发器522和第五D触发器523。NOR门521可以通过执行参考时钟CK和第一时钟CK1的NOR组合来产生释放信号RELEASE。释放信号RELEASE可以在第一时钟CK1具有逻辑低值时以参考时钟CK的相反相位触发，并且可以在第一时钟CK1具有逻辑高值时具有逻辑低值。释放信号RELEASE可以在第一时钟CK1具有逻辑低值时在参考时钟CK的上升边缘处具有下降边缘。
当检测信号DETB被低使能时，第四D触发器522可以低使能第四输出节点Q4的第二重置信号RST2B。当检测信号DETB被高禁用时，第四D触发器522可以在释放信号RELEASE的上升边缘处将第四输入节点D4的第一重置信号RST1B的逻辑值输出到第四输出节点Q4作为第二重置信号RST2B。
当参考重置信号RSTB被低使能时，第五D触发器523可以低使能第五输出节点Q5的第一重置信号RST1B。当参考重置信号RSTB被高禁用时，第五D触发器523可以在参考时钟CK的上升边缘处将第五输入节点D5的逻辑高值输出到第五输出节点Q5作为高禁用的第一重置信号RST1B。
图6是示出图3的时钟发生电路的初始化操作的示图。
参照图6，初始化操作可以从参考重置信号RSTB被低禁用时的时间点T1开始。
在初始化操作之前，参考重置信号RSTB、第一重置信号RST1B和第二重置信号RST2B被低使能。第一时钟CK1和第二时钟CK2被低禁用，而第一反相时钟CK3和第二反相时钟CK4被高禁用。检测信号DETB被低使能。
当参考重置信号RSTB被高禁用时，在跟随的参考时钟CK的上升边缘R1处，第一重置信号RST1B可以被高禁用。当第一重置信号RST1B被高禁用时，第一时钟CK1和第二时钟CK3可以开始触发。当第一时钟CK1开始触发时，检测信号DETB可以在跟随的第一时钟CK1的上升边缘R2处被高禁用。
在使能第一时钟CK1之前，释放信号RELEASE具有参考CK的相反波形。在使能第一时钟CK1之后，释放信号RELEASE仅在第一时钟CK1具有逻辑低值的同时具有参考时钟CK相的反波形。
当检测信号DETB被高禁用时，在跟随的释放信号RELEASE的上升边缘R3处的第一重置信号RST1B可以被输出作为第二重置信号RST2B。因此，第二重置信号RST2B可以被高禁用。当第二重置信号RST2B被高禁用时，第二时钟CK2和第四时钟CK4可以从跟随的参考反相时钟CKB的上升边缘R4开始触发。图6示出在第一时钟CK1具有逻辑低值时与参考时钟CK的下降边缘F1相对应的释放信号RELEASE的上升边缘R3。
当初始化操作完成时，参考重置信号RSTB、第一重置信号RST1B和第二重置信号RST2B可以全部被高禁用，以及第一时钟CK1至第四时钟CK4可以以90°的相位差触发。当检测信号DETB被高禁用时，第二重置信号RST2B在释放信号RELEASE的每个上升边缘处可以具有第一重置信号RST1B的值。当检测信号DETB被低使能时，第二重置信号RST2B可以被低使能。释放信号RELEASE仅在第一时钟CK1具有逻辑低值时具有参考时钟CK的相反波形。
在初始化操作之后的正常操作期间，时钟发生电路可以继续产生具有校正的相位差的第一时钟CK1和第四时钟CK4。
图7是示出图3的时钟发生电路的重置操作的示图。
参考图7，假设由于特定时间点处的噪声而导致第一时钟CK1和第二时钟CK2的相位失真。图7示出其中根据相位失真第二时钟CK2领先第一时钟CK1 90°的相位量的示例。
检测信号DETB在时间点T1处被低使能，因为第二时钟CK2(或第二反相时钟CK4)的逻辑值在第一时钟CK1的上升边缘R1处被检测为高(或低)。当检测信号DETB被低使能时，第一重置信号RST2B可以变成低使能，因此，第二时钟CK2和第二反相时钟CK4可以变成禁用以分别具有逻辑低值和逻辑高值。在禁用第二时钟CK2和第二反相时钟CK4期间，继续在第一时钟CK1的上升边缘处检测第二时钟CK2(或第二反相时钟CK4)的逻辑值的操作。因此，当第二时钟CK2(或第二反相时钟CK4)的逻辑值在第一时钟CK1的上升边缘R2处被检测为低(或高)时，检测信号DETB在时间点T2处被高禁用。在检测信号DETB变成高禁用之后，高禁用(H)的第一重置信号RST1B可以在释放信号RELEASE的第一上升边缘R3(其在第一时钟CK1的逻辑低期间对应于参考时钟CK的下降边缘F1)处被输出作为第二重置信号RST2B。因此，第二重置信号RST2B可以变成高禁用，而第二时钟CK2和第二反相时钟CK4可以再次变成使能。
因此，第一时钟CK1和第二时钟CK2之间的相位关系可以通过重置操作来恢复。
图8是示出根据本发明的另一个实施例的时钟发生电路的配置图。
参照图8，时钟发生电路可以包括时钟发生单元810、相位比较单元820、时钟传送单元830和重置信号发生单元840。
时钟发生单元810和相位比较单元820可以与参考图3至图7描述的时钟发生单元310和检测信号发生单元510相同。
除了重置信号发生单元840接收参考重置信号RSTB而不是相位比较单元820的检测信号DETB之外，重置信号发生单元840可以与参考图5至图7描述的重置信号发生单元520相同。
重置信号发生单元840可以产生第一重置信号RST1B和第二重置信号RST2B。当参考重置信号RSTB被高禁用时，重置信号发生单元840可以在时钟CK的上升边缘处高禁用第一重置信号RST1B。当参考重置信号RSTB被低使能时，重置信号发生单元840可以低使能第一重置信号RST1B。当参考重置信号RSTB被低使能时，重置信号发生单元840可以低使能第二重置信号RST2B。当参考重置信号RSTB被高禁用时，重置信号发生单元840可以在第一时钟CK1具有逻辑低值时在参考时钟CK的下降边缘处输出第一重置信号RST1B作为第二重置信号RST2B。即，当第一重置信号RST1B在第一时钟CK1具有逻辑低值时在参考时钟CK的下降边缘处被低使能时，重置信号发生单元840可以低使能第二重置信号RST2B，并且当第一重置信号RST1B在第一时钟CK1具有逻辑低值时在参考时钟CK的下降边缘处被高禁用时，重置信号发生单元840可以高禁用第二重置信号RST2B。
如上所述，参考重置信号RSTB可以在时钟发生电路的初始化操作之前保持低使能，而在初始化操作期间和之后保持高禁用。参考重置信号RSTB可以在重置操作期间保持高禁用。在初始化操作期间，时钟发生电路可以被激活。在重置操作期间，时钟发生电路可以基于比较结果禁用第二时钟CK2和第二反相时钟CK4一定时间量，然后使能它们以便校正第一时钟CK1和第二时钟CK2之间的相位差的失配。
重置信号发生单元840可以包括NOR门841以及第四D触发器842和第五D触发器843。除了第四D触发器842接收参考重置信号RSTB而不是相位比较单元820的检测信号DETB之外，NOR门841以及第四D触发器842和第五D触发器843可以与参考图5至图7描述的NOR门521以及第四D触发器522和第五D触发器523相同。
当参考重置信号RSTB被低使能时，第四D触发器842可以低使能第四输出节点Q4的第二重置信号RST2B。当参考重置信号RSTB被高禁用时，第四D触发器842可以在释放信号RELEASE的上升边缘处将第四输入节点D4的第一重置信号RST1B的逻辑值输出到第四输出节点Q4作为第二重置信号RST2B。
时钟传送单元830可以根据相位比较单元810的检测信号DETB来传送第一时钟CK1、第二时钟CK2、第一反相时钟CK3和第二反相时钟CK4作为第一输出时钟OCK1至第四输出时钟OCK4。第一输出时钟OCK1至第四输出时钟OCK4可以具有90°的相位差。第一输出时钟OCK1可以具有0°相位，第二输出时钟OCK2可以具有90°相位，第三输出时钟OCK3可以具有180°相位，以及第四输出时钟OCK4可以具有270°相位。第一输出时钟OCK1至第四输出时钟OCK4可以分别表示具有校正的相位差的第一时钟CK1、第二时钟CK2、第一反相时钟CK3和第二反相时钟CK4。
当检测信号DETB被高禁用时(这意味着时钟CK1至CK4之中的校正的相位差)，时钟传送单元830可以将第一时钟CK1输出作为第一输出时钟OCK1，可以将第二时钟CK2输出作为第二输出时钟OCK2，可以将第一反相时钟CK3输出作为第三输出时钟OCK3，以及可以将第二反相时钟CK4输出作为第四输出时钟CK4。当检测信号DETB被低使能时(这意味着时钟CK1至CK4之中的相位差的失真)，时钟传送单元830可以输出分别表示具有校正的相位差的第一时钟CK1、第二时钟CK2、第一反相时钟CK3和第二反相时钟CK4的第一输出时钟OCK1至第四输出时钟OCK4。
下面将描述输出分别表示具有校正的相位差的第一时钟CK1、第二时钟CK2、第一反相时钟CK3和第二反相时钟CK4的第一输出时钟OCK1至第四输出时钟OCK4的各种方式之中的两个示例。示例假设相位差的失真使第二时钟CK2领先第一时钟CK190°的相位量。
在第一示例中，当检测信号DETB被低使能时，时钟传送单元830可以输出第一反相时钟CK3作为第一输出时钟OCK1，可以输出第二时钟CK2作为第二输出时钟OCK2，可以输出第一时钟CK1作为第三时钟OCK3，以及可以输出第二反相时钟CK4作为第四输出时钟OCK4。即，时钟传送单元830可以通过选择性地重新排序相位失真的时钟CK1至CK4来校正时钟CK1至CK4之中的相位差。因此，时钟传送单元830可以输出分别表示具有校正的相位差的第一时钟CK1、第二时钟CK2、第一反相时钟CK3和第二反相时钟CK4的第一输出时钟OCK1至第四输出时钟OCK4。
在第二示例中，当检测信号DETB被低使能时，时钟传送单元830可以输出第一时钟CK1作为第一输出时钟OCK1、可以输出第二反相时钟CK4作为第二输出时钟OCK2、可以输出第一反相时钟CK3作为第三输出时钟OCK3，以及可以输出第二时钟CK2作为第四输出时钟OCK4。即，类似于第一示例，时钟传送单元830可以通过选择性地重新排序相位失真的时钟CK1至CK4来校正时钟CK1至CK4之中的相位差。因此，时钟传送单元830可以输出分别表示具有校正的相位差的第一时钟CK1、第二时钟CK2、第一反相时钟CK3和第二反相时钟CK4的第一输出时钟OCK1至第四输出时钟OCK4。
时钟传送单元830可以通过基于第一时钟CK1的相位和第二时钟CK2的相位之间的比较结果而选择性地重新排序相位失真的时钟CK1至CK4来校正时钟CK1至CK4之中的相位差，使得第一输出时钟OCK1至第四输出时钟OCK4可以分别表示具有校正的相位差的第一时钟CK1、第二时钟CK2、第一反相时钟CK3和第二反相时钟CK4。
以下参考图9至图12来描述图8的时钟发生电路的详细配置和操作。
图9是示出图8的时钟传送单元830的第一示例的配置图。参照图9，时钟传送单元830可以包括第一传送单元910至第四传送单元940。
第一传送单元910可以在检测信号DETB被禁用时传送第一时钟CK1作为第一输出时钟OCK1，而在检测信号DETB被使能时传送第一反相时钟CK3作为第三输出时钟OCK3。第一传送单元910可以包括反相器IV1以及传递门(pass gate)PA1和PA2。
第二传送单元920可以传送第二时钟CK2作为第二输出时钟OCK2，而不管检测信号DETB的逻辑值如何。第二传送单元920可以包括反相器IV2以及传递门PA3和PA4。
第三传送单元930可以在检测信号DETB被禁用时传递第一反相时钟CK3作为第三输出时钟OCK3，并且在检测信号DETB被使能时传送第一时钟CK1作为第三输出时钟OCK3。第三传送单元930可以包括反相器IV3以及传递门PA5和PA6。
第四传送单元940可以传送第二反相时钟CK4作为第二输出时钟OCK4，而不管检测信号DETB的逻辑值如何。第四传送单元940可以包括反相器IV4以及传递门PA7和PA8。
图10是示出图8的时钟传送单元830的第二示例的配置图。参照图10，时钟传送单元830可以包括第一传送单元1010至第四传送单元1040。
第一传送单元1010可以传送第一时钟CK1作为第一输出时钟OCK1，而不管检测信号DETB的逻辑值如何。第一传送单元1010可以包括反相器IV1以及传递门PA1和PA2。
第二传送单元1020可以在检测信号DETB被禁用时传送第二时钟CK2作为第二输出时钟OCK2，并且在检测信号DETB被使能时传送第二反相时钟CK4作为第二输出时钟OCK2。第二传送单元1020可以包括反相器IV2以及传递门PA3和PA4。
第三传送单元1030可以传送第一反相时钟CK3作为第三输出时钟OCK3，而不管检测信号DETB的逻辑值如何。第三传送单元1030可以包括反相器IV3以及传递门PA5和PA6。
第四传送单元1040可以在检测信号DETB被禁用时传送第二反相时钟CK4作为第四输出时钟OCK4，并且在检测信号DETB被使能时传送第二时钟CK2作为第四输出时钟OCK4。第四传送单元1040可以包括反相器IV4和传递门PA7和PA8。
图11是示出包括图8和图9的时钟传送单元830的第一示例的时钟发生电路的操作的示图。
参照图11，在其中检测信号DETB被高禁用的阶段SEC1期间，第一时钟CK1至第四时钟CK4可以被分别输出作为第一输出时钟OCK1至第四输出时钟OCK4，并且第一输出时钟OCK1至第四输出时钟OCK4可以维持相应的0°相位、90°相位、180°相位和270°相位。当第二时钟CK2和第四时钟CK4在T1处由于时钟CK和参考反相时钟CKB的噪声而未转换时，第一输出时钟OCK1至第四输出时钟OCK4之间的相位关系可以失配。
在这种情况下，当第一时钟CK1和第二时钟CK2之间的失配的相位关系被检测到时，检测信号DETB可以被低使能。在其中检测信号DETB被低使能的阶段SEC2中，第一时钟CK1可以被输出作为第三输出时钟OCK3，第二时钟CK2可以被输出作为第二输出时钟OCK2，第一反相时钟CK3可以被输出作为第一输出时钟OCK1，以及第二反相时钟CK4可以被输出作为第四输出时钟OCK4。因此，第一输出时钟OCK1至第四输出时钟OCK4维持相应的0°相位、90°相位、180°相位和270°相位。
图12是示出包括图8和图10的时钟传送单元830的第二示例的时钟发生电路的操作的示图。
参照图12，在其中检测信号DETB被高禁用的阶段SEC1中，第一时钟CK1至第四时钟CK4可以分别被输出作为第一输出时钟OCK1至第四输出时钟OCK4，并且第一输出时钟OCK1至第四输出时钟OCK4可以维持相应的0°相位、90°相位、180°相位和270°相位。当第二时钟CK2和第四时钟CK4在T1处由于参考时钟CK和参考反相时钟CKB的噪声而未转换时，第一输出时钟OCK1至第四输出时钟OCK4之间的相位关系失配。
在这种情况下，当第一时钟CK1和第二时钟CK2之间的失配的相位关系被检测到时，检测信号DETB可以被低使能。在其中检测信号DETB被低使能的阶段SEC2中，第一时钟CK1可以被输出为第一输出时钟OCK1，第二时钟CK2可以被输出为第四输出时钟OCK4，第一反相时钟CK3可以被输出为第三输出时钟OCK3，以及第二反相时钟CK4可以被输出作为第二输出时钟OCK2。因此，第一输出时钟OCK1至第四输出时钟OCK4维持相应的0°相位、90°相位、180°相位和270°相位。
在该技术中，时钟发生电路执行具有多个相位的时钟的相位之间的比较，并初始化一些时钟，或者当相位的顺序与所想要的顺序不同时改变一些时钟的顺序。因此，尽管其由于噪声已经被扰乱，但具有多个相位的时钟的相位的顺序可以被如所期望地维持。
虽然为了说明的目的已经描述了各种实施例，但是对于本领域技术人员来说明显的是，在不脱离如所附权利要求限定的本发明的精神和范围的情况下，可以做出各种变型和修改。
通过以上实施例可见，本申请可以提供以下技术方案。
技术方案1.一种时钟发生电路，包括：
时钟发生单元，适用于产生第一时钟、具有与第一时钟相反的相位的第一反相时钟、具有与第一时钟不同的相位的第二时钟以及具有与第二时钟相反的相位的第二反相时钟；以及
重置控制单元，适用于比较第一时钟的相位与第二时钟的相位，并且当第二时钟领先第一时钟时，控制时钟发生单元以禁用第二时钟和第二反相时钟，然后使能第二时钟和第二反相时钟。
技术方案2.根据技术方案1所述的时钟发生电路，其中：
第一时钟通过将参考时钟除以2而产生，以及
第二时钟通过将具有与参考时钟相反的相位的参考反相时钟除以2而产生。
技术方案3.根据技术方案1所述的时钟发生电路，其中，重置控制单元控制时钟发生单元以在第二时钟在第一时钟的边缘处具有第一逻辑值时，禁用第二时钟和第二反相时钟，然后使能第二时钟和第二反相时钟。
技术方案4.根据技术方案1所述的时钟发生电路，其中，重置控制单元控制时钟发生单元以在第二反相时钟在第一时钟的边缘处具有第一逻辑值时，禁用第二时钟和第二反相时钟，然后使能第二时钟和第二反相时钟。
技术方案5.根据技术方案1所述的时钟发生电路，其中，时钟发生单元产生第一时钟和第二时钟以及第一反相时钟和第二反相时钟，使得第二时钟落后于第一时钟90°的相位量，第一反相时钟落后于第二时钟90°的相位量，以及第二反相时钟落后于第一反相时钟90°的相位量。
技术方案6.根据技术方案2所述的时钟发生电路，
其中，在初始化期间，重置控制单元控制时钟发生单元以在参考时钟的边缘处使能第一时钟和第一反相时钟，以及
其中，在初始化期间，在第一时钟和第一反相时钟被使能之后，重置控制单元控制时钟发生单元以在参考反相时钟的边缘处使能第二时钟和第二反相时钟。
技术方案7.一种时钟发生电路，包括：
第一时钟发生单元，适用于产生第一时钟和具有与第一时钟相反的相位的第一反相时钟，当第一重置信号被使能时禁用第一时钟和第一反相时钟，以及当第一重置信号被禁用时使能第一时钟和第一反相时钟；
第二时钟发生单元，适用于产生具有与第一时钟不同的相位的第二时钟和具有与第二时钟相反的相位的第二反相时钟，当第二重置信号被使能时禁用第二时钟和第二反相时钟，以及当第二重置信号被禁用时使能第二时钟和第二反相时钟；
检测信号发生单元，适用于通过在第一时钟的边缘处检测第二时钟和第二反相时钟的逻辑值来产生检测信号；以及
重置信号发生单元，适用于在检测信号被使能时，响应于参考重置信号来产生第一重置信号，以及响应于第一重置信号来产生第二重置信号。
技术方案8.根据技术方案7所述的时钟发生电路，其中：
第一时钟通过将参考时钟除以2而产生，以及
第二时钟通过将具有与参考时钟相反的相位的参考反相时钟除以2而产生。
技术方案9.根据技术方案7所述的时钟发生电路，其中：
当第一重置信号被使能时，第一时钟发生单元将第一时钟禁用为第一逻辑值并将第一反相时钟禁用为第二逻辑值，以及
当第二重置信号被使能时，第二时钟发生单元将第二时钟禁用为第一逻辑值并将第二反相时钟禁用为第二逻辑值。
技术方案10.根据技术方案7所述的时钟发生电路，
其中，当参考重置信号被使能时，检测信号发生单元使能检测信号，以及
其中，当参考重置信号被禁用时，检测信号发生单元在检测到的第二时钟的逻辑值是第一逻辑值时使能检测信号，而在检测到的第二时钟的逻辑值是第二逻辑值时禁用检测信号。
技术方案11.根据技术方案7所述的时钟发生电路，
其中，当参考重置信号被使能时，检测信号发生单元使能检测信号，以及
其中，当参考重置信号被禁用时，检测信号发生单元在检测到的第二反相时钟的逻辑值是第一逻辑值时使能检测信号，而在检测到的第二反相时钟的逻辑值是第二逻辑值时禁用检测信号。
技术方案12.根据技术方案7所述的时钟发生电路，
其中，当参考重置信号被使能时，重置信号发生单元使能第一重置信号，以及
其中，当参考重置信号被禁用时，重置信号发生单元在参考时钟的边缘处禁用第一重置信号。
技术方案13.根据技术方案12所述的时钟发生电路，
其中，当检测信号被使能时，重置信号发生单元使能第二重置信号，以及
其中，当检测信号被禁用时，重置信号发生单元在第一时钟具有预定逻辑值时输出第一重置信号作为第二重置信号。
技术方案14.一种时钟发生电路，包括：
第一D触发器，适用于当第一重置信号被禁用时在参考时钟的边缘处将通过第一输入节点输入的信号输出到第一输出节点，将第一输出节点的信号反相，以及将反相的信号反馈回第一输入节点；
第二D触发器，适用于当第二重置信号被禁用时在具有与参考时钟相反的相位的参考反相时钟的边缘处将通过第二输入节点输入的信号输出到第二输出节点，将第二输出节点的信号反相，以及将反相的信号反馈回第二输入节点；
第三D触发器，适用于当参考重置信号被禁用时，在第一输出节点的信号的边缘处，将第二输入节点的信号或第二输出节点的信号输出作为检测信号；以及
第四D触发器，适用于当检测信号被禁用时，在第一输出节点的信号具有预定逻辑值时，在参考时钟的边缘处，输出第一重置信号作为第二重置信号。
技术方案15.根据技术方案14所述的时钟发生电路，还包括：第五D触发器，适用于当参考重置信号被禁用时，在参考时钟的边缘处输出预定逻辑值作为第一重置信号。
技术方案16.根据技术方案14所述的时钟发生电路，其中，当参考重置信号被禁用时，第三D触发器输出第二输入节点的具有第一逻辑值的信号作为禁用的检测信号，以及输出第二输入节点的具有第二逻辑值的信号作为使能的检测信号。
技术方案17.根据技术方案14所述的时钟发生电路，其中，当参考重置信号被禁用时，第三D触发器输出第二输出节点的具有第一逻辑值的信号作为禁用的检测信号，以及输出第二输出节点的具有第二逻辑值的信号作为使能的检测信号。
技术方案18.根据技术方案14所述的时钟发生电路，其中：
当第一重置信号被使能时，第一D触发器禁用第一输出节点的信号，以及
当第二重置信号被使能时，第二D触发器禁用第二输出节点的信号。
技术方案19.根据技术方案15所述的时钟发生电路，其中，当参考重置信号被使能时，第五D触发器使能第一重置信号。
技术方案20.一种时钟发生电路，包括：
时钟发生单元，适用于产生第一时钟、具有与第一时钟相反的相位的第一反相时钟、具有与第一时钟不同的相位的第二时钟以及具有与第二时钟相反的相位的第二反相时钟；
相位比较单元，适用于比较第一时钟的相位与第二时钟的相位；以及
时钟传送单元，适用于根据基于比较结果的关系，传送第一时钟、第二时钟、第一反相时钟和第二反相时钟作为第一输出时钟至第四输出时钟。
技术方案21.根据技术方案20的时钟发生单元，
其中，当第一时钟领先第二时钟时，时钟传送单元传送第一时钟作为第一输出时钟，传送第二时钟作为第二输出时钟，传送第一反相时钟作为第三输出时钟，以及传送第二反相时钟作为第四输出时钟，
其中，当第二时钟领先第一时钟时，时钟传送单元传送第一反相时钟作为第一输出时钟，传送第二时钟作为第二输出时钟，传送第一时钟作为第三输出时钟，以及传送第二反相时钟作为第四输出时钟。
技术方案22.根据技术方案20所述的时钟发生电路，
其中，当第一时钟领先第二时钟时，时钟传送单元传送第一时钟作为第一输出时钟，传送第二时钟作为第二输出时钟，传送第一反相时钟作为第三输出时钟，以及传送第二反相时钟作为第四输出时钟，
当第二时钟领先第一时钟时，时钟传送单元传送第一时钟作为第一输出时钟，传送第二反相时钟作为第二输出时钟，传送第一反相时钟作为第三输出时钟，以及传送第二时钟作为第四输出时钟。
技术方案23.根据技术方案20所述的时钟发生单元，其中，时钟发生单元产生第一输出时钟到第四输出时钟，使得第二输出时钟落后于第一输出时钟90°的相位量，第三输出时钟落后于第二输出时钟90°的相位量，以及第四输出时钟落后于第三输出时钟90°的相位量。
技术方案24.一种时钟发生电路，包括：
第一时钟发生单元，适用于通过将参考时钟除以2来产生第一时钟，以及通过将第一时钟反相来产生第一反相时钟；
第二时钟发生单元，适用于通过将具有与参考时钟相反的相位的参考反相时钟除以2来产生第二时钟，以及通过将第二时钟反相来产生第二反相时钟；
检测单元，适用于在第一时钟的边缘处检测第二时钟的逻辑值或第二反相时钟的逻辑值；
时钟传送单元，适用于根据基于比较结果的关系，传送第一时钟、第二时钟、第一反相时钟和第二反相时钟作为第一输出时钟到第四输出时钟。
技术方案25.根据技术方案24所述的时钟发生单元，其中：
检测单元在第一时钟的边缘处检测第二时钟的逻辑值，
当检测到的逻辑值是第一逻辑值时，时钟传送单元传送第一时钟作为第一输出时钟，传送第二时钟作为第二输出时钟，传送第一反相时钟作为第三输出时钟，以及传送第二反相时钟作为第四输出时钟，以及
当检测到的逻辑值是第二逻辑值时，时钟传送单元传送第一反相时钟作为第一输出时钟，传送第二时钟作为第二输出时钟，传送第一时钟作为第三输出时钟，以及传送第二反相时钟作为第四输出时钟。
技术方案26.根据技术方案24所述的时钟发生电路，其中：
检测单元在第一时钟的边缘处检测第二反相时钟的逻辑值，
当检测到的逻辑值是第一逻辑值时，时钟传送单元传送第一时钟作为第一输出时钟，传送第二时钟作为第二输出时钟，传送第一反相时钟作为第三输出时钟，以及传送第二反相时钟作为第四输出时钟，以及
当检测到的逻辑值是第二逻辑值时，时钟传送单元传送第一反相时钟作为第一输出时钟，传送第二时钟作为第二输出时钟，传送第一时钟作为第三输出时钟，以及传送第二反相时钟作为第四输出时钟。
技术方案27.根据技术方案24所述的时钟发生电路，其中，时钟发生单元产生第一输出时钟至第四输出时钟，使得第二输出时钟落后于第一输出时钟90°的相位量，第三输出时钟落后于第二输出时钟90°的相位量，以及第四输出时钟落后于第三输出时钟90°的相位量。

Claims (10)

1.一种时钟发生电路，包括：
时钟发生单元，适用于产生第一时钟、具有与第一时钟相反的相位的第一反相时钟、具有与第一时钟不同的相位的第二时钟以及具有与第二时钟相反的相位的第二反相时钟；以及
重置控制单元，适用于比较第一时钟的相位与第二时钟的相位，并且当第二时钟领先第一时钟时，控制时钟发生单元以禁用第二时钟和第二反相时钟，然后使能第二时钟和第二反相时钟。
2.根据权利要求1所述的时钟发生电路，其中：
第一时钟通过将参考时钟除以2而产生，以及
第二时钟通过将具有与参考时钟相反的相位的参考反相时钟除以2而产生。
3.根据权利要求1所述的时钟发生电路，其中，重置控制单元控制时钟发生单元以在第二时钟在第一时钟的边缘处具有第一逻辑值时，禁用第二时钟和第二反相时钟，然后使能第二时钟和第二反相时钟。
4.根据权利要求1所述的时钟发生电路，其中，重置控制单元控制时钟发生单元以在第二反相时钟在第一时钟的边缘处具有第一逻辑值时，禁用第二时钟和第二反相时钟，然后使能第二时钟和第二反相时钟。
5.根据权利要求1所述的时钟发生电路，其中，时钟发生单元产生第一时钟和第二时钟以及第一反相时钟和第二反相时钟，使得第二时钟落后于第一时钟90°的相位量，第一反相时钟落后于第二时钟90°的相位量，以及第二反相时钟落后于第一反相时钟90°的相位量。
6.根据权利要求2所述的时钟发生电路，
其中，在初始化期间，重置控制单元控制时钟发生单元以在参考时钟的边缘处使能第一时钟和第一反相时钟，以及
其中，在初始化期间，在第一时钟和第一反相时钟被使能之后，重置控制单元控制时钟发生单元以在参考反相时钟的边缘处使能第二时钟和第二反相时钟。
7.一种时钟发生电路，包括：
第一时钟发生单元，适用于产生第一时钟和具有与第一时钟相反的相位的第一反相时钟，当第一重置信号被使能时禁用第一时钟和第一反相时钟，以及当第一重置信号被禁用时使能第一时钟和第一反相时钟；
第二时钟发生单元，适用于产生具有与第一时钟不同的相位的第二时钟和具有与第二时钟相反的相位的第二反相时钟，当第二重置信号被使能时禁用第二时钟和第二反相时钟，以及当第二重置信号被禁用时使能第二时钟和第二反相时钟；
检测信号发生单元，适用于通过在第一时钟的边缘处检测第二时钟和第二反相时钟的逻辑值来产生检测信号；以及
重置信号发生单元，适用于在检测信号被使能时，响应于参考重置信号来产生第一重置信号，以及响应于第一重置信号来产生第二重置信号。
8.一种时钟发生电路，包括：
第一D触发器，适用于当第一重置信号被禁用时在参考时钟的边缘处将通过第一输入节点输入的信号输出到第一输出节点，将第一输出节点的信号反相，以及将反相的信号反馈回第一输入节点；
第二D触发器，适用于当第二重置信号被禁用时在具有与参考时钟相反的相位的参考反相时钟的边缘处将通过第二输入节点输入的信号输出到第二输出节点，将第二输出节点的信号反相，以及将反相的信号反馈回第二输入节点；
第三D触发器，适用于当参考重置信号被禁用时，在第一输出节点的信号的边缘处，将第二输入节点的信号或第二输出节点的信号输出作为检测信号；以及
第四D触发器，适用于当检测信号被禁用时，在第一输出节点的信号具有预定逻辑值时，在参考时钟的边缘处，输出第一重置信号作为第二重置信号。
9.一种时钟发生电路，包括：
时钟发生单元，适用于产生第一时钟、具有与第一时钟相反的相位的第一反相时钟、具有与第一时钟不同的相位的第二时钟以及具有与第二时钟相反的相位的第二反相时钟；
相位比较单元，适用于比较第一时钟的相位与第二时钟的相位；以及
时钟传送单元，适用于根据基于比较结果的关系，传送第一时钟、第二时钟、第一反相时钟和第二反相时钟作为第一输出时钟至第四输出时钟。
10.一种时钟发生电路，包括：
第一时钟发生单元，适用于通过将参考时钟除以2来产生第一时钟，以及通过将第一时钟反相来产生第一反相时钟；
第二时钟发生单元，适用于通过将具有与参考时钟相反的相位的参考反相时钟除以2来产生第二时钟，以及通过将第二时钟反相来产生第二反相时钟；
检测单元，适用于在第一时钟的边缘处检测第二时钟的逻辑值或第二反相时钟的逻辑值；
时钟传送单元，适用于根据基于比较结果的关系，传送第一时钟、第二时钟、第一反相时钟和第二反相时钟作为第一输出时钟到第四输出时钟。
CN201510634298.6A 2015-03-09 2015-09-29 时钟发生电路 Active CN105958973B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011245362.9A CN112532209A (zh) 2015-03-09 2015-09-29 时钟发生电路
CN202011247706.XA CN112468117A (zh) 2015-03-09 2015-09-29 时钟发生电路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150032591A KR20160110604A (ko) 2015-03-09 2015-03-09 클록 생성 회로
KR10-2015-0032591 2015-03-09

Related Child Applications (2)

Application Number Title Priority Date Filing Date
CN202011245362.9A Division CN112532209A (zh) 2015-03-09 2015-09-29 时钟发生电路
CN202011247706.XA Division CN112468117A (zh) 2015-03-09 2015-09-29 时钟发生电路

Publications (2)

Publication Number Publication Date
CN105958973A true CN105958973A (zh) 2016-09-21
CN105958973B CN105958973B (zh) 2021-03-09

Family

ID=56888543

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201510634298.6A Active CN105958973B (zh) 2015-03-09 2015-09-29 时钟发生电路
CN202011247706.XA Pending CN112468117A (zh) 2015-03-09 2015-09-29 时钟发生电路
CN202011245362.9A Pending CN112532209A (zh) 2015-03-09 2015-09-29 时钟发生电路

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN202011247706.XA Pending CN112468117A (zh) 2015-03-09 2015-09-29 时钟发生电路
CN202011245362.9A Pending CN112532209A (zh) 2015-03-09 2015-09-29 时钟发生电路

Country Status (3)

Country Link
US (2) US10079606B2 (zh)
KR (1) KR20160110604A (zh)
CN (3) CN105958973B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180082929A (ko) 2017-01-11 2018-07-19 에스케이하이닉스 주식회사 반도체장치
KR102263043B1 (ko) * 2019-08-07 2021-06-09 삼성전자주식회사 비휘발성 메모리 장치, 컨트롤러 및 메모리 시스템
KR102643441B1 (ko) * 2019-12-12 2024-03-06 에스케이하이닉스 주식회사 반도체 장치의 클럭 생성 회로

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070247203A1 (en) * 2006-04-24 2007-10-25 Hynix Semiconductor Inc. Delay locked loop
CN102420593A (zh) * 2011-11-30 2012-04-18 中国科学院微电子研究所 多相位时钟信号发生电路
CN103441757A (zh) * 2013-08-28 2013-12-11 龙芯中科技术有限公司 多相位延迟锁相环及其控制方法
US20140145764A1 (en) * 2012-11-29 2014-05-29 SK Hynix Inc. Multi-phase clock generation circuit
CN103888125A (zh) * 2014-03-21 2014-06-25 中国兵器工业集团第二一四研究所苏州研发中心 一种多电压四相位驱动电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3647364B2 (ja) * 2000-07-21 2005-05-11 Ｎｅｃエレクトロニクス株式会社 クロック制御方法及び回路
US6950487B2 (en) * 2001-05-18 2005-09-27 Micron Technology, Inc. Phase splitter using digital delay locked loops
JP3789387B2 (ja) * 2002-04-26 2006-06-21 富士通株式会社 クロック復元回路
KR20050115703A (ko) 2004-06-04 2005-12-08 삼성전자주식회사 반도체 메모리 장치의 클럭신호 발생회로 및 클럭신호발생방법
KR100684399B1 (ko) * 2005-06-15 2007-02-22 고려대학교 산학협력단 입력 신호 듀티비에 무관한 디지털 클럭신호 발생장치 및방법
CN1996760A (zh) * 2006-01-06 2007-07-11 矽统科技股份有限公司 应用于时钟源同步机制中的利用相位域和时域混合控制时钟相位校准的装置及其校准方法
JP4749168B2 (ja) * 2006-02-01 2011-08-17 ルネサスエレクトロニクス株式会社 クロックアンドデータリカバリ回路
KR100857436B1 (ko) * 2007-01-24 2008-09-10 주식회사 하이닉스반도체 Ｄｌｌ 회로 및 그 제어 방법
KR101858471B1 (ko) * 2011-12-22 2018-05-17 에스케이하이닉스 주식회사 지연고정루프

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070247203A1 (en) * 2006-04-24 2007-10-25 Hynix Semiconductor Inc. Delay locked loop
CN102420593A (zh) * 2011-11-30 2012-04-18 中国科学院微电子研究所 多相位时钟信号发生电路
US20140145764A1 (en) * 2012-11-29 2014-05-29 SK Hynix Inc. Multi-phase clock generation circuit
CN103441757A (zh) * 2013-08-28 2013-12-11 龙芯中科技术有限公司 多相位延迟锁相环及其控制方法
CN103888125A (zh) * 2014-03-21 2014-06-25 中国兵器工业集团第二一四研究所苏州研发中心 一种多电压四相位驱动电路

Also Published As

Publication number Publication date
CN105958973B (zh) 2021-03-09
CN112532209A (zh) 2021-03-19
US20180358972A1 (en) 2018-12-13
KR20160110604A (ko) 2016-09-22
US20160269169A1 (en) 2016-09-15
CN112468117A (zh) 2021-03-09
US10256823B2 (en) 2019-04-09
US10079606B2 (en) 2018-09-18

Similar Documents

Publication Publication Date Title
US9778711B2 (en) Control device and reset system utilizing the same
US20160179472A1 (en) Random number generation device and method for generating random number
CN104620532B (zh) 时钟生成装置以及时钟数据恢复装置
CN105958973A (zh) 时钟发生电路
US11042126B2 (en) Time-to-digital converter
US20100264960A1 (en) Circuit for changing frequency of a signal and frequency change method thereof
JP2012005124A (ja) 位相固定ループ及びその動作方法
CN102983855B (zh) 时钟生成电路及其控制方法和显示设备驱动电路
CN104579259B (zh) 时钟信号丢失检测电路
US20190131962A1 (en) Duty cycle detector and phase difference detector
JP6296497B2 (ja) 回転位相速度検出装置
US9831862B2 (en) Duty cycle correction circuit and image sensing device including the same
KR102237747B1 (ko) 반도체 장치
CN105337591B (zh) 基于usb设备实现时钟恢复的电路结构及方法
US20220103181A1 (en) Phase lock loop reference loss detection
CN106896892B (zh) 一种能够消除亚稳态的多电源系统上电检测电路
US11879938B2 (en) Method for detecting perturbations in a logic circuit and logic circuit for implementing this method
JP2011166232A (ja) 位相検出回路およびｐｌｌ回路
TWI383590B (zh) 正反器電路與漏電流抑制電路
US8270557B2 (en) Integrated circuit and method for driving the same
JP2005221466A (ja) 回転位置検出装置
JP2017060050A (ja) 半導体装置、デマルチプレクサ、半導体回路、データ処理方法及び検査方法
JP2008252864A (ja) 半導体装置及びその駆動方法
KR102135426B1 (ko) 반도체 장치의 동작 모드 설정 회로 및 이를 이용한 데이터 처리 시스템
US7956649B1 (en) Frequency pattern detector

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant