CN105915820B - 与图像传感器读出兼容的模数转换器 - Google Patents
与图像传感器读出兼容的模数转换器 Download PDFInfo
- Publication number
- CN105915820B CN105915820B CN201510573798.3A CN201510573798A CN105915820B CN 105915820 B CN105915820 B CN 105915820B CN 201510573798 A CN201510573798 A CN 201510573798A CN 105915820 B CN105915820 B CN 105915820B
- Authority
- CN
- China
- Prior art keywords
- signal
- stop signal
- counter
- clock
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 42
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 14
- 238000005070 sampling Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 26
- 230000000630 rising effect Effects 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 description 39
- 238000010586 diagram Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000001976 improved effect Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000002045 lasting effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- SYWHWWKOIJCMKF-UHFFFAOYSA-N 2-n,4-n-bis(2-methyl-1h-indol-5-yl)pyrimidine-2,4-diamine Chemical compound C1=C2NC(C)=CC2=CC(NC=2N=CC=C(N=2)NC=2C=C3C=C(NC3=CC=2)C)=C1 SYWHWWKOIJCMKF-UHFFFAOYSA-N 0.000 description 1
- 101100367244 Arabidopsis thaliana SWA1 gene Proteins 0.000 description 1
- 101150098716 SWA2 gene Proteins 0.000 description 1
- BZKPWHYZMXOIDC-UHFFFAOYSA-N acetazolamide Chemical compound CC(=O)NC1=NN=C(S(N)(=O)=O)S1 BZKPWHYZMXOIDC-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
- H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明提供了与图像传感器读出兼容的模数转换器。时间数字转换器(TDC)包括：同步器，被配置为接收停止信号和主时钟信号，其中同步器被配置为生成时钟停止信号和计数器使能信号。TDC还包括：粗计数器，被配置为接收主时钟信号和计数器使能信号，其中粗计数器被配置为基于计数器使能信号和主时钟信号生成最高有效位(MSB)信号。TDC还包括：延迟线计数器，被配置为接收停止信号和时钟停止信号，其中延迟线计数器被配置为基于停止信号和时钟停止信号生成最低有效位(LSB)信号，并且延迟线计数器还被配置为执行相关双采样(CDS)。
Description
技术领域
本发明一般地涉及半导体技术领域，更具体地，涉及图像传感器及其使用方法。
背景技术
模数转换器(ADC)用于多种应用，以将检测到的模拟信号转换为数字信号。随着技术节点减小，电源电压也减小。然而，响应于减小的技术节点，增大了时间分辨率。结果，时间数字转换器(TDC)用于执行时域处理，以将检测到的信号转换为数字信号。
在一些方法中，计数器用于确定参考电压的开始信号和参考电压等于检测到的模拟信号的电压之后产生的时钟停止信号之间的时钟周期数。基于连接至计数器的多个检测元件来确定计数器所使用的时钟频率。在一些方法中，计数器分为粗计数器(coarsecounter)和精密计数器(fine counter)。粗计数器用于确定时钟周期数，而精密计数器用于使用多个时钟延迟插入多个时钟周期之间。
在一些方法中，相继使用粗计数器和精密计数器，以将检测到的信号转换为数字信号。粗计数器用于计算开始信号和时钟停止信号之间的时钟周期数，并且精密计数器用于计算停止信号和时钟停止信号之间的时钟周期数。当参考电压等于检测到的信号的电压时，会产生停止信号。粗计数器计算的时钟周期数与精密计数器计算的时钟周期数之间的差值用于确定被转换为数字信号的时域。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种时间数字转换器(TDC)，包括：同步器，被配置为接收停止信号和主时钟信号，其中，所述同步器被配置为生成时钟停止信号和计数器使能信号；粗计数器，被配置为接收所述主时钟信号和所述计数器使能信号，其中，所述粗计数器被配置为基于所述计数器使能信号和所述主时钟信号生成最高有效位(MSB)信号；以及延迟线计数器，其中，所述延迟线计数器被配置为基于所述停止信号和所述时钟停止信号生成最低有效位(LSB)信号，并且所述延迟线计数器还被配置为执行相关双采样(CDS)。
在该TDC中，所述延迟线计数器包括：第一延迟元件，被配置为接收所述停止信号；第二延迟元件，被配置为接收所述第一延迟元件的输出；第一触发器，被配置为选择性地接收所述第一延迟元件的输出；第二触发器，被配置为选择性地接收所述第二延迟元件的输出；以及编码器，被配置为接收所述第一触发器的输出和所述第二触发器的输出。
在该TDC中，所述第二触发器还被配置为选择性地接收所述第一触发器的输出。
在该TDC中，所述延迟线计数器还包括：第一延迟多路复用器，被配置为将所述第一延迟元件的输出选择性地传输至所述第一触发器；以及第二延迟多路复用器，被配置为将所述第二延迟元件的输出选择性地传输至所述第二触发器。
在该TDC中，所述延迟线计数器还包括：时钟多路复用器，其中，所述时钟多路复用器被配置为将所述主时钟信号或所述时钟停止信号选择性地传输至所述第一触发器和所述第二触发器。
在该TDC中，所述编码器被配置为输出温度计码。
在该TDC中，所述同步器被配置为在接收所述停止信号之后的所述主时钟信号的第二个上升沿处生成所述时钟停止信号。
根据本发明的另一方面，提供了一种图像传感器，包括：像素阵列，被配置为接收入射光并且生成第一输入信号；比较器，被配置为接收所述第一输入信号并且生成停止信号；时间数字转换器(TDC)，被配置为接收所述停止信号，其中，所述TDC包括：同步器，被配置为接收所述停止信号和主时钟信号，其中，所述同步器被配置为生成时钟停止信号和计数器使能信号；粗计数器，被配置为接收所述主时钟信号和所述计数器使能信号，其中，所述粗计数器被配置为基于所述计数器使能信号和所述主时钟信号生成第一输出信号；以及延迟线计数器，被配置为接收所述停止信号和所述时钟停止信号，其中，所述延迟线计数器被配置为基于所述停止信号和所述时钟停止信号生成第二输出信号，并且所述延迟线计数器还被配置为执行相关双采样(CDS)。
该图像传感器还包括：斜坡生成器，被配置为生成斜坡电压，其中，所述比较器被配置为基于所述第一输入信号和所述斜坡电压生成所述停止信号。
在该图像传感器中，所述像素阵列的单列被配置为生成所述第一输入信号。
在该图像传感器中，所述延迟线计数器包括：多个延迟元件，其中，所述多个延迟元件中的第一延迟元件被配置为接收所述停止信号，并且所述多个延迟元件中的每一个其他延迟元件都被配置为接收来自所述多个延迟元件中的先前延迟元件的输出；多个触发器，被配置为选择性地接收所述多个延迟元件中的对应延迟元件的输出；以及编码器，被配置为接收所述多个触发器中的每一个触发器的输出。
在该图像传感器中，所述多个触发器中的至少一个触发器被配置为接收来自所述多个触发器中的先前触发器的输出。
在该图像传感器中，所述延迟线计数器还包括：多个延迟多路复用器，被配置为将来自所述多个延迟元件中的延迟元件的输出选择性地传输至所述多个触发器中的对应触发器。
在该图像传感器中，所述延迟线计数器还包括时钟多路复用器，所述时钟多路复用器被配置为将所述时钟停止信号或所述主时钟信号选择性地传输至所述多个触发器中的每一个触发器。
在该图像传感器中，所述编码器被配置为输出温度计码。
在该图像传感器中，所述同步器被配置为在接收所述停止信号之后的所述主时钟信号的第二个上升沿处生成所述时钟停止信号。
根据本发明的又一方面，提供了一种使用图像传感器的方法，所述方法包括：基于来自像素阵列的输入信号生成停止信号；基于所述停止信号和主时钟信号生成时钟停止信号和计数器使能信号；基于所述停止信号和所述时钟停止信号生成最低有效位(LSB)输出；以及基于所述计数器使能信号和所述主时钟信号生成最高有效位(MSB)输出。
在该方法中，生成所述LSB输出包括：使用延迟线计数器生成所述LSB输出，并且执行所述延迟线计数器的相关双采样(CDS)。
在该方法中，生成所述停止信号包括：基于所述输入信号与斜坡电压之间的比较生成所述停止信号。
在该方法中，生成所述时钟停止信号包括：在接收所述停止信号之后的所述主时钟信号的第二个上升沿处生成所述时钟停止信号。
附图说明
当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1是根据一些实施例的包括时间数字转换器(TDC)的图像传感器的示意图。
图2是根据一些实施例的用于比较器和TDC的波形的示图。
图3是根据一些实施例的TDC的延迟线计数器的示意图。
图4是根据一些实施例的比较器的示意图。
图5是根据一些实施例的斜坡生成器的示意图。
图6是根据一些实施例的使用图像传感器的方法的流程图。
具体实施方式
以下公开内容提供了许多不同实施例或实例，用于实现所提供主题的不同特征。以下将描述部件和布置的特定实例以简化本发明。当然，这些仅是实例并且不意欲限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件被形成为直接接触的实施例，也可以包括在第一部件和第二部件之间形成附加部件使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
图1是根据一些实施例的包括时间数字转换器(TDC)110的图像传感器100的示意图。图像传感器100包括用于接收入射光并且将接收的光转换为电信号的像素阵列120。将比较器122配置为接收来自像素阵列120的列的输出。将每一个比较器122都配置为接收像素阵列120中的一列的输出。还将比较器122配置为接收来自斜坡生成器124的斜坡电压。通过TDC 110可接收每一个比较器122的输出。还将TDC 110配置为接收来自锁相环路(PLL)126的主时钟信号(Mclk)和来自延迟锁定环路(DLL)128的控制信号Vc。通过输出器件130可接收每一个TDC 110的输出。输出器件130包括水平扫描仪130a和低压差分信号(LVDS)电路130b。分频器132被配置为接收Mclk并且输出被预定值N分频的Mclk。将控制逻辑电路134配置为接收分频Mclk并且将控制信号输出至DLL 128和斜坡生成器124。此外，将斜坡生成器配置为接收分频Mclk信号。也将行译码器136配置为接收分频Mclk信号。将行译码器136配置为选择性地激活像素阵列120中的像素行。
每一个TDC 110都包括被配置为从对应的比较器122接收停止信号(Stop)的同步器112。还将同步器112配置为接收Mclk。通过粗计数器114可接收同步器112的输出，以作为计数器使能(counter_enable)信号。还将粗计数器114配置为接收Mclk。粗计数器114被配置为将最高有效位(MSB)信号输出至输出器件130。通过延迟线计数器116可接收同步器112的输出，以作为时钟停止(clk_stop)信号。还将延迟线计数器116配置为接收停止信号和控制信号Vc。延迟线计数器116被配置为将最低有效位(LSB)信号输出至输出器件130。
每一个TDC 110都被配置为将来自对应的比较器122的停止信号从时域信号转换为数字信号。将同步器112配置为使用Mclk和停止信号来确定生成计数器使能信号以激活粗计数器114的开始时间。计数器使能信号从开始时间激活粗计数器114直到停止信号之后的Mclk的第二个上升沿为止。使用停止信号之后的Mclk的第二个上升沿，以降低由于抖动所产生的TDC 110的误差风险。在一些示例中，如果Mclk的更迟上升沿用于停用粗计数器114，则降低TDC 110的速度。在一些示例中，如果Mclk的更早的上升沿用于停用粗计数器114，则增大TDC 110的输出误差的风险。还将同步器112配置为使用Mclk和停止信号在停止信号之后的Mclk的第二个上升沿处生成时钟停止信号。延迟线计数器116可以将时钟停止信号用作测量的结束时间。
关于图2说明TDC 110和对应的比较器122的操作。图2是根据一些实施例的用于比较器122和TDC 110的波形的示图。在时间t0处：比较器122接收的斜坡电压开始升高；开始信号变成逻辑高；以及计数器使能信号变成逻辑高。在一些实施例中，时间t0称为开始时间。计数器使能信号激活粗计数器114，并且粗计数器开始计算Mclk的时钟周期数。斜坡电压从时间t0处开始升高，并且在时间t1处，斜坡电压等于比较器122从像素阵列120所接收的输入信号。在一些示例中，时间t1称为停止时间。在时间t1处，停止信号变成逻辑高。停止信号使延迟线计数器116在从停止时间到该停止时间之后的Mclk的第二个上升沿的持续时间段内进行计数。时间t2是时间t1之后的Mclk的第二个上升沿。在一些实施例中，时间t2称为结束时间。在时间t2处，计数器使能信号变成逻辑低，并且时钟停止信号变成逻辑高。一旦斜坡电压达到最大值，斜坡电压就放电回到参考电压。通过从粗计数器114的工作的持续时间(即，时间段(time period)tc)中减去延迟线计数器116对停止信号进行编码的持续时间(即，时间段tf)来确定输入信号的时域部分(即，时间段tm)。即，tm＝tc－tf。斜坡电压的斜率和时间段tm可用于确定输入信号的值。
再次参考图1，将同步器112配置为使计数器使能信号与测量时间段(如，图2中的时间段tm)同步。还将同步器112配置为在接收到来自比较器122的停止信号之后的Mclk的第二个上升沿处，转变时钟停止信号的逻辑状态。在TDC 110的估计速度优先于精确度的一些实施例中，将同步器112配置为在接收到停止信号之后的Mclk的第二个上升沿之前，转变时钟停止信号的逻辑状态。在精确度具有更高优先级的一些实施例中，将同步器112配置为在接收停止信号之后的Mclk的第二个上升沿之后，转变时钟停止信号的逻辑状态。在一些实施例中，同步器112包括多个触发器。在一些实施例中，通过接收到停止信号和转变时钟停止信号之间的延迟来确定同步器112中的触发器的数量。在一些实施例中，同步器112包括至少一个锁存器。
将计数器114配置为在关于来自同步器112的计数器使能信号的测量时间段期间，确定Mclk的时钟循环的次数。计数器114包括编码器，该编码器被配置为在测量时间段期间对Mclk的时钟周期数进行编码。在一些实施例中，将计数器114配置为将时间段的数值输出为温度计码。温度计码是二进制码，该二进制码包括随着计数器114接收到的电压电平升高而增加的数字值。在一些实施例中，当电压等于N伏时，温度计码被表示为N个“1”，随后的“0”。在一些实施例中，当电压等于N伏时，温度计码被表示为N个“0”，随后的“1”。计数器114的输出包括输入信号的MSB。
将延迟线计数器116配置为确定接收到的停止信号和结束时间之间的时间段(如，时间段tf(图2))的长度。延迟线计数器116包括编码器，该编码器被配置为对从接收到的停止信号到结束时间的Mclk的时钟周期数进行编码。在一些实施例中，延迟线计数器116被配置为将时间段的长度输出为温度计码。延迟线计数器116的输出包括输入信号的LSB。
图3是根据一些实施例的TDC的延迟线计数器300的示意图。在一些实施例中，将延迟线计数器300用作延迟线计数器116(图1)。延迟线计数器300包括多个延迟元件302[1]、302[2]、…、302[n]。将第一延迟元件302[1]配置为接收来自比较器的停止信号。在一些实施例中，从比较器122接收停止信号。将逐个延迟元件302[2]、…、302[n]都配置为接收来自先前延迟元件的输出。延迟线计数器300还包括多个延迟多路复用器304[1]、304[2]、…、304[n]。将每一个延迟多路复用器304[1]、304[2]、…、304[n]都配置为在第一输入端处接收来自对应的延迟元件302[1]、302[2]、…、302[n]的输出。还将每一个延迟多路复用器304[1]、304[2]、…、304[n]都配置为在选择输入端处接收模式信号。将第一延迟多路复用器304[1]配置为在第二输入端处接收预定电压DVDD。延迟线计数器300还包括多个触发器306[1]、306[2]、…、306[n]。将每一个触发器306[1]、306[2]、…、306[n]都配置为在数据输入端处接收对应的延迟多路复用器304[1]、304[2]、…、304[n]的输出。编码器308和接下来的延迟多路复用器304[2]、…、304[n]可接收每一个触发器306[1]、306[2]、…、306[n]的输出。编码器308被配置为接收每一个触发器306[1]、306[2]、…、306[n]的输出以及将该输出转换为LSB输出信号。延迟线计数器300还包括时钟多路复用器310。时钟多路复用器310被配置为在第一输入端处接收时钟停止信号并且在第二输入端处接收Mclk。在一些实施例中，同步器(如，同步器112)提供时钟停止信号。在一些实施例中，PLL(如，PLL 126)提供Mclk。时钟多路复用器310还被配置为在选择输入端接收模式信号。触发器306[1]、306[2]、…、306[n]中的每一个都可以在触发器的时钟输入端处接收时钟多路复用器310的输出。基于输入信号V1来确定模式信号。
每一个延迟元件302[1]、302[2]、…、302[n]都被配置为使输入延迟预定延迟时间量。在一些实施例中，至少一个延迟元件302[1]、302[2]、…、302[n]包括串联的反相器。在一些实施例中，至少一个延迟元件302[1]、302[2]、…、302[n]包括将延迟元件的至少一个反相器选择性地连接至参考电压的控制晶体管。在一些实施例中，每一个延迟元件302[1]、302[2]、…、302[n]都具有相同的结构。在一些实施例中，至少一个延迟元件302[1]、302[2]、…、302[n]具有与至少一个其他延迟元件不同的结构。
每一个延迟多路复用器304[1]、304[2]、…、304[n]都被配置为：响应于模式信号，使数据输入转移至对应的触发器306[1]、306[2]、…、306[n]。在延迟多路复用器304[1]、304[2]、…、304[n]正输出第一输入(即，来自对应的延迟元件302[1]、302[2]、…、302[n]的输出)的第一模式中，延迟线计数器300正输出停止信号的数字表示。在延迟多路复用器304[1]、304[2]、…、304[n]正输出第二输入(即，来自预定电压DVDD的输出或先前触发器306[1]、306[2]、…、306[n]的输出)的第二模式中，延迟线计数器300正输出参考信号的数字表示。
使用相关双采样(CDS)来提高延迟线计数器300的输出的准确度。CDS将参考值的电路的输出与接收测试值的电路的输出进行比较。参考值的电路的输出提供了确定电路输出中的潜在误差的基准。通过从接收测试值的电路的输出中减去接收参考值的电路的输出，获得测试值的更准确表示。延迟线计数器300通过从第一模式的输出中减去第二模式的输出能够执行CDS。对于延迟线计数器300的输出执行CDS提高了停止信号的数字表示的准确度。
在第一模式期间，每一个触发器306[1]、306[2]、…、306[n]都被配置为基于停止信号的特定延迟将输出提供给编码器308。在第一模式期间，来自每一个触发器306[1]、306[2]、…、306[n]的输出都代表停止信号的LSB。在第二模式中，每一个触发器306[1]、306[2]、…、306[n]都被配置为基于预定电压DVDD将输出提供给编码器308，以有助于确定触发器中的任何潜在误差。
编码器308被配置为从每一个触发器306[1]、306[2]、…、306[n]接收输出并且将该输出转换为LSB输出信号。在一些实施例中，LSB输出信号是温度计码。在一些实施例中，LSB输出信号是5比特位的信号。在一些实施例中，LSB输出信号与5比特位的信号不同。
时钟多路复用器310被配置为基于延迟线计数器300的模式来改变每一个触发器306[1]、306[2]、…、306[n]的时钟输入。在第一模式期间，时钟多路复用器310可用于使能每一个触发器306[1]、306[2]、…、306[n]，以基于来自对应的延迟元件302[1]、302[2]、…、302[n]的输入生成输出。在第二模式期间，时钟多路复用器310可用于使能每一个触发器306[1]、306[2]、…、306[n]，以基于预定电压DVDD生成输出。使用时钟多路复用器310有助于通过控制触发器306[1]、306[2]、…、306[n]的输出来推动延迟线计数器300中的CDS。
在一些实施例中，通过外部电路来提供输入信号V1。在一些实施例中，基于时钟停止信号来确定输入信号V1。例如，在输入信号的测量时间段之后，图2中的时钟停止信号变成逻辑高。在一些实施例中，延迟线计数器300基于图2中的时钟停止信号在第一模式和第二模式之间切换允许周期性测量用于CDS的延迟线计数器的参考输出。在输入信号的每一个测量时间段之后测量参考输出有助于说明随着时间得推移延迟线计数器300中偏移，这转而提高了延迟线计数器的准确度。
再次参考图1，将像素阵列120配置为捕获入射光并且将该入射光转换为电信号。像素阵列120包括布置为行和列的像素。像素阵列120从行译码器136接收行译码器信号。响应于行译码器信号，激活像素阵列120中的像素的行。激活的像素检测入射光。来自激活的像素的电信号以列的形式传送至对应的比较器122(即，像素阵列120中像素的每一列都连接至对应的比较器)。在一些实施例中，一个以上的比较器122耦接至像素阵列120的每一列，以通过促使更低的时钟频率来降低图像传感器100的功耗。在一些实施例中，每一个比较器122都耦接至像素阵列120中的一列，以减小图像传感器100的尺寸。在一些实施例中，像素阵列120的像素包括光电二极管。在一些实施例中，像素阵列120包括至少8.3M像素。在一些实施例中，像素阵列120包括的像素多于或少于8.3M。
比较器122被配置为将来自像素阵列120的输入信号与来自斜坡生成器124的斜坡电压进行比较。当斜坡电压等于输入信号时，将比较器122配置为生成停止信号。关于以上图2的讨论提供了生成停止信号的非限制性的实例。将比较器122配置为将停止信号提供给对应的TDC 110。在一些实施例中，每个比较器122都选择性地连接至一个以上的TDC 110。在一些实施例中，一个以上的比较器122都选择性地连接至相同的TDC 110。
图4是根据一些实施例的比较器400的示意图。在一些实施例中，比较器400用作比较器122(图1)。比较器400包括被配置为接收输入信号Vpixel(如，来自像素阵列120(图1)的列输出)的电容器CA1。电容器CA1连接至比较元件410的第一输入端。比较器400还包括被配置为接收斜坡电压Vramp(如，来自斜坡生成器124的斜坡电压)的电容器CA2。电容器CA2连接至比较元件410的第二输入端。比较元件410的第一输入端通过开关AZA1选择性地连接至公共电压Vcm。比较元件410的第二输入端通过开关AZA2选择性地连接至公共电压Vcm。比较元件410的第一输出端连接至电容器CB1。比较元件410的第二输出端连接至电容器CB2。电容器CB1还连接至比较元件420的第一输入端。电容器CB2还连接至比较元件420的第二输入端。比较元件420的第一输出端连接至比较元件430的第一输入端，并且比较元件420的第二输出端连接至比较元件430的第二输入端。电容器CB1还可通过开关AZB1选择性地连接至比较元件430的第一输入端。电容器CB2还可通过开关AZB2选择性地连接至比较元件430的第二输入端。开关AZB1和AZB2可用于旁路比较元件420。比较元件430的输出端连接至电平转换器440。将电平转换器440配置为从比较器400输出停止信号。
在一些实施例中，电容器CA1具有与电容器CA2相同电容。在一些实施例中，电容器CA1具有与电容器CA2不同的电容。在一些实施例中，电容器CA1和电容器CA2的电容分别在大约0.9皮法(pF)至大约1.2pF的范围内。在一些实施例中，公共电压Vcm在大约0.6伏特(V)至大约1.2V的范围内。
电容器CB1的电容和电容器CB2的电容小于电容器CA1和电容器CA2中的至少一个的电容。在一些实施例中，电容器CB1具有与电容器CB2相同的电容。在一些实施例中，电容器CB1具有与电容器CB2不同的电容。在一些实施例中，电容器CB1和电容器CB2分别在大约500飞法(fF)至大约800fF的范围内。
将比较元件410配置为在Vpixel和Vramp之间提供高带宽比较。将比较元件410配置为呈现小延迟变化，以有助于补偿比较元件420和比较元件430的变化。通过将比较元件410选择性地连接至公共电压Vcm，能够重置比较元件410，这有助于减少Vpixel中的固定的图案噪声。
将比较元件420和比较元件430配置为在比较元件410的第一输出端和比较元件410的第二输出端之间提供低带宽比较。比较元件420和比较元件430有助于从比较元件410中滤除噪声。在处理速度具有比信号准确度更高的优先极的一些示例中，使用开关AZB1和AZB2来旁路比较元件420。在信号准确度具有比处理速度更高的优先级的一些示例中，来自比较元件410的输出通过比较元件420和比较元件430两者进行传送。
将电平转换器440配置为调节停止信号的电压电平，以与TDC(如，TDC 110(图1)或TDC 300(图3))的电压域相匹配。在一些实施例中，DVDD在大约0.6V至大约1.2V的范围内。在一些实施例中，在比较器400和对应的TDC(如，TDC 110或TDC 300)这两者中使用相同的电压DVDD。DGND是接地电源电压，其名义上等于0V。
再次参考图1，将斜坡生成器124配置为向比较器122提供斜坡电压，以与来自像素阵列120的输入信号进行比较。将斜坡生成器124配置为提供随着时间变化具有恒定电压斜率的斜坡电压，以有利于将来自像素阵列120的输入信号转换为数字信号。将斜坡生成器124配置为接收来自控制逻辑电路134的重置信号和斜坡使能信号以及来自分频器132的分频时钟信号。斜坡生成器124包括可变电流生成器，以生成斜坡电压。
图5是根据一些实施例的斜坡生成器500的示意图。在一些实施例中，斜坡生成器500可用作斜坡生成器124(图1)。斜坡生成器500包括：开关SW1，被配置为接收工作电压VDD；和开关SW2，被配置为接收重置电压Vreset。基于接收的重置信号(如，来自控制逻辑134的重置信号)来选择性地启动开关SW1和开关SW2。开关SW3连接至开关SW1和开关SW2。基于斜坡使能信号(如，来自控制逻辑134的斜坡使能信号)来选择性地启动开关SW3。斜坡生成器500还包括连接在开关SW3与参考电压之间的电容器C1。斜坡电流生成器510与电容器C1并联。斜坡电流生成器510是被配置为使斜坡生成器500提供斜坡电压的电流生成器，该斜坡电压具有关于时间的恒定电压斜率。
斜坡电流生成器510包括：放大器512，被配置为在第一输入端处接收带隙电压Vbg并且在第二输入端处接收反馈信号。放大器512的输出端连接至镜像晶体管514a、514b和514c的栅极。将每一个镜像晶体管514a、514b和514c的第一端都配置为接收工作电压VDD。镜像晶体管514a的第二端连接至放大器512的第二输入端。镜像晶体管514a的第二端连接至开关电容电阻器516。镜像晶体管514b的第二端连接至晶体管520a至520d的栅极。镜像晶体管514b的第二端连接至二极管接法晶体管524a和524b。镜像晶体管514c的第二端连接至晶体管522a至522d的栅极。镜像晶体管514c的第二端与连接至二极管接法晶体管526。斜率控制部分518连接在工作电压VDD与晶体管520a至520d之间。将斜率控制部分518配置为提供来自斜坡电流生成器510的输出电流。
开关电容电阻器516包括：电容器C01，通过开关SWA1选择性地连接至镜像晶体管514a。开关电容电阻器516还包括：电容器C02，通过开关SWA2选择性地连接至镜像晶体管514a。开关SWB1被配置为将电容器C01选择性地连接至参考电压。开关SWB2被配置为将电容器C02选择性地连接至参考电压。包括开关电容电阻器516有助于保持用于斜坡生成器500的斜坡电压的恒定斜率。关于电容器C1设置电容器C01和C02的电容提供了对于斜坡电压的斜率的粗略控制。
斜率控制部分518包括：多个开关，被配置为将晶体管520a至520d中的对应晶体管选择性地连接至工作电压VDD。通过选择性地启动斜率控制部分518中的多个开关中的开关，能够调节来自斜坡生成器500的斜坡电压的斜率。斜率控制部分518有助于细调斜坡电压的斜率，其中基于电容器C1、C01和C02的电容来粗略地限定该斜坡电压的斜率。
在工作中，基于开关电容电阻器516提供的电阻来确定流经镜像晶体管514b的镜像电流。流经镜像晶体管514b的电流使晶体管520a至520d偏置。基于开关电容电阻器516提供的电阻来确定流经镜像晶体管514c的镜像电流。流经镜像晶体管514c的电流使晶体管522a至522d偏置。晶体管520a至520d的纵横比和晶体管522a至522d的纵横比向斜率控制部分518的开关提供不同电流。通过选择性地启动斜率控制部分518的开关来调节斜坡电压的斜率。在一些实施例中，晶体管520a至520d中的至少一个晶体管具有与晶体管520a至520d中的至少一个其他晶体管不同的晶体管尺寸，以向斜率控制部分518的对应开关提供不同电流。在一些实施例中，晶体管522a至522d的至少一个晶体管具有与晶体管522a至522d的至少一个其他晶体管不同的晶体管尺寸，以向斜率控制部分518的对应开关提供不同电流。
再次参考图1，，将PLL 126配置为关于参考时钟信号Refclk保持Mclk的频率。将PLL 126配置为接收来自外部电路的参考时钟信号Refclk并且向分频器132、TDC 110和输出器件130提供Mclk。
将DLL 128配置为接收来自控制逻辑134的信号并且生成控制信号Vc。在一些实施例中，控制信号Vc可用在TDC 110中，以选择延迟线计数器116的模式。
将输出器件130配置为接收TDC 110的输出和来自PLL 126的Mclk。将水平扫描仪130a配置为沿着像素阵列120的行方向扫描来自TDC 110的输出，以保持像素阵列120中的检测到的入射光的位置信息。将LVDS130b配置为基于来自TDC 110经由水平扫描仪130a的输出，输出差分信号。LVDS 130b有助于通过感测差分电压而不是感测共模电压来降低噪声。输出器件130的输出数据是数字信号。在一些实施例中，外部电路可接收输出数据，以用于基于来自像素阵列120的检测光产生图像、分析来自像素阵列的检测光、存储涉及来自像素阵列的检测光的信息或其他合适的目的。
将分频器132配置为通过预定值N对Mclk分频并且将分频Mclk信号提供给控制逻辑134、斜坡生成器124和行译码器136。在一些实施例中，预定值N等于像素阵列120中的列数。在一些实施例中，预定值N等于TDC 110的数量。在一些实施例中，预定值N与像素阵列120中的列数和TDC 110的数量不同。
将控制逻辑134配置为控制斜坡生成器124和DLL 128。在一些实施例中，省略DLL128。
将行译码器136配置为选择性地激活像素阵列120的行，使得比较器122和TDC 110读出通过激活行的像素所捕获的信息。将行译码器136配置为接收来自分频器132的分频Mclk信号。
图6是根据一些实施例使用图像传感器的方法600的流程图。方法600开始于操作602，其中从像素阵列接收输入信号。在一些实施例中，输入信号是模拟信号。在一些实施例中，从像素阵列的至少一列接收输入信号。在一些实施例中，像素阵列是像素阵列120(图1)。在一些实施例中，通过至少一个比较器(如，比较器122或比较器400(图4))接收输入信号。在一些实施例中，从像素阵列接收多输入信号。在一些实施例中，输入信号的数量等于像素阵列的列数。在一些实施例中，输入信号的数量与像素阵列的列数不同。
在操作604中，从斜坡生成器接收斜坡电压。斜坡电压具有关于时间的基本恒定的电压斜率。斜坡电压的基本恒定的斜率有助于提高图像传感器的输出的准确度。在一些实施例中，斜坡生成器是斜坡生成器124(图1)或斜坡生成器500(图5)。在一些实施例中，通过比较器(如，比较器122(图1)或比较器400(图4))接收斜坡电压。
在操作606中，基于输入信号和斜坡电压信号来生成停止信号。当斜坡电压等于输入信号时，生成停止信号。在一些实施例中，通过比较器(如，比较器122(图1)或比较器400(图4))生成停止信号。
在操作608中，接收主时钟信号Mclk。主时钟信号Mclk用于将输入信号从时域信号转换为数字信号。在一些实施例中，TDC的同步器(如，同步器112(图1))接收主时钟信号Mclk。在一些实施例中，TDC的粗计数器(如，粗计数器114)接收主时钟信号Mclk。
在操作610中，基于停止信号和主时钟信号Mclk生成时钟停止信号和计数器使能信号。时钟停止信号用于识别测量时间段的结束(如，tc(图2))。在一些实施例中，在接收停止信号之后的主时钟信号Mclk的第二个上升沿处生成时钟停止信号。在一些实施例中，在接收停止信号之后的主时钟信号Mclk的第二个上升沿之前或之后生成时钟停止信号。在一些实施例中，通过同步器(如，同步器112)来生成时钟停止信号。在一些实施例中，将时钟停止信号提供给延迟线计数器(如，延迟线计数器116)，以生成LSB并且提高图像传感器的输出的准确度。
生成计数器使能信号，以对应于主时钟信号Mclk在斜坡电压开始升高的时间。计数器使能信号用于激活粗计数器(如，粗计数器114(图1))。在一些实施例中，计数器使能信号用于在接收停止信号之后的主时钟信号Mclk的第二个上升沿处关闭粗计数器。在一些实施例中，计数器使能信号用于在接收停止信号之后的主时钟信号Mclk的第二个上升沿之前或之后关闭粗计数器。
在操作612中，基于计数器使能信号和主时钟信号Mclk，生成最高有效位(MSB)信号。MSB信号用于在接收停止信号之后，测量斜坡电压开始升高和主时钟信号Mclk的预定次数的时钟周期之间的时间段(如，tm(图2))。在一些实施例中，通过粗计数器(如，粗计数器114(图1))来生成MSB信号。
在操作614中，基于停止信号、时钟停止信号和控制信号来生成最低有效位(LSB)信号。LSB信号用于测量接收到停止信号和时钟停止信号的转变之间的时间段(如，时间段tf(图2))。在一些实施例中，通过延迟线计数器(如，延迟线计数器116(图1))来生成LSB信号。在一些实施例中，控制信号用于确定延迟线计数器的模式。在一些实施例中，延迟线计数器使用用于CDS的时钟停止信号，以提高LSB信号的准确度，这转而提高了图像传感器的输出的准确度。在一些实施例中，控制信号(如，控制信号Vc)用于改变延迟线计数器的模式。
在操作616中，基于LSB信号和MSB信号来生成输出信号。输出信号是从像素阵列接收的输入信号数字表示。在一些实施例中，使用LVDS(如，LVDS 130b(图1))来生成输出信号。在一些实施例中，使用水平扫描仪(如，水平扫描仪130a)来生成输出信号。
在一些实施例中，改变方法600的操作顺序。在一些实施例中，方法600中包括附加操作。在一些实施例中，方法600中的至少一个操作被省略或与其他操作结合。
本发明的一个方面涉及一种时间数字转换器(TDC)。TDC包括：同步器，被配置为接收停止信号和主时钟信号，其中将同步器配置为生成时钟停止信号和计数器使能信号。TDC还包括：粗计数器，被配置为接收主时钟信号和计数器使能信号，其中将粗计数器配置为基于计数器使能信号和主时钟信号生成最高有效位(MSB)信号。TDC还包括：延迟线计数器，被配置为接收停止信号和时钟停止信号，其中将延迟线计数器配置为基于停止信号和时钟停止信号生成最低有效位(LSB)信号，并且还将延迟线计数器配置为执行相关双采样(CDS)。
本发明的另一个方面涉及一种图像传感器。图像传感器包括：像素阵列，被配置为接收入射光并且生成第一输入信号。图像传感器还包括：比较器，被配置为接收第一输入信号，并且生成停止信号。图像传感器还包括：时间数字转换器(TDC)，被配置为接收停止信号。TDC包括：同步器，被配置为接收停止信号和主时钟信号，其中将同步器配置为生成时钟停止信号和计数器使能信号。TDC还包括：粗计数器，被配置为接收主时钟信号和计数器使能信号，其中将粗计数器配置为基于计数器使能信号和主时钟信号来生成第一输出信号。TDC还包括：延迟线计数器，被配置为接收停止信号和时钟停止信号，其中将延迟线计数器配置为基于停止信号和时钟停止信号来生成第二输出信号，并且还将延迟线计数器配置为执行相关双采样(CDS)。
本发明的又一个方面涉及一种使用图像传感器的方法。方法包括：基于来自像素阵列的输入信号来生成停止信号。方法还包括：基于停止信号和主时钟信号来生成时钟停止信号和计数器使能信号。方法还包括：基于停止信号和时钟停止信号来生成最低有效位(LSB)输出。方法还包括：基于计数器使能信号和主时钟信号来生成最高有效位(MSB)输出。
上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的处理和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。
Claims (20)
1.一种时间数字转换器(TDC)，包括：
同步器，被配置为接收停止信号和主时钟信号，其中，所述同步器被配置为生成时钟停止信号和计数器使能信号；
粗计数器，被配置为接收所述主时钟信号和所述计数器使能信号，其中，所述粗计数器被配置为基于所述计数器使能信号和所述主时钟信号生成最高有效位(MSB)信号；以及
延迟线计数器，其中，所述延迟线计数器被配置为基于所述停止信号和所述时钟停止信号生成最低有效位(LSB)信号，并且所述延迟线计数器还被配置为执行相关双采样(CDS)。
2.根据权利要求1所述的时间数字转换器，其中，所述延迟线计数器包括：
第一延迟元件，被配置为接收所述停止信号；
第二延迟元件，被配置为接收所述第一延迟元件的输出；
第一触发器，被配置为选择性地接收所述第一延迟元件的输出；
第二触发器，被配置为选择性地接收所述第二延迟元件的输出；以及
编码器，被配置为接收所述第一触发器的输出和所述第二触发器的输出。
3.根据权利要求2所述的时间数字转换器，其中，所述第二触发器还被配置为选择性地接收所述第一触发器的输出。
4.根据权利要求2所述的时间数字转换器，其中，所述延迟线计数器还包括：
第一延迟多路复用器，被配置为将所述第一延迟元件的输出选择性地传输至所述第一触发器；以及
第二延迟多路复用器，被配置为将所述第二延迟元件的输出选择性地传输至所述第二触发器。
5.根据权利要求2所述的时间数字转换器，其中，所述延迟线计数器还包括：时钟多路复用器，其中，所述时钟多路复用器被配置为将所述主时钟信号或所述时钟停止信号选择性地传输至所述第一触发器和所述第二触发器。
6.根据权利要求2所述的时间数字转换器，其中，所述编码器被配置为输出温度计码。
7.根据权利要求1所述的时间数字转换器，其中，所述同步器被配置为在接收所述停止信号之后的所述主时钟信号的第二个上升沿处生成所述时钟停止信号。
8.一种图像传感器，包括：
像素阵列，被配置为接收入射光并且生成第一输入信号；
比较器，被配置为接收所述第一输入信号并且生成停止信号；
时间数字转换器(TDC)，被配置为接收所述停止信号，其中，所述时间数字转换器包括：
同步器，被配置为接收所述停止信号和主时钟信号，其中，所述同步器被配置为生成时钟停止信号和计数器使能信号；
粗计数器，被配置为接收所述主时钟信号和所述计数器使能信号，
其中，所述粗计数器被配置为基于所述计数器使能信号和所述主时钟信号生成第一输出信号；以及
延迟线计数器，被配置为接收所述停止信号和所述时钟停止信号，
其中，所述延迟线计数器被配置为基于所述停止信号和所述时钟停止信号生成第二输出信号，并且所述延迟线计数器还被配置为执行相关双采样(CDS)。
9.根据权利要求8所述的图像传感器，还包括：斜坡生成器，被配置为生成斜坡电压，其中，所述比较器被配置为基于所述第一输入信号和所述斜坡电压生成所述停止信号。
10.根据权利要求8所述的图像传感器，其中，所述像素阵列的单列被配置为生成所述第一输入信号。
11.根据权利要求8所述的图像传感器，其中，所述延迟线计数器包括：
多个延迟元件，其中，所述多个延迟元件中的第一延迟元件被配置为接收所述停止信号，并且所述多个延迟元件中的每一个其他延迟元件都被配置为接收来自所述多个延迟元件中的先前延迟元件的输出；
多个触发器，被配置为选择性地接收所述多个延迟元件中的对应延迟元件的输出；以及
编码器，被配置为接收所述多个触发器中的每一个触发器的输出。
12.根据权利要求11所述的图像传感器，其中，所述多个触发器中的至少一个触发器被配置为接收来自所述多个触发器中的先前触发器的输出。
13.根据权利要求11所述的图像传感器，其中，所述延迟线计数器还包括：
多个延迟多路复用器，被配置为将来自所述多个延迟元件中的延迟元件的输出选择性地传输至所述多个触发器中的对应触发器。
14.根据权利要求11所述的图像传感器，其中，所述延迟线计数器还包括时钟多路复用器，所述时钟多路复用器被配置为将所述时钟停止信号或所述主时钟信号选择性地传输至所述多个触发器中的每一个触发器。
15.根据权利要求11所述的图像传感器，其中，所述编码器被配置为输出温度计码。
16.根据权利要求8所述的图像传感器，其中，所述同步器被配置为在接收所述停止信号之后的所述主时钟信号的第二个上升沿处生成所述时钟停止信号。
17.一种使用图像传感器的方法，所述方法包括：
基于来自像素阵列的输入信号生成停止信号；
基于所述停止信号和主时钟信号生成时钟停止信号和计数器使能信号；
使用配置为接收所述停止信号和所述时钟停止信号的延迟线计数器生成最低有效位(LSB)输出；以及
基于所述计数器使能信号和所述主时钟信号生成最高有效位(MSB)输出。
18.根据权利要求17所述的使用图像传感器的方法，其中，生成所述最低有效位输出包括：执行所述延迟线计数器的相关双采样(CDS)。
19.根据权利要求17所述的使用图像传感器的方法，其中，生成所述停止信号包括：基于所述输入信号与斜坡电压之间的比较生成所述停止信号。
20.根据权利要求17所述的使用图像传感器的方法，其中，生成所述时钟停止信号包括：在接收所述停止信号之后的所述主时钟信号的第二个上升沿处生成所述时钟停止信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/630,929 US9529336B2 (en) | 2015-02-25 | 2015-02-25 | Analog to digital converter compatible with image sensor readout |
| US14/630,929 | 2015-02-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105915820A CN105915820A (zh) | 2016-08-31 |
| CN105915820B true CN105915820B (zh) | 2018-01-26 |
Family
ID=56693149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510573798.3A Active CN105915820B (zh) | 2015-02-25 | 2015-09-10 | 与图像传感器读出兼容的模数转换器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9529336B2 (zh) |
| KR (1) | KR101821458B1 (zh) |
| CN (1) | CN105915820B (zh) |
| TW (1) | TWI575884B (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016081046A2 (en) * | 2014-09-03 | 2016-05-26 | University Of Southern California | Wideband nyquist vco-based analog-to-digital converter |
| KR101639064B1 (ko) * | 2014-11-07 | 2016-07-12 | 서울대학교산학협력단 | 이종 샘플링 지연선 기반 시간-디지털 변환기 |
| US10009036B2 (en) * | 2016-09-09 | 2018-06-26 | Samsung Electronics Co., Ltd | System and method of calibrating input signal to successive approximation register (SAR) analog-to-digital converter (ADC) in ADC-assisted time-to-digital converter (TDC) |
| US10132921B2 (en) * | 2016-11-02 | 2018-11-20 | Stmicroelectronics (Research & Development) Ltd | Light communications receiver and decoder with time to digital converters |
| EP3355133B1 (en) | 2017-01-25 | 2019-10-30 | ams AG | Method for calibrating a time-to-digital converter system and time-to-digital converter system |
| KR102683726B1 (ko) * | 2017-01-31 | 2024-07-11 | 에스케이하이닉스 주식회사 | 전자 장치 |
| KR102377846B1 (ko) * | 2017-10-30 | 2022-03-24 | 엘지디스플레이 주식회사 | 터치 구동 회로, 터치 컨트롤러 및 터치 디스플레이 장치 |
| EP3606043B1 (en) | 2018-03-30 | 2023-08-16 | Shenzhen Goodix Technology Co., Ltd. | Analog-to-digital converter circuit, image sensor, and analog-to-digital conversion method |
| US10848703B2 (en) * | 2018-04-09 | 2020-11-24 | Omnivision Technologies, Inc. | Digital CDS readout with 1.5 ADC conversions per pixel |
| US11101813B2 (en) * | 2019-08-16 | 2021-08-24 | Stmicroelectronics S.R.L. | Multiple input analog-to-digital converter device and corresponding method |
| KR20210047117A (ko) | 2019-10-21 | 2021-04-29 | 삼성전자주식회사 | 지연 회로와 보상기를 포함하는 아날로그 디지털 컨버터, 이를 포함하는 이미지 센서 및 이의 동작 방법 |
| CN111835357A (zh) * | 2020-08-04 | 2020-10-27 | 二十一世纪（北京）微电子技术有限公司 | 一种单斜率adc电路 |
| US11575853B2 (en) * | 2020-09-29 | 2023-02-07 | Shenzhen GOODIX Technology Co., Ltd. | Image sensor having high resolution analog to digital converter |
| US20220321810A1 (en) * | 2021-03-30 | 2022-10-06 | Allegro Microsystems, Llc | Differential active pixel |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1542861A (zh) * | 2003-03-28 | 2004-11-03 | ���ǵ�����ʽ���� | 具有改善的忙闲度校正的集成电路器件及其操作方法 |
| CN103505236A (zh) * | 2012-06-21 | 2014-01-15 | 通用电气公司 | 用于医疗成像系统的时间至数字转换器 |
| CN103795941A (zh) * | 2012-10-30 | 2014-05-14 | 瑞萨电子株式会社 | 固态图像感测设备 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL87334C (zh) | 1938-10-03 | |||
| GB0806427D0 (en) | 2008-04-09 | 2008-05-14 | Cmosis Nv | Parallel analog-to-digital conversion in pixel arrays |
| WO2009158506A1 (en) | 2008-06-26 | 2009-12-30 | University Of Idaho | Analog-to-digital converter for image sensors |
| US7978110B2 (en) | 2009-05-11 | 2011-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Digital-to-analog converter |
| US8223047B2 (en) | 2009-08-11 | 2012-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | ADC calibration |
| US8629795B2 (en) | 2009-09-09 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Micro-electro-mechanical systems (MEMS), systems, and operating methods thereof |
| KR101647366B1 (ko) * | 2009-09-25 | 2016-08-11 | 삼성전자주식회사 | 카운터 회로, 이를 포함하는 장치 및 카운팅 방법 |
| EP2491654A1 (en) * | 2009-10-21 | 2012-08-29 | STMicroelectronics S.r.l. | Ring oscillator, time-digital converter circuit and relating method of time-digital measure |
| US8299946B2 (en) | 2010-02-03 | 2012-10-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Noise shaping for digital pulse-width modulators |
| US8476971B2 (en) | 2010-05-14 | 2013-07-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Buffer operational amplifier with self-offset compensator and embedded segmented DAC for improved linearity LCD driver |
| US8279102B2 (en) | 2010-10-05 | 2012-10-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for analog to digital conversion |
| KR101705045B1 (ko) | 2010-11-09 | 2017-02-10 | 삼성전자주식회사 | 아날로그 투 디지털 컨버터, 이를 포함하는 이미지 센서 및 아날로그 투 디지털 변환 방법 |
| US8564471B1 (en) * | 2011-01-06 | 2013-10-22 | Marvell International Ltd. | High resolution sampling-based time to digital converter |
| US8325074B2 (en) | 2011-03-22 | 2012-12-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and circuit for continuous-time delta-sigma DAC with reduced noise |
| US8493259B2 (en) | 2011-12-06 | 2013-07-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Pipeline analog-to-digital converter |
| US8547259B1 (en) | 2012-07-31 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company Limited | Buffer offset modulation |
| US9350372B2 (en) | 2012-12-06 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company Limited | Arrangement for digital-to-analog converter |
| US8872686B2 (en) | 2013-03-14 | 2014-10-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low glitch current digital-to-analog converter |
| EP2796945A1 (en) | 2013-04-24 | 2014-10-29 | Asahi Kasei Microdevices Corporation | Time-to-digital conversion with analog dithering |
| KR101503732B1 (ko) * | 2013-06-14 | 2015-03-20 | 연세대학교 산학협력단 | 시간-디지털 변환기 |
-
2015
- 2015-02-25 US US14/630,929 patent/US9529336B2/en active Active
- 2015-09-10 CN CN201510573798.3A patent/CN105915820B/zh active Active
- 2015-10-20 KR KR1020150146286A patent/KR101821458B1/ko active IP Right Grant
- 2015-11-24 TW TW104138900A patent/TWI575884B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1542861A (zh) * | 2003-03-28 | 2004-11-03 | ���ǵ�����ʽ���� | 具有改善的忙闲度校正的集成电路器件及其操作方法 |
| CN103505236A (zh) * | 2012-06-21 | 2014-01-15 | 通用电气公司 | 用于医疗成像系统的时间至数字转换器 |
| CN103795941A (zh) * | 2012-10-30 | 2014-05-14 | 瑞萨电子株式会社 | 固态图像感测设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201631900A (zh) | 2016-09-01 |
| KR101821458B1 (ko) | 2018-01-23 |
| CN105915820A (zh) | 2016-08-31 |
| US20160246262A1 (en) | 2016-08-25 |
| US9529336B2 (en) | 2016-12-27 |
| TWI575884B (zh) | 2017-03-21 |
| KR20160103908A (ko) | 2016-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105915820B (zh) | 与图像传感器读出兼容的模数转换器 | |
| US7884748B2 (en) | Ramp-based analog to digital converters | |
| JP6004685B2 (ja) | 固体撮像装置及びその駆動方法 | |
| US7880662B2 (en) | Analog-to-digital conversion in pixel arrays | |
| JP3522598B2 (ja) | Ａ／ｄコンバータ | |
| CN106537786B (zh) | 同步系统里的异步逐次逼近寄存器模数转换器(sar adc) | |
| JP2009188815A (ja) | Ａ／ｄ変換回路及び固体撮像装置 | |
| US9903892B2 (en) | Low power small area oscillator-based ADC | |
| US9236876B2 (en) | Double-integration type A/D converter | |
| JP2017515354A (ja) | 電流を積分するための高ダイナミックレンジデバイス | |
| TW200832928A (en) | AD converter and AD conversion method | |
| CN102072989A (zh) | 一种具有电容测量功能的测量装置 | |
| JP6184153B2 (ja) | Ａｄ変換回路および撮像装置 | |
| CN107613230A (zh) | 高分辨率大动态范围数字化读出装置及其读出方法 | |
| US10852197B2 (en) | Temperature sensor in an integrated circuit having offset cancellation | |
| TW201140407A (en) | Touch detection method and related touch control device | |
| TWI449313B (zh) | 訊號峰值偵測器及方法及ｐｆｃ轉換器的控制ｉｃ及控制方法 | |
| US8779954B2 (en) | AD (analog-to-digital) conversion circuit, micro-controller, and method of adjusting sampling time | |
| US8658959B2 (en) | Parallel analog-to-digital conversion method, device implementing said method and imaging detector comprising said device | |
| EP3438620A1 (en) | Closed-loop oscillator based sensor interface circuit | |
| Morrison et al. | A triple integration timing scheme for SPAD time of flight imaging sensors in 130 nm CMOS | |
| US8904317B2 (en) | Parameter setting circuit and method for integrated circuits | |
| JP2012503395A (ja) | アナログカウンターおよびそのようなカウンターを搭載したイメージデバイス | |
| KR101013442B1 (ko) | 반도체 집적 회로의 전압 측정 장치 및 이를 포함하는 전압측정 시스템 | |
| WO2009019632A1 (en) | Signal processor comprising an integrating analog-to-digital converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |